
## LABORATORIUM - ELEKTRONIKA

## Projektowanie liczników asynchronicznych

## 1. Wstęp

Fundamentem pozwalającym zbudować licznik asynchroniczny jest tzw. "dwójka licząca", która jest niczym innym jak odpowiednio podłączonym przerzutnikiem.

Dwójkę liczącą zrealizowaną na przerzutnikach typu: T, D i JK pokazano na rysunku poniżej.




Łącząc tak podłączone przerzutniki w kaskady można realizować liczniki asynchroniczne zliczające od 0 do 2<sup>n</sup>-1, gdzie n jest liczbą wykorzystanych przerzutników.


Łączenie w kaskadę sprowadza się do łączenia **wyjścia Q** poprzedzającego przerzutnika z wejściem zegarowym CLK przerzutnika po nim następującego, **w przypadku przerzutników typu JK** (najczęściej stosowanych) i **T**.

Dla przerzutnika typu D z wejściem zegarowym CLK kolejnego przerzutnika należy połączyć wyjście ~Q (czyli negacja Q) poprzedniego przerzutnika.

Przykładowo, Pokazany niżej układ jest zbudowanym **na przerzutnikach typu D** licznikiem asynchronicznym liczącym od 0 do 7 (czyli od 0 do 2³-1, czyli od 000₂ do 111₂).



Gdyby pobrać przebiegi z wyjść przerzutników (będących wyjściami zaprojektowanego licznika), wyglądałyby one jak na rysunku poniżej, gdzie na niebiesko wykreślono przebieg z Q<sub>A</sub> (najmłodszy bit licznika), na czerwono z Q<sub>B</sub> i na zielono z Q<sub>C</sub> (najstarszy bit licznika), na czarno oznaczono sygnał wejściowy, czyli zliczany.



Jak widać na pokazanych przebiegach, licznik po osiągnięciu maksimum (czyli w tym przypadku 7) wraca do stanu początkowego (czyli 0) i zlicza w takiej właśnie pętli.

Pętla ta jest zależna oczywiście od liczby wykorzystanych przerzutników. Gdyby było ich 4 zamiast 3, to zgodnie z informacjami z poprzedniej strony, licznik zamiast zlliczać do 7, zliczałby do 15 (bo 15 = 1111<sub>2</sub>=2<sup>4</sup>-1) - taki licznik miałby oczywiście jedno wyjście (Q<sub>D</sub>) więcej.

Warto też zwrócić uwagę na moment, w którym następuje zmiana na wyjściach licznika (= zmiana stanu licznika), jak widać następuje ona w chwili, gdy na wejściu pojawia się zbocze narastające kolejnej jedynki na wejściu.

## 2. Literatura

- [1] Filipkowski A., "Układy elektroniczne analogowe i cyfrowe", WN-T, Warszawa 1978
- [2] Głocki W., Grabowski L., "Pracownia podstaw techniki cyfrowej", WSiP, Warszawa 1998
- [3] Górecki P., "Układy cyfrowe, pierwsze kroki", Wydawnictwo BTC, Warszawa 2004
- [4] Kalisz J., "Cyfrowe układy scalone w technice systemowej", WMON, Warszawa 1997
- [5] Pieńkos J., Turczyński J., "Układy scalone TTL w systemach cyfrowych", WKiŁ, Warszawa 1986
- [6] Sasal W., "Układy scalone serii UCA64/UCY74, parametry i zastosowania", WKiŁ, Warszawa 1985

Opracowanie ćwiczenia: Seweryn Lipiński