C2000参赛项目报告（命题组）

题　　目：**基于TMS320F2812的简易数字频率计**

学　　校：**合肥工业大学**

指导教师：**徐科军（教授）**

参赛队成员名单（含个人教育简历）：

姜　鹏、本科生、合肥工业大学

胡　俊、本科生、合肥工业大学

王文静、本科生、合肥工业大学

基于 TMS320F2812 的简易数字频率计

姜鹏　胡俊　王文静

（合肥工业大学电气与自动化工程学院　邮编 230009）

摘要：本设计采用 TMS320F2812 DSP 芯片，制作了一台简易数字频率计。本设计综合了传统的多周期测量和等精度测量方法，实现了对被测信号频率、周期、脉宽和占空比宽范围、高精度的测量。提出了一种在无需任何外部硬件控制情况下，利用 DSP 2812 丰富的软件资源实现等精度测量的一种方法。它根据每个门闸时间内高频标准脉冲的个数与已知被测信号的个数，求得被测信号频率，最后再通过多次测量取平均值的方法得到最终结果。系统测试结果表明我们的设计是可行的。

关键词：数字频率计、等精度测量、DSP

Digital frequency meter based on TMS320F2812

Jiangpeng，hujun，wangwenjing

(School of Electrical Engineering and Automation, Hefei University of Technology)

Abstract：

A simple digital frequency meter is developed with TMS320F2812 DSP chip in our design. The traditional multi-cycle measurement method is combined with the same precision measurement method to implement the wide range and high-precision measurements of the frequency, cycle, pulse width and duty cycle. A novel same precision measurement method is proposed using the rich software of TMS320F2812 DSP chip without any external hardware control. It calculates the frequency of measured signal according to the number of high frequency pulses in a standard gate time and the detected signals whose number is set by us. And the final results are obtained by averaging multi-time measurements. The system testing results show that our design is feasible.

Key words：Digital frequency meter, same precision measurement, DSP

1　引言

我们选择了命题 2，题目的要求是制作一台简易数字频率计，可以用来对方波、正弦波信号频率、周期以及周期性脉冲波信号的脉宽和占空比进行测量，同时要求 DSP 与计算机通讯，将结果显示在计算机上。

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量都有十分密切的关系，因此频率的测量就显得更为重要。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。另外，数字频率计还广泛

应用于通讯设备、广播电视设备、电子仪表及家电产品的测量调试中，是一种应用相当广泛的仪器。

现在 DSP 逐渐成为各种电子器件的基础器件，逐渐成为 21 世纪最具发展潜力的朝阳行业，并主动担当起信息化数字化时代革命旗手。本设计基于 TMS320F2812 DSP 平台，完成了频率计的制作与测试。

2 系统指标

本设计达到了该题目要求的所有基本指标和发挥部分指标，并在此基础上进行了扩展。本设计不仅可以对双极性信号的频率、周期、脉宽和占空比进行测量，还可以对单极性信号进行上面各项的测量，并均达到发挥部分指标。现将题目的要求指标（包括基本要求指标和发挥部分指标）和本设计所达到的各项指标在表 1 中进行比较。

表 1　　各项指标对照表

输入信号			基本要求指标	发挥部分指标	本设计达到指标
方波	幅值		0.5V～3V	0.5V～3V	0.26V～5V
	频率/周期		100Hz～1MHz	10Hz～3MHz	1Hz～7.8MHz
	频率测量误差		≤1%	≤0.1%	≤1.18e-6
	周期测量误差		≤1%	≤0.1%	≤1.2e-6
正弦波	幅值		0.5V～3V	0.5V～3V	0.26～5V
	频率/周期		100Hz～1MHz	10Hz～3MHz	1Hz～4.9MHz
	频率测量误差		≤1%	≤0.1%	≤7.24e-5
	周期测量误差		≤1%	≤0.1%	≤7.23e-5
周期性脉冲波	测脉宽	幅值	0.5V～3V		0.26～5V
		脉冲宽度	100μs～10ms		4μs～50 ms
		测量误差	≤2%		≤6.67e-4
	测占空比	占空比		10%～90%	0.4%～99.9%
		频率		10Hz～1KHz	1Hz～30KHz
		测量误差		≤2%	≤4.0e-4

注：表 1 中“本设计达到指标”一栏内“测量误差”的各值均为在题目发挥部分指标的范围要求下测得的最大相对误差；其余各项的扩展也均在发挥部分要求的精度之上，并充分考虑了实时性的情况下测得。

3 系统方案

3.1 总体介绍

本设计是以设计尽量简单，测量精度尽量高为目标，在尽量发挥 DSP 软件资源的驱动下完成的。信号处理部分以 TMS320F2812 DSP 芯片作为控制和测量的核心；信号的调理整形部分主要由快速差分比较器 TL3016 完成，为防止正弦信号在过零点的毛刺造成比较器的误动作，TL3016 接入了正反馈。测量时主要使用了该 DSP 芯片的 EV 模块。测频率、周期使用定时器 1、定时器 2 和捕获单元 1，测脉宽时使用了定时器 3 和捕获单元 4 和捕获单元 5。通讯使用了 SCI 单元 A，使用 RS232 与计算机进行通讯。总体框图如图 3.1 所示。




图 3.1　总体框图

3.2 频率/周期测量原理

本部分主要实现了对被测信号频率和周期的测量。在对被测信号频率和周期的测量中，本设计综合了传统的多周期测量和等精度测量方法，将频率分为三段，在高频和低频段采用多周期测量；在中频段，采用独特的等精度测量方法。该等精度测量基于 DSP 比较匹配时 T1PWM 引脚输出电平的跳变作为门闸信号的开启和关闭，由于比较匹配发生在被测信号的上升沿，从而实现了门闸时间与被测信号的同步（本等精度测量与传统等精度测量原理的相似性分析在 3.5 节）。原理图如图 3.2 所示。




图 3.2　　频率测量原理

通用定时器 T1 时钟输入选择外部定时器时钟，此处用调理后的被测信号作为定时器 T1 的时钟输入，定时器 T2 时钟输入选择内部 CPU 时钟，用来产生高频标准填充脉冲。F2812 片上 EVA 中通用定时器 T1 在发生比较匹配事件时，其比较输出引脚 T1CMP 输出信号会自动改变电平状态，产生 PWM 波。捕获单元 CAP1 设置为上升沿捕获，T1PWM 输出的 PWM 波上升沿被捕获单元 1 捕获到，该上升沿作为门闸时间开启信号，下一次上升沿到达作为该门闸时间的停止信号。通过读取两级堆栈 CAP1FIFO 内的值，即可获得该门闸时间内标准填充脉冲的个数，然后求出被测信号频率。

从图中可以看出该门闸时间的值与通用定时器 T1 的定时周期相等，因此只要保证该门闸时间内标准脉冲的个数一定，就可以实现门闸时间一定，从而实现等精度测量。当标准脉冲个数小于某值时，就相应地增加该门闸时间内被测脉冲的个数，即增加定时器 T1 一个定时周期内被测信号的个数（T1PR+1），保证定时器 T1 定时周期固定。从下一个周期开始即可获得理想的精度。

现假设标准脉冲频率为 f0，初始化时设定 T1PR 和 T1CMPR 的值，并设定捕获单元 CAP1 为上升沿捕获，当 T1 计数器的值到达 T1CMPR 的值时，定时器 T1 的比较输出端 T1PWM 会产生一个上升沿突变，被捕获单元 CAP1 捕获，读取此时定时器 T2 的计数值 T2CNT，其值保存在 CAP1FIFO1 中，假设为 x1；同理当 T1 计数器在下一次比较匹配的时候，CAP1 会再次捕获

到一个上升沿突变，读取此时的 T2CNT，其值保存在 CAP1FIFO2 中 ,假设为 x2，假设定时器 T2 在该门闸时间内的溢出次数为 x3，那么被测信号频率可由下式得出：

$$（T1PR +1）/fx = (x2- x1+65536* x3)/f0$$

$$fx = f0*（T1PR +1）/(x2- x1+65536* x3)$$

周期测量与频率测量的基本原理完全相同，在测出信号频率后，根据公式 T=1/f 即可得出被测信号的周期。

3.3 脉宽测量原理

该部分主要实现对周期性脉冲波实现脉冲宽度的测量，原理图如图 3.3 所示。




图 3.3　测脉宽原理图

在 EVB 中测脉宽，定时器 T3 时钟输入选择一个高频的标准脉冲，测周期和测脉宽同时进行。如图 3.3 所示，整形后的被测信号直接送入 DSP CAP4、CAP5 引脚，对被测信号的上升沿和下降沿分别捕获，首先使能 CAP4 为上升沿捕获，当 CAP4 捕获上升沿时，立即使能 CAP5 为下降沿捕获，在每次的 CAP5 捕获中断中计算脉宽。假设在各电平突变时的 T3CNT 为 a1、a2、b1、b2，每次在 CAP5 捕获到后读取 CAPFIFO 堆栈中 T3CNT 的值，根据一个被测脉宽内总的高频标准脉冲的计数个数 Ny2 可计算出被测信号脉宽的值。

3.4 周期脉冲信号占空比测量原理

该部分主要实现对周期性脉冲信号占空比的测量。测得信号的脉冲宽度，设其值为T_{WX1}；再测信号的周期，记录其值为T，则其占空比可由下式得到：

$$占空比 = [T_{WX1}/T] \times 100\%$$

3.5 与传统的等精度方法的比较

传统的等精度测量原理图如图 3.4 所示。




图 3.4　　传统的等精度测量原理

传统的等精度测量一般像图 3.4 所示由硬件控制计数的门闸时间，当预置们信号（即定闸门信号）为高电平时，基准信号计数器 CNT1 和被测信号计数器 CNT2 并不启动，而是等被测信号的上升沿来到时才同时开始计数，当预置们信号为低电平时，两个计数器并不马上关闭，同样要等到被测信号上升沿，于是实际闸门时间就是被测信号周期的整数倍，从而实现了闸门与被测信号的同步。但实际的门闸时间并不固定，与被测信号的频率有关。




图 3.5 本等精度测量原理图

本设计的等精度测量原理如图 3.5 所示，其基于 DSP 比较匹配时 T1PWM 引脚输出电平的跳变作为门闸信号的开启和关闭，由于比较匹配发生在被测信号的上升沿，从而实现了门闸时间与被测信号的同步。两个相邻的比较匹配产生的 PWM 波的上升沿分别作为门闸信号的开启和关闭，故每个门闸时间即一个定时器周期。其中被测信号的个数为整数，并且是由我们自己任意设定的。定时器 T2 时钟输入选择内部 CPU 时钟，用来产生标准填充脉冲。设定捕获单元 CAP1 为上升沿捕获，当其捕获到上升沿时读取堆栈 CAPFIFO 内的值，在下一次捕获到时再读堆栈内的值，计算出标准填充脉冲的个数 Ny，保证 Ny 的个数不小于一定的值，即可保证门闸时间大于一定的值。假设现在希望一个门闸时间内高频填充脉冲的总数不小于 n,当 Ny<n 时，就增大定时器 T1 的定时周期，即增大 T1PR 的值。 T1PR*+1= n/Ny 由于不一定为整数，假设 a < n/Ny <a+1（a 为整数）, 则取 n/Ny= a+1，表现在被测信号上，则与传统的用硬件控制一样，用下一个被测信号的上升沿作为门闸信号的关闭信号，只不过该上升沿发生在下一次的比较匹配时。然后，再在该门闸时间内读取高频填充脉冲的个数,有 Ny>=n，从而得出高精度的被测信号频率。但在本设计中，定时器 T1 并不关闭，前一门闸时间的关闭信号同时作为下一门闸信号的开启信号。

总的来说，有以下两点不同：

（1）从测量方法上：传统方法是由定门闸信号控制被测信号个数，从而产生实际门闸信号，再去读取高频标准信号的个数。而本设计采用逆向思维，由被测信号自己产生门闸信号，若希望误差不大于二十万分之一。则进行以下处理：读取门闸时间内标准脉冲的个数，若个数小于 20 万个，则表明此时测量误差大于二十万分之一(5e-6)，误差超出希望的范围，然后，由高频标准填充脉冲的个数计算出需要将定时器 T1 每周期内的被测信号个数修改为多少，从而从下一次测量开始每个门闸时间内的标准脉冲的个数就保证大于 20 万个，从而实现了等精度测量。

（2）从测量结果上，传统的等精度测量第一次测量结果就能满足等精度，而本方法第一次测量的数据往往是不准确的，从第二次测量的数据开始满足了等精度，但由于每次测量的时间非常短，故该方法仍是可行的。

3.6 算法及数据处理

3.6.1 算法分析

设测的频率为 fx，被测频率真实值为 fxe，标准频率为 f0，在一个门闸时间内，被测信号个数为 Nx，标准频率脉冲个数为 Ny。

fx 计数的启停时间都是由该信号的上升沿触发的，在一次测量时间内 fx 的计数无误差；在此时间内标准频率脉冲的计数个数 Ny 最多相差一个脉冲，即

$$|\triangle et| \leqq 1$$

$$fx/Nx=fs/Ny \qquad (3\text{-}1)$$

而

$$fxe/Nx=f0/(Ny+\triangle et) \qquad (3\text{-}2)$$

由式（3-1）和式（3-2）可得

$$fx = (f0/Ny) * Nx \qquad (3\text{-}3)$$

$$fxe=[\ fs/(Ny+\triangle et)]* Nx \qquad (3\text{-}4)$$

根据相对误差公式有

$$|\delta|=\triangle fxe/fxe=|fxe-fx|/fxe \qquad (3\text{-}5)$$

将式（3-3）、（3-4）代入式（3-5）经整理得

$$\triangle fxe/fxe= |\triangle et|/Ny \qquad (3\text{-}6)$$

$$\because \quad |\triangle et| \leqq 1 \qquad \therefore |\triangle et|/Ny \leqq 1/Ny \qquad (3\text{-}7)$$

即 $$|\delta| = \triangle fxe/fxe \leqq 1/Ny$$

显然，测量精度仅仅与 Ny 有关，只要保证 Ny 的值，就能保证精度。为了达到更高的精度，在进行软件设计时，采用了以下处理：

(1)采用分段处理方法

本设计在进行频率、周期测量时，首先采用了分段处理的方法。为了使系统快速响应，在程序开始时，先把定时器 T1 的周期值设为 4，T2CLK 设定为 150/64MHz。这样通过很短的时间就可以计算出被测频率的值。如果周期值设为很大的话，若输入信号频率很低，就会等待很长的时间才得出结果，不利于实时测量。对于固定个数的被测信号周期时间内，频率越低标准高频脉冲个数越多，故把被测信号分为高频段，中频段以及低频段。分段依据如下：设变量 Ny 为该固定时间内测得的标准脉冲数，若 Ny 小于 13 个，则定义为高频段，需重新配置定时器 T1 的定时周期为 65530 个被测信号周期长度，并且修改定时器 2 的时钟频率为 150/2MHz；若 Ny >200000，定义为低频段；若 Ny 小于 200000 个而大于 13 个，定义为中频段。具体算法如下：

(a)若 Ny >200000，则说明被测信号频率 fx<150MHZ/64/50000=46.875Hz，为了增加响应快速性，可以直接计算频率。(b)对于中频段，本设计采用等精度测量。选择定时器 T1 的周期长度为 4 个被测信号周期长度的的整数倍，设变量 N 为一次测量中被测信号周期个数，即为 N=200000/ Ny，若 $a < N < a+1$（a 为整数），则取 $N = a+1$，然后设置定时器 T1 的周期寄存器的值 T1PR 为 4*N+3（实际上为 4*N+4 个被测信号周期长度的定时周期），由于周期值最大不能超过 65535，所以由 4*N+3<=65535，可以得到 N 的最大值不能超过 16383。若 Ny=12，则 N=200000/12=16666.7>16383 ，此时 N 不可取； 若 Ny=13 ，N=200000/13=15385<16383，此时 N 可取。 由于一个被测信号周期中标准脉冲个数为 Ny/4 个，所以此时对应的被测信号频率 fx=150000000/64/Ny*4，当 Ny=200000/16383 时，fx=767953Hz。对于被测信号频率小于等于 767953 Hz 时，采用等精度测量，即周期匹配值设为 4*N+3，同时为了提高精度，把定时器 T2 的内部时钟分频数设为 8 分频，即以 150/16 MHz 的频率作为内部时钟频率。(c)当被测信号频率大于 767953Hz 时，重新设定时器 T1 的 T1PR 为 65529（实际为 65530 个被测信号周期长度），设置内部时钟频率为 75MHz，但此时已经不再是等精度测量了，频率越高精度会越低。但由于高频选择的标准脉冲频率非常高，故高频部分精度基本保持在百万级别不变。

(2)频率突变时的实时性处理

(a)测频率、周期时，当频率突然由高频变低频时，定时器要响应好长时间才能得出结果，不利于实时测量。要进行以下处理：把定时器 T1，定时器 T2 的寄存器配置重新设置为系统初始化时的状态，即把定时器 T1 的周期寄存器的值 T1PR 设为 3，定时器 T2 的内部时钟分频系数设为 64 分频，重新计算频率。(b)当被测信号突然从中频段变为高频段时，由于中频段采用等精度测量，定时器 T1 的周期长度小于 60003 个被测信号的周期长度，对于高频段的频率而言，精度肯定不够，所以对于此种情况，采取的对策也是把定时器 T1，定时器 T2 的寄存器配置复位为系统初始化时的状态。

如何判断信号频率发生变化了呢？本设计中，根据定时器 T2 溢出次数是否超出了本频率段最低频率时应该对应的溢出次数来判断。比如频率从高频段变为低频段时，由于高频均采用 65530 个被测信号周期长度为定时器 T1 的定时周期，定时器 T2 内部标准时钟采用 75MHz，所以一个周期中定时器 T2 的最大溢出次数发生在 767953.125 Hz 处，此时溢出次数为 75M*65530/65536/767953.125=97.6，为了确保信号频率的确是由高变低，现取 T2 在该点溢出

次数为 98 次。因此如果开始在高频段，现在溢出次数大于 98 次，表示被测信号频率的确是由高变低了，但并不能区分信号频率到底变为中频段，还是低频段，所以重新初始化，重新测信号频率。这样处理对信号由高频变低频效果很好，节省了大量时间。其他频率变化情况也是如此判断处理，这里不再赘述。

另外，在重新复位计算时，为了加快系统响应，本设计采取以下处理：(a)当信号从高频变低频时，可以把定时器 T2 的计数器值改为 65525，这样只要经过 4 个内部时钟周期就可以重载周期匹配值了，大大加快了系统响应时间。(b)把控制寄存器的位改为“立即重载”，这样只要重载初始化时的值，就可以立即装载，然后再把控制寄存器的位改回原来的值。

在本设计中，当频率变化需重新初始化以及频率、周期计算结束时，都要把定时器 T2 的溢出次数清零，避免出错。

(3)取算术平均值

为了进一步提高测量计算精度，本设计采用平均值的方法进一步提高精度。本设计中测频率、脉宽分别用一个数组存放 7 次测得的频率值、脉宽值。当数组存满后，对这 7 个数进行从小到大排序，然后去掉两个最大值和两个最小值，把剩下的三个值进行平均，这样不仅去除了系统偶尔受外界干扰得到的不稳定值，而且可以提高测量精度。

(4)系统校正

在调试过程中，经若干次（大于 30 次）测量发现信号频率时，在信号频率大于 200Hz 时，测量误差基本恒定，为百万分之十八，为了进一步提高精度，在测得的结果中统一乘以一个系数 a，a=1-18/1000000，即 a=0.999982，去除该误差，得到了更高的精度，。

3.6.2 理论误差分析

本设计结果评测过程中采用 Tektronix AFG3101 标准信号发生器的发出的信号作为被测信号。它在环境温度为 0℃-50℃时，精度为±1ppm。

（1）在低频段（被测信号频率小于 46.875Hz），采用一个被测信号周期里至少 50000 个标准填充脉冲，每次测量共 4 个被测信号周期长度，所以理论上被测信号频率的测量误差应小于±1/200000=±5e-6。

（2）在中频段采用等精度测量，被测信号周期长度为 4*（N+1）个周期，每（N+1）个被测信号周期长度中就对应着 50000 个以上内部定时器脉冲数，因此理论上被测信号的频率测量误差应小于±1/[4*（N+1）]/（N+1）*50000=±（1/200000）=± 5e-6。

（3）在高频段，被测信号周期长度为 65530 个周期，在频率为 3MHz 时精度最低，理论上为±（1/（75000000/3000000*65530））=±6.1e-7，由于信号发生器的精度限制，理论上测量误差应小于 1e-6。

本设计测脉宽采用的内部时钟频率为 150/2MHz，周期为 1/75μs，在要求的脉宽范围（100μs 至 10ms）内，精度在 100μs 时最低，此时为±（1/100*75）=±1.33e-4。测占空比的精度取决于测周期和脉宽的精度 。

4 系统硬件设计

系统硬件部分由以下四部分组成：整形电路、DSP 选择与最小系统、通讯模块和电源管理模块，下面分别介绍。

4.1 整形电路




图 4.1　　整形电路原理图

如图 4.1 所示，选择 TI 公司推出的高性能比较器 TL3016ID 作为整形电路的主要器件，该比较器为一款支持+5V 和-5V 双电源供电的高速比较器，当输入端 + 的输入电压高于参考端 - 的电压时，其输出为 3.6-3.9V 电平,当输入端电压低于参考电压时，其输出为 500-600mV 电平。为了使电路不仅能够测量双极性信号，还能够测量单极性的信号，将参考端电压适当的抬高，参考电压 V_取 0.2V 左右，由阻值为 13K、510Ω 的电阻分压得到。选用高速施密特触发器 SN74LVC1G14 对信号幅值进行限幅和进一步整形，对该触发器电源接数字 3.3V 电压，其正向门槛电压 VT+为 1.8V 左右，反向门槛电压为 1V 左右，在信号正向变化时，当信号大于 1.8V 时触发器输出 3.3V 电平，当信号反向变化时触发器输出 0V 低电平。经过该触发器整形后的信号可直接送入 DSP 的 GPIOA12/TCLKINA 引脚在比较器和施密特触发器之间接入阻值为 100Ω 的电阻进行阻抗匹配。该比较器具有输出锁存功能，在此设计中不使用该功能，将其 LATCH ENABLE 引脚 5 接为低电平。实际调试过程中发现对于频率小于 1KHZ 的正弦波信号，经比较器整形后的输出波形的边沿有比较严重的抖动，故对比较器加入正反馈，使用阻值 1MΩ 的电阻和 10KΩ 的电阻组成正反馈，可消除抖动。图中参考端电容的作用是对电源电压的滤波，抵抗来自电源的噪声干扰。另外在每个有源器件的电源引脚旁均要并联一个 0.1μF 的去耦电容，起到滤纹波和旁路掉该器件的高频噪声的作用。（图中均未标出）

4.2 DSP 选择与最小系统

最小系统主要包括 TMS320F2812、时钟电路、复位电路、JTAG 口等。

信号处理模块以 DSP 芯片 TMS320F2812 为核心。TMS320F2812 含有丰富的片上外设资源，如 ADC、事件管理器、PIE、看门狗、SCI、SPI 等[7]。该系统中没有使用 F2812 片上看门狗和 SPI 模块，而只使用了其片上 EV、PIE、GPIO 及 SCI 等模块，无需外扩 ROM。系统中，F2812 协调着整个系统各模块的有序工作及承担着信号处理的任务。

复位电路采用阻容式电路，以方便进行手动复位。JTAG 口方便程序的调试和烧写。

F2812 的另一个特点就是其 CPU 时钟频率已经可以达到 150MHz，即单周期指令执行时间为 6.67ns。这从而为高速采集和处理信号提供了保障。因而，系统中 F2812 由外部 30MHZ 的有源晶振提供时钟信号，并在其内部倍频至 150MHZ。时钟电路图如图 4.2 所示。




图 4.2　　标准时钟发生电路

通用定时器的计数方向引脚 TDIRA、TDIRB 通过上拉电阻确定为单增计数，插针为以后更改方向起预留作用。

4.3 通讯模块

通讯模块接至 F2812 的 SCI 模块，通过 9 芯标准 RS-232 口与其它系统进行串行通讯。选用 F2812 片上 SCIA 作为串行通讯口，选用 MAX3221 作为串口通讯信号电平转换模块的主要器件，其波特率最高可达 250Kbit/s。串行通讯部分硬件连接图如图 4.3 所示。




图 4.3　　通讯部分硬件连接图

4.4 电源管理模块

系统供电电路总体框图如图 4.4 所示。




图 4.4　系统总体供电框图

该模块主要由线性稳压电路及 DC/DC 转换器组成。由于系统输入信号为双极性，比较器 TL3016ID 又要求正负双电源供电，故该系统使用±12V 双电源供电。为了减小数字部分对模拟部分的影响，系统中将数字电源与模拟电源、数字地与模拟地分开。模拟地与数字地之间接 0Ω 电阻。

5　系统软件设计

5.1 软件总体框图

系统软件设计采取模块化设计方案，将完成特定功能的子程序组合成功能模块，由主监控程序统一调用。软件总体框图如下图所示。系统软件包含的主要功能模块有：初始化模块，测频率、周期模块，测脉宽、占空比模块，通信模块和中断模块。软件总体框图如图 5.1 所示：




图 5.1　　软件总体框图

5.2 初始化模块

初始化模块负责系统 F2812、全局变量的初始化操作。F2812 的初始化包括系统初始化，GPIO 初始化，SCI 模块初始化，PIE 初始化，EV 模块初始化等。本系统中将 F2812 的 CPU 时钟配置为 150MHZ，使能 EVA，EVB 时钟，使能 SCI 时钟。系统初始化模块中禁止了看门狗模块，并且配置了高速外设时钟和低速外设时钟的预定标器，其中高速外设时钟的预定标器设置成除以 2 模式，低速外设时钟设置成除以 4 模式。GPIO 初始化模块中，所用的 I/O 口根据系统的功能要求和连接将其配置为外设功能，其余 GPIO 口悬空。PIE 模块初始化包括中断控制寄存器和中断向量表的初始化。EV 模块初始化中包括通用定时器 T1，通用定时器 T2，通用定时器 T3 的初始化，以及捕获单元 1，捕获单元 4，捕获单元 5 的初始化。EV 模块是系统的主要部分，用于测量信号频率、周期、脉宽。EV 寄存器的初始化是由测量精度、方法及其在系统中的工作方式决定的。全局变量的初始化包括程序中所要使用的各种标志变量及参数的初始化。

5.3 中断模块

中断模块包含 SCI 中断和定时器中断。一般应用中，如果任务比较简单，且对将要发生的事件可预见，则要求尽量少用中断模式。本系统中用到的中断部分除 SCI 中断和定时器 2，3 的中断外均采用读中断标志位来处理，而且先读测频率模块的中断标志位，后读测脉宽模块的中断标志位，最后等待 SCI 中断。SCI 中断用来进行数据的发送，接收。

5.4 测频率、周期模块

在该部分初始化时，要进行以下配置：通用定时器 **T1** 时钟输入为外部定时器时钟，通用定时器 T2 时钟输入为内部时钟输入，用来对标准脉冲进行计数，该标准脉冲由外部 30MHZ 的有源晶振提供；捕获单元 1 设置为上升沿捕获，用来捕获 T1PWM 引脚输出 PWM 波的上升沿，在每次比较匹配时读取定时器 T2 的计数值 T2CNT，该值保存在 CAP1FIFO 内。初始化时要将捕获单元 1 的状态寄存器中的 FIFO 堆栈状态设置成空堆栈；将定时器 T1 的定时周期设置为 3 个被测信号的周期长度，通过测得的定时器 T1 的一个定时周期内的标准脉冲的个数，计算出被测信号频率，然后对被测信号进行分段，分别为低频段（小于 46.875Hz），中频段（大于 46.875Hz，小于 2343.75KHz），以及高频段（大于 2343.75 KHz）。若信号频率为中高频段则重新配置定时器 T1，定时器 T2 的寄存器，在定时器 T1 的下一个定时周期内计算出频率，周期。另外，定时器 T2 的溢出次数要在第一次发生比较匹配时清零，而是否是第一次发生比较匹配则通过设置一个标志来判断。当溢出次数清零后才开始记溢出次数，直到第二次发生比较匹配。该模块软件流程图如图 5.2 所示：




图 5.2　测频率、周期流程图

在启动定时器 T1，定时器 T2，捕获单元 1 后，通过读定时器 T1 的比较匹配中断标志位查看是否发生了定时器 T1 的比较匹配事件。如果发生了，那么捕获单元 T1 就要捕获这时刻定时器 T2 的值，还要判断是否是第一次发生比较匹配。若是，则要把定时器 T2 的溢出次数清零，在下一次发生比较匹配时通过捕获单元 1 再一次捕获定时器 T2 的值，以及定时器 T2 的溢出次数，计算两次比较匹配之间定时器 T2 的脉冲数，从而计算出频率、周期。若不是，则表示已经发生了两次比较匹配，那么就直接读捕获单元 1 捕获的两个值，以及定时器 T2 的溢出次数，计算频率、周期。

5.5 测脉宽、占空比模块

在该部分初始化时，要进行以下配置：通用定时器 T3 时钟输入为内部时钟输入，用来对标准脉冲进行计数，该标准脉冲由外部 30MHZ 的有源晶振提供;初始化 CAP4 为上升沿补获，CAP5 为下降沿补获。测量时，当 CAP4 捕获上升沿时，立即使能 CAP5 为下降沿补获，在每次的 CAP5 捕获中断中计算脉宽。另外，定时器 T3 的溢出次数在每次捕获单元 4 发生中断事件时清零，并开始记溢出次数。捕获单元 4，捕获单元 5 的状态寄存器中的 FIFO 堆栈状态设置成已有一个输入值压入栈，这样每捕获一个值，捕获中断标志位都会置位。测脉宽、占空比模块流程图如图 5.3 所示：




图 5.3　测脉宽、占空比模块流程图

在启动定时器 T3，捕获单元 4，捕获单元 5 后，通过读捕获单元 5 的中断标志位，查看是否发生了捕获单元 5 的中断事件，如果没有发生中断事件，则返回等待。如果已发生了中断事件，还要查捕获单元 4 的中断标志位是否置位，如果没有置位，则读出捕获单元 5 堆栈顶层的值，并丢失它，以确保每次都是先发生捕获单元 4 的中断事件，然后清捕获单元 5 的中断标志位，返回等待。如果捕获单元 5 中断标志被置位时，捕获单元 4 的中断标志已置位，则直接读捕获单元 4、捕获单元 5 堆栈底层的值，然后根据定时器 3 的溢出次数，计算出脉宽，占空比。

在该模块中，定时器 T3 在每次发生溢出事件时，都要先查询捕获单元 4 中断标志位，看是否发生了中断事件。如果没有，则定时器的溢出次数自动加一。如果已发生了捕获单元 4 的中断事件，则要把定时器 T3 的溢出次数清零，当发生捕获单元 5 的中断事件时，就可以通过捕获单元 4 和捕获单元 5 捕获的定时器 T3 的值，以及这时候定时器 T3 的溢出次数，可以算出脉宽，进而利用脉宽和周期算出占空比。

5.6 串口通讯的软件设计

通讯部分的软件由上位机软件和下位机软件组成，下面分别介绍。

(1)串口通信的上位机的软件设计

实现微机和 DSP 之间的数据交换，可以利用功能强大的 VC++6.0 开发环境及 Active X 控件来实现串行通信。应用 VC++开发串行通信目前通常有如下几种方法：一是利用 Windows API 通信函数；二是利用 VC 的标准通信函数_inp、_inpw、_inpd、_outp、_outpw、_outpd 等直接对串口进行操作；三是使用 Microsoft Visual C++的通信控件（MSComm）；四是利用第三方编写的通信类。以上几种方法中第一种使用面较广，但由于比较复杂，专业化程度较高，使用较困难；第二种需要了解硬件电路结构原理；第三种方法较简单，只需要对串口进行简单配置；第四种方法是利用一种用于串行通信的 CSerial 类(这种类是由第三方编写的,不过其获得较难)，

只要理解这种类的几个成员函数，就能方便的使用．本设计是在 VC++下用 MSComm 控件实现串口通讯的。其软件设计流程图如图 5.4 所示。




图5.4　　上位机软件流程图

程序说明：关于本通信的数据传输协议，采用ASCII码的方式，数据包的包头为一个特定的字符，利用控件采用事件驱动的法。本界面的数据采用实时显示的方式，可以实时刷新。

(2)串口通信的下位机的软件设计

该部分程序流程图如图 5.5 所示。




图 5.5　下位机软件流程图

程序说明：由上位机发送约定的字符到 DSP，DSP 接收到的字符并判断比较后，使能发送中断，并且发送与约定字符相对应的数据所处理成的字符串到上位机。例如，收到字符“1”，则发送频率到上位机的界面，收到字符“2”，则发送周期到上位机，收到字符“3”，则发送脉宽到上位机，收到字符“5”，则发送占空比到上位机。

6　系统关键设计与创新

本系统设计的关键就是合理利用了 DSP 的比较输出 PWM 波，用捕获单元捕捉到该电平的跳变，从而实现了闸门与被测信号的同步，使测量误差仅取决于高频标准填充脉冲的个数。

创新点如下：

(1)在实现等精度测量时本设计了采用逆向思维，未使用任何外部硬件进行控制计数，完全由 DSP 芯片丰富的软件资源来实现，充分利用了 DSP 的软件资源，体现了 DSP 的强大功能。

(2)硬件部分使用了 TI 公司推出的高速比较器来实现对被测信号的整形，方法简单、实用、经济，而且对被测信号的极性无要求，扩展范围广。充分体现了 TI 器件功能强、实用性的特点，优化了设计，使系统更简单，性价比更高。

7 评测与结论

7.1 评测

在系统评测中，本设计选用 Tektronix AFG3101 标准信号发生器发出的信号作为被测信号。在环境温度为 0℃-50℃时，其精度为±1ppm。假设信号发生器输出信号的值为 Y0,实际测得的值为 Y1,则测量相对误差 δ 由下式得出：

$$\delta = |Y1 - Y0| / Y0 * 100\%$$

由于本设计对信号的整形采用高速比较器，对于同一频率信号幅值越大整形后的信号边沿越陡，测量精度越高，故以下评测均在信号幅值为 0.5V 时测得，对于幅值大于 0.5V 的信号精度更高。

对于方波和正弦波信号频率和周期的测量，在中频段为等精度，在高低频段，标准填充脉冲的个数远远大于 20 万个，误差小于中频段，故理论上测量误差最大的地方应出现在中低频段分界点至中高段分界点之间的频率，由于在等精度测量当 Ny<200000 时，取 T1PR+1= 200000/Ny 由于不一定为整数，假设 a < 200000/Ny≤a+1（a 为整数），则取 200000/Ny= a+1，显然在中频段只有当 Ny 可以被 200000 整除时，一个门闸时间内刚好 200000 个标准填充脉冲，当不能被 200000 整除时，T1PR+1 所取得值大于 200000/Ny，故在这些点每个门闸时间内标准脉冲的个数大于 200000 个，误差小于 1/200000，所以测量中误差最大的点为每个门闸时间内标准填充脉冲的个数等于 20 万个时所对应的被测信号频率。由于高频标准脉冲频率为 150/64MHz，所以重点要对这些点进行测试，被测信号的频率由下式可得：

设标准脉冲频率为 f0，被测脉冲频率为 fx，则(1/fx)*(T1PR+1) =(1/f0)*200000

由于这些点过多，故只有取几个代表性的点进行测试，测量结果如表 2 所示。

表 2　　频率/周期测量结果表

标准信号		方波		正弦波	
		测量值	测量误差	测量值	测量误差
1	FR=46.875Hz	46.87501	1e-6	46.87328	3.67e-5
	TR=21333.33μs	21333.33	1e-6	21333.92	2.77e-5
2	FR=60 Hz	59.99997	1e-6	59.99883	1.95e-5
	TR=16666.67μs	16666.66	1e-6	1666.99	1.97e-5
3	FR=70 Hz	70.00003	1e-6	69.99868	1.89e-5
	TR=14285.71μs	14285.71	1e-6	14285.98	1.19e-5
4	FR= 80Hz	80.00004	1e-6	80.00276	3.45e-5
	TR=12500μs	12499.99	1e-6	12499.57	3.44e-5
5	FR=90 Hz	89.99998	1e-6	90.00323	3.59e-5
	TR=11111.11μs	11111.13	1e-6	11110.71	3.6e-5
6	FR=93.75 Hz	93.7501	1.07e-6	93.7472	2.99e-5
	TR=10666.67μs	10666.66	1e-6	10666.98	3e-5
7	FR=100 Hz	100.0001	1e-6	99.99793	2.07e-5
	TR=10000μs	10000.01	1e-6	10000.21	2.1e-5
8	FR=120 Hz	120.0001	1e-6	119.9951	4.08e-5
	TR=8333.33μs	8333.328	1e-6	8333.673	4.08e-5
9	FR=150 Hz	150.0001	1e-6	150.0028	1.87e-5

	TR=6666.67μs	6666.663	1e-6	6666.544	1.84e-5
10	FR=170 Hz	170.0002	1.18e-6	170.0123	7.24e-5
	TR=5888.352μs	5888.346	1.2e-6	5881.927	7.23e-5
11	FR=180 Hz	180.0001	1e-6	180.0062	3.44e-5
	TR=5555.56μs	5555.551	1e-6	5555.365	3.44e-5
12	FR= 187.5Hz	187.5	1e-6	187.4969	1.65e-5
	TR=5333.33μs	5333.33	1e-6	5333.42	1.69e-5

由上述数据可知误差最大的地方出现在比上述理论上误差最大的频率偏低的频率，与理论上基本一致，可以认为在整个中频段误差均能达到系统发挥部分指标。实际测试中发现该比较器在对低频（100Hz 以下）正弦波信号进行整形时噪声较大，影响了该部分精度，使得正弦波在低频的精度有所下降。对于周期性脉冲信号的脉宽和占空比测量，脉宽越窄，其内的标准脉冲越少，精度越差，故在 Fx=1KHz，占空比为 10%时，精度最差。对于频率小于 10Hz 的信号进行测量时，为了提高快速性，不采取平均的方法，故该段精度偏低，对于频率大于 10Hz 的信号，采取每测得 7 个值输出一个平均值的方法以降低实时性为代价提高了精度。

表 3　占空比测量结果

周期性脉冲波	信号脉宽（μs）	4	100	10000	50000
	相对误差	1.5%	6.7e-4	5.4e-5	2e-6
	信号频率（10%占空 比）（Hz）	1	10	1K	30K
	相对误差	1e-6	2.6e-5	4e-4	2%

另外，对于 1KHz 周期性脉冲波信号，相同占空比时脉宽最小，当占空比为 0.4%时，精度为 1.67% ，当占空比为 99.9%时，测量精度为 0.1%，在信号幅值为 0.26V 时，上述各精度也均满足，如表 3 现不再列出。由上面的数据才得出了第二节的达到指标表。

7.2 结论

根据上述测量结果，该设计在误差最大的点精度均达到指标，故可以说本设计在所有要求的频段内均达到了发挥要求指标。

（1）对于发挥部分指标，题目要求对幅值 0.5V～3V ，频率为 10Hz～3MHz 的方波、正弦波进行频率、周期测量时，测量误差在 0.1%以内。我们达到的指标为方波在幅值 0.26V～5V，频率 1Hz～7.8MHz 内最大测量误差为 6.5e-6，在 10Hz～3MHz 最大相对误差为 3.5e-6 ；正弦波在幅值 0.26V～5V，频率 1Hz～4.9MHz 内最大测量误差为 7.25e-5，在 10Hz～3MHz 最大相对误差为 7.25e-5，达到指标远远超出了题目要求。


（2）对于发挥部分指标，题目要求对幅值 0.5V～3V ，频率为 10Hz～1KHz，占空比为 10%～90%的周期性脉冲波测量时，测量误差在 2%以内。我们达到的指标为在幅值 0.26～5V，频率 1Hz～30KHz 内最大测量误差为 2%；在信号占空比为 10%，频率 10Hz～1KHz，最大测量误差为 4e-4；在信号频率 10Hz～1KHz，最大误差 2%的情况下，占空比的范围可扩展至 0.4%～99.9%,远远超出了题目要求指标。


（3）各项评测指标表明本方法是切实可行的。

另外，本设计还加入了对信号幅值进行测量的功能，希望以后可以扩展 DSP 自带 AD 采样模块，但由于时间的问题还没有实现。

8 附录

8.1 PCB 板照片及现场设备





8.2 通讯窗口



8.3 关键代码

//EV 初始化

EvaRegs.CAPCONA.all=0x0440;//所有捕获单元和正交编码脉冲电路的寄存器清零，禁止捕获单元 1 和 2，FIFO 堆栈保持原样，

//捕获单元 1 选择定时器 2 为时钟基准，捕获单元 1 检测上升沿

EvbRegs.CAPCONB.all=0x0290; // 所有捕获单元和正交编码脉冲电路的寄存器清零，禁止捕获单元 4 和 5，FIFO 堆栈保持原样，

//捕获单元 4 和 5 选择定时器 3 为时钟基准，捕获单元 4 检测上升沿，捕获单元 5 捕获下降沿

EvaRegs.CAPFIFOA.bit.CAP1FIFO = 0;//捕获单元 1 的堆栈状态位为空，即没有值压入堆栈

EvbRegs.CAPFIFOB.all=0x0500;//捕获单元 4 和 5 的堆栈状态位为 1，即已有一个值压入堆栈

void init_eva_timer1(void) //定时器 1 初始化

{

EvaRegs.GPTCONA.all= 0x6052;//将定时器 1,2 配置成递增计数模式

//没有事件启动 ADC,定时器 1,2 的比较输出由各定时器比较逻辑独立驱动

//定时器 1 比较输出设为高有效

EvaRegs.T1PR = 3; // 周期值

EvaRegs.T1CMPR = 1; // 比较值

EvaRegs.EVAIFRA.bit.T1CINT= 1;//复位定时器 1 的比较中断标志

```
    EvaRegs.EVAIFRC.bit.CAP1INT = 1;//复位捕获单元 1 的中断标志
    EvaRegs.EVAIMRA.bit.PDPINTA= 0;//禁止功率驱动保护中断
    EvaRegs.EVAIMRA.bit.T1CINT= 0;//禁止定时器 1 的比较中断使能
    EvaRegs.EVAIMRC.bit.CAP1INT = 0;//禁止捕获单元 1 的中断使能
    EvaRegs.T1CNT= 0x0000;//定时器 1 的计数值初始化为 0
    EvaRegs.T1CON.all = 0x1012;//将定时器 1 配置为仿真挂起时立即停止,
    //连续增计数模式,禁止定时器 1 操作,用外部时钟,比较寄存器设为计数器值为 0 或等于周期寄存器的值时重载
    //使能定时器的比较操作
}

void init_eva_timer2(void)      //定时器 2 的初始化
{
    EvaRegs.GPTCONA.all=0x6052;
    EvaRegs.T2PR= 0xFFFF;           // 周期值
    EvaRegs.T2CNT = 0x0000; //初始化计数值
    EvaRegs.EVAIFRB.bit.T2OFINT= 1; //复位定时器 2 的上溢中断标志
    EvaRegs.EVAIMRB.bit.T2OFINT = 1;//使能定时器 2 的上溢中断使能
    EvaRegs.T2CON.all= 0x1502;//将定时器 2 配置为仿真挂起时立即停止,
    //连续增计数模式,预分频设为 32 分频,使用自身使能位,禁止定时器 2 操作
    //使用内部时钟,比较寄存器设为计数器值为 0 或等于周期寄存器的值时重载
    //使用自身的周期寄存器
}

void init_evb_timer3(void)      //定时器 3 的初始化
{
    EvbRegs.GPTCONB.all= 0x6052;//将定时器 3,4 配置成递增计数模式
   //没有事件启动 ADC,定时器 3,4 的比较输出由各定时器比较逻辑独立驱动
   //定时器 3 比较输出设为高有效
    EvbRegs.T3PR= 0xFFFF;           // 周期值
    EvbRegs.T3CNT = 0x0000; //初始化计数值
    EvbRegs.EVBIFRA.bit.T3OFINT= 1; //复位定时器 3 的上溢中断标志
    EvbRegs.EVBIFRC.bit.CAP4INT = 1;//复位捕获单元 4 的中断标志
    EvbRegs.EVBIFRC.bit.CAP5INT= 1;//复位捕获单元 5 的中断标志
    EvbRegs.EVBIMRA.bit.PDPINTB= 0;//禁止功率驱动保护中断
    EvbRegs.EVBIMRA.bit.T3OFINT= 1;//使能定时器 3 的上溢中断使能
    EvbRegs.EVBIMRC.bit.CAP4INT = 0;//禁止捕获单元 4 的中断使能
    EvbRegs.EVBIMRC.bit.CAP5INT= 0;//禁止捕获单元 5 的中断使能
    EvbRegs.T3CON.all= 0x1002;//将定时器 3 配置为仿真挂起时立即停止,
    //连续增计数模式,预分频设为 0 分频,禁止定时器 3 操作,使用内部时钟,
    //比较寄存器设为计数器值为 0 或等于周期寄存器的值时重载
}
//以下测频率、周期
if(EvaRegs.EVAIFRA.bit.T1CINT== 1)//读定时器 1 的比较中断标志位
```

```
  {
    if(flag4= =0)
      {
          EvaTimer2InterruptCount=0;//第一次比较，则清定时器 2 的溢出次数，
//并从此时开始记录它的溢出次数
          flag4=1;//标志置 1
      }
    else
     {
          flag4=0; //第二次发生比较中断，标志位清零
          Ny2=EvaRegs.CAP1FIFO;//读捕获 1 堆栈的顶层值
          Ny3=EvaRegs.CAP1FIFO;//读捕获 1 堆栈的底层值
          frequence();//计算频率，周期
          EvaTimer2InterruptCount=0;//定时器 2 的溢出次数清零
      }
          EvaRegs.EVAIFRA.bit.T1CINT=1;//清定时器 1 比较中断标志位
  }
//以下测脉宽占空比
  if(EvbRegs.EVBIFRC.bit.CAP5INT == 1)//读捕获 5 中断标志位
      {
        if(EvbRegs.EVBIFRC.bit.CAP4INT= =1)//捕获 5 发生捕获中断时
//捕获 4 已发生捕获中断
          { //读捕获 4,5 堆栈的值
            temp1=EvbRegs.CAP4FIFO;
            Ny4=EvbRegs.CAP4FIFO;
            EvbRegs.EVBIFRC.bit.CAP4INT = 1;//清捕获 4 中断标志位
            temp3=EvbRegs.CAP5FIFO;
            Ny5=EvbRegs.CAP5FIFO;
            wildth();//计算脉宽，占空比
        }
        else
        {
          temp2=EvbRegs.CAP5FIFO;//如果捕获 5 中断先发生,则读出捕获 5 堆栈顶层寄存器
的值并丢失
        }
        EvbRegs.EVBIFRC.bit.CAP5INT = 1;//清捕获 5 中断标志位
      }
```