

实验三 数据选择器及其应用

姓名：庄环嘉 学号：22010022088

实验 1

用 8 选 1 数据选择器 74LS151 设计三输入多数表决电路

一、实验内容

用 8 选 1 数据选择器 74LS151 设计三输入多数表决电路

二、设计过程

①逻辑问题：

只有当输入信号中至少有两个信号为高电平时，输出门才会输出高电平信号。这就实现了一个简单的三输入多数表决器。假设通过用高电平“1”来表示，相反，则不通过用低电平“0”来表示。

将地址端 A、B、C 作为输入端，将输入端 D0-D7 作为控制端，因 74LS151 低电平有效，故将其使能端 G 置低电平，输出为 S。

ABC 共有八种不同的输入状态，即：000、001、010、011、100、101、110、111。而我希望 ABC 为 011、101、110、111 时，输出为“1”，其余输出为“0”。则写成逻辑表达式为： $Y = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC = m_3D_3 + m_5D_5 + m_6D_6 + m_7D_7$


根据 8 选 1 数据选择器 74LS151 的功能表，将 D3、D5、D6、D7 端接高电平，其余控制端接低电平，这样就构成了三输入的表决器。

输 入				输 出	
$\overline{S}$	A_2	A_1	A_0	Q	$\overline{Q}$
1	×	×	×	0	1
0	0	0	0	D_0	$\overline{D}_0$
0	0	0	1	D_1	$\overline{D}_1$
0	0	1	0	D_2	$\overline{D}_2$
0	0	1	1	D_3	$\overline{D}_3$
0	1	0	0	D_4	$\overline{D}_4$
0	1	0	1	D_5	$\overline{D}_5$
0	1	1	0	D_6	$\overline{D}_6$
0	1	1	1	D_7	$\overline{D}_7$


②列真值表

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

③逻辑图



三、电路图



四、实验结果

该电路接收三个输入信号，并通过表决逻辑确定输出信号。具体而言，利用了 74LS151 的三个选择输入（A、B、C），以及八个数据输入（D0-D7）中的一个，来模拟输入输出信号。有两人及两人以上为高电平时，会输出“1”，仅有一人或无人为高电平时，会输出“0”。

五、实验心得

通过这次实验，我更加深入地了解数字电路的基本原理和应用。我学会了如何使用 74LS151 芯片进行多路选择，并且理解了如何将多个输入信号组合成一个输出信号。此外，我也学会了如何通过开关控制输入信号，以及如何通过 LED 灯实时显示输出结果。

实验 2

用双 4 选 1 数据选择器 74LS153 实现全加器

一、实验内容

用双 4 选 1 数据选择器 74LS153 实现全加器

二、设计过程

①逻辑问题:

设 A_i 、 B_i 分别为加数和被加数, C_{i-1} 为低位进位、 S_i 为全加和、 C_i 为全加进位,则由全加

器的逻辑功能要求写出其逻辑状态表。根据状态表可得全加器的逻辑式为

$$\begin{aligned} S_i &= \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i C_{i-1} \\ C_i &= \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1} \end{aligned}$$

S_i 、 C_i 分别有四个最小项,可各由 74LS153 芯片的一个 4 选 1 数据选择器实现。

由于 74LS153 型双 4 选 1 数据选择器的逻辑函数表达式为

$$Y = \bar{A}_1 \bar{A}_0 D_0 + \bar{A}_1 A_0 D_1 + A_1 \bar{A}_0 D_2 + A_1 A_0 D_3$$

将 A_i 、 B_i 分别接于 74LS153 芯片中两个 4 选 1 数据选择器的地址输入端 A_1 、 A_0 。

为实现 S_i 可取

$$\begin{aligned} 1D_0 &= 1D_3 = C_{i-1}, \quad 1D_1 = 1D_2 = \bar{C}_{i-1} \\ \text{则} \quad 1Y &= \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i C_{i-1} = S_i \end{aligned}$$


为实现 C_i 可取

$$\begin{aligned} 2D_0 &= 0, \quad 2D_1 = 2D_2 = C_{i-1}, \quad 2D_3 = 1 \\ \text{则} \quad 2Y &= \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1} = C_i \end{aligned}$$


②逻辑状态表

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

③逻辑图



三、电路图



四、实验结果

用双 4 选 1 数据选择器 74LS153 实现可以实现三位二进制数的加法全加器功能，双 4 选 1 数据选择器是一种具有两个 4 选 1 数据选择器的集成电路，它可以同时处理两个 4 位二进制数，在本实验中，实验是三个二进制数，这就需要使第四个二进制数在不同的情况下要置 1 或置 0，得出的实验结果为，三个一位二进制数相加会得到两位二进制数。

五、实验心得

在这次实验中，我深入了解了全加器的实现原理和过程，学会了如何使用逻辑门、运算放大器和双 4 选 1 数据选择器等元件实现全加器。这次实验过程，我第一次放错了进位与本位的位置，做出的实验数据与理论不一样，在多次修改后我得到了正确的实验数据并牢记了要细心连接本位与进位的输出位置。