


加法计数											
输入脉冲数		0	1	2	3	4	5	6	7	8	9
输出	Q_3	0	0	0	0	0	0	0	0	1	1
	Q_2	0	0	0	0	1	1	1	1	0	0
	Q_1	0	0	1	1	0	0	1	1	0	0
	Q_0	0	1	0	1	0	1	0	1	0	1
减法计数											


实验 1

两位十进制加法计数器


1.原理图



2. 引脚图



3.电路图



计数开始时，先在 RD 端输入一个正脉冲，此时两个计数器均被置为 0。状态。此后在 $\sim$ LD 端输入 “1”，RD 端输入 “0”，则计数器处于计数状态。

在个位的 74LS192(1)的 CU 端逐个输入计数脉冲 CP，个位的 74LS192 开始进行加法计数。

在第 10 个 CP 脉冲上升沿到来后，个位 74LS192 的状态从 1001--0000，同时其进位输出 $\sim$

C 从 0-1。此上升沿使十位的 74LS192 (2)从 0000 开始计数，真到第 100 个 CP 脉冲作


用后，计数器由 1001 1001 恢复为 0000 0000，完成一次计数循环。

实验 2

两位十进制减法计数器

原理：将加法计数器的 CPu 接高电平，计数脉冲由 CPD 输入。

电路图



三、实验结果：

我用两片 74LS192 集成电路芯片构建了一个两位十进制加法计数器，实现了以下功能：当两个输入信号同时为高电平时，计数器的输出将自动递增。实验中，我将两个输入信号命名为 A 和 B，它们分别代表两位十进制数中的两个数字。

在测试过程中，我将输入信号 A 和 B 设置为不同的十进制数值，并观察了计数器的输出。

每当两个输入信号同时为高电平时，计数器的输出就会自动递增。由于 74LS192 是一个同步集成电路，因此计数器的输出在每个时钟周期内都是稳定的。

而十进制减法计数器则是将加法计数器的 CPu 接高电平，计数脉冲由 CPD 输入，电路的基

本结构不变。

四、实验心得：

通过这次实验,我深入了解了如何使用 74LS192 集成电路芯片来构建一个两位十进制加法计数器及减法计数器。我学到了如何将两个输入信号连接到计数器的输入端,并如何通过仔细设计和连接各个引脚来实现所需的计数功能。两个实验的核心原理其实是差不多的,只需要在实验中改变部分引脚的输入即可实现加法计数器和减法计数器的变换。