



中国海洋大学
OCEAN UNIVERSITY OF CHINA

数字电子技术基础

实 验 指 导 书

中国海洋大学计算机科学与技术学院 监制

二零二三年十月

目 录

目 录	1
实验一 组合逻辑电路的设计与测试	2
实验二 集成译码器及其应用	5
实验三 数据选择器及其应用	7
实验四 计数器及其应用	13

实验一 组合逻辑电路的设计与测试

一、 实验目的

掌握组合逻辑电路的设计与测试方法

二、 实验原理

1. 使用中、小规模集成电路来设计电路是最常见的逻辑电路。设计组合电路的一般步骤如图 1-1 所示。




图 1-1 组合逻辑电路设计流程图

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

2. 逻辑电路设计举例

用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”输出端才为“1”。

设计步骤: 根据题意列出真值表如表 1-1 所示，再填入卡诺图表 1-2 中。

表 1-1

D	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1
A	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1
B	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1
C	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
Z	0	0	0	0	0	0	0	1	0	0	0	1	0	1	1

表 1-2

BC \ DA	00	01	11	10
00				
01			1	
11		1	1	1
10			1	

由卡诺图得出逻辑表达式，并演化成“与非”的形式

$$\begin{aligned}
 Z &= ABC + BCD + ACD + ABD \\
 &= \overline{ABC \cdot BCD \cdot ACD \cdot ABD}
 \end{aligned}$$

根据逻辑表达式画出用“与非门”构成的逻辑电路如图 1-2 所示。




图 1-2 表决电路逻辑图

用实验验证逻辑功能

在数电实验板装置上找出集成芯片 74LS20，74LS20 引脚排列如图 1-3 所示。




图 1-3 74LS20 双 4 输入与非门

按图 1-2 接线，输入端 A、B、C、D 接至逻辑开关输出插口，输出端 Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表 1-1 进行比较，验证所设计的逻辑电路是否符合要求。

三、 实验设备与器件

1. 数电实验板（74LS54 × 2）
2. 杜邦插线若干

四、 实验内容

设计一位全加器，要求用与或非门实现。


五、 实验预习要求

1. 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。
2. 如何用最简单的方法验证“与或非”门的逻辑功能是否完好？
3. “与或非”门中，当某一组与端不用时，应作如何处理？


六、 实验报告

1. 列写实验任务的设计过程，画出设计的电路图。
2. 对所设计的电路进行实验测试，记录测试结果。
3. 组合电路设计体会。

附 图： 四路 2-3-3-2 输入与或非门



引脚排列



逻辑图

逻辑表达式 $Y = A \cdot B + C \cdot D \cdot E + F \cdot G \cdot H + I \cdot J$

实验二 集成译码器及其应用

一、实验目的

1. 掌握中规模集成译码器的逻辑功能和使用方法
2. 熟悉数码管的使用

二、实验原理

译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。

变量译码器（又称二进制译码器），用以表示输入变量的状态，如 2 线—4 线、3 线—8 线和 4 线—16 线译码器。若有 n 个输入变量，则有 2^n 个不同的组合状态，就有 2^n 个输出端供其使用。而每一个输出所代表的函数对应于 n 个输入变量的最小项。

以 3 线—8 线译码器 74LS138 为例进行分析，图 2-1(a)、(b) 分别为其逻辑图及引脚排列。

其中 A_2 、 A_1 、 A_0 为地址输入端， $\bar{Y}_0 \sim \bar{Y}_7$ 为译码输出端， S_1 、 $\bar{S}_2$ 、 $\bar{S}_3$ 为使能端。

表 2-1 为 74LS138 功能表

当 $S_1=1$ ， $\bar{S}_2+\bar{S}_3=0$ 时，器件使能，地址码所指定的输出端有信号（为 0）输出，其它所有输出端均无信号（全为 1）输出。当 $S_1=0$ ， $\bar{S}_2+\bar{S}_3=X$ 时，或 $S_1=X$ ， $\bar{S}_2+\bar{S}_3=1$ 时，译码器被禁止，所有输出同时为 1。

利用使能端能方便地将两个 3/8 译码器组合成一个 4/16 译码器。




图 2-1 3—8 线译码器 74LS138 逻辑图引脚排列

表 2-1

输 入					输 出							
S_1	$+\bar{S}_3$	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1

三、 实验设备与器件

1. 数电实验板（74LS138 × 2）
2. 杜邦插线若干

四、 实验内容

1. 74LS138 译码器逻辑功能测试

将译码器使能端 S_1 、 $\bar{S}_2$ 、 $\bar{S}_3$ 及地址端 A_2 、 A_1 、 A_0 分别接至逻辑电平开关输出口，八个输出端 $\bar{Y}_7 \cdots \bar{Y}_0$ 依次连接在逻辑电平显示器的八个输入口上，波动逻辑电平开关，按表 6-1 逐项测试 74LS128 的逻辑功能。

2. 用两片 74LS138 组合成一个 4 线—16 线译码器，并进行实验。

五、 实验预习要求

1. 复习有关译码器分配的原理。
2. 根据实验任务，画出所需的实验线路及记录表格。

六、 实验报告

1. 画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。
2. 对实验结果进行分析、讨论。

实验三 数据选择器及其应用

一、 实验目的

- 1. 掌握中规模集成数据选择器的逻辑功能及使用方法
- 2. 学习用数据选择器构成组合逻辑电路的方法

二、 实验原理

数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图 3-1 所示，图中有四路数据 $D_0 \sim D_3$ ，通过选择控制信号 A_1 、 A_0 （地址码）从四路数据中选中某一路数据送至输出端 Q。

1. 八选一数据选择器 74LS151

74LS151 为互补输出的 8 选 1 数据选择器，引脚排列如图 3-2，功能如表 3-1。

选择控制端（地址端）为 $A_2 \sim A_0$ ，按二进制译码，从 8 个输入数据 $D_0 \sim D_7$ 中，选择一个需要的数据送到输出端 Q， $\bar{S}$ 为使能端，低电平有效。




图 3-1 4 选 1 数据选择器示意图




图 3-2 74LS151 引脚排列

表 3-1

输 入				输 出	
$\bar{S}$	A_2	A_1	A_0	Q	$\bar{Q}$
1	×	×	×	0	1
0	0	0	0	D_0	$\bar{D}_0$
0	0	0	1	D_1	$\bar{D}_1$
0	0	1	0	D_2	$\bar{D}_2$
0	0	1	1	D_3	$\bar{D}_3$
0	1	0	0	D_4	$\bar{D}_4$
0	1	0	1	D_5	$\bar{D}_5$
0	1	1	0	D_6	$\bar{D}_6$
0	1	1	1	D_7	$\bar{D}_7$

1) 使能端 $\bar{S}=1$ 时, 不论 $A_2\sim A_0$ 状态如何, 均无输出 ($Q=0, \bar{Q}=1$), 多路开关被禁止。

2) 使能端 $\bar{S}=0$ 时, 多路开关正常工作, 根据地址码 A_2, A_1, A_0 的状态选择 $D_0\sim D_7$ 中某一个通道的数据输送到输出端 Q 。

如: $A_2A_1A_0 = 000$, 则选择 D_0 数据到输出端, 即 $Q=D_0$ 。

如: $A_2A_1A_0 = 001$, 则选择 D_1 数据到输出端, 即 $Q=D_1$, 其余类推。

2. 双四选一数据选择器 74LS153

所谓双 4 选 1 数据选择器就是在—块集成芯片上有两个 4 选 1 数据选择器。引脚排列如图 3-3, 功能如表 3-2。




表 3-2

输 入		输 出
$\bar{S}$	$A_1 A_0$	Q
1	$\times \times$	0
0	0 0	D_0
0	0 1	D_1
0	1 0	D_2
0	1 1	D_3

图 3-3 74LS153 引脚功能

$1\bar{S}, 2\bar{S}$ 为两个独立的使能端; A_1, A_0 为公用的地址输入端; $1D_0\sim 1D_3$ 和 $2D_0\sim 2D_3$ 分别为两个 4 选 1 数据选择器的数据输入端; Q_1, Q_2 为两个输出端。

1) 当使能端 $1\bar{S} (2\bar{S}) = 1$ 时, 多路开关被禁止, 无输出, $Q=0$ 。

2) 当使能端 $1\bar{S} (2\bar{S}) = 0$ 时, 多路开关正常工作, 根据地址码 A_1, A_0 的状态, 将相应的数据 $D_0\sim D_3$ 送到输出端 Q 。

如: $A_1A_0 = 00$ 则选择 D_0 数据到输出端, 即 $Q=D_0$ 。

$A_1A_0 = 01$ 则选择 D_1 数据到输出端, 即 $Q=D_1$, 其余类推。

数据选择器的用途很多, 例如多通道传输, 数码比较, 并行码变串行码, 以及实现逻辑函数等。

3. 数据选择器的应用—实现逻辑函数

例 1: 用 8 选 1 数据选择器 74LS151 实现函数

$$F = A\bar{B} + \bar{A}C + B\bar{C}$$

采用 8 选 1 数据选择器 74LS151 可实现任意三输入变量的组合逻辑函数。

作出函数 F 的功能表, 如表 3-3 所示, 将函数 F 功能表与 8 选 1 数据选择器的功能表相比较, 可知:

(1) 将输入变量 C, B, A 作为 8 选 1 数据选择器的地址码 A_2, A_1, A_0 。

(2) 使 8 选 1 数据选择器的各数据输入 $D_0\sim D_7$ 分别与函数 F 的输出值—相对应。

即： $A_2A_1A_0 = CBA$

$$D_0 = D_7 = 0$$

$$D_1 = D_2 = D_3 = D_4 = D_5 = D_6 = 1$$

则 8 选 1 数据选择器的输出 Q 便实现了函数 $F = A\bar{B} + \bar{A}C + B\bar{C}$

接线图如图 3-4 所示。




表 3-3

输 入			输 出
C	B	A	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

图 3-4 用 8 选 1 数据选择器实现 $F = A\bar{B} + \bar{A}C + B\bar{C}$

显然，采用具有 n 个地址端的数据选择实现 n 变量的逻辑函数时，应将函数的输入变量加到数据选择器的地址端 (A)，选择器的数据输入端 (D) 按次序以函数 F 输出值来赋值。

例 2：用 8 选 1 数据选择器 74LS151 实现函数 $F = A\bar{B} + \bar{A}B$

(1) 列出函数 F 的功能表如表 3-4 所示。

(2) 将 A、B 加到地址端 A_1, A_0 ，而 A_2 接地，由表 7-4 可见，将 D_1, D_2 接“1”及 D_0, D_3 接地，其余数据输入端 $D_4 \sim D_7$ 都接地，则 8 选 1 数据选择器的输出 Q，便实现了函数 $F = A\bar{B} + \bar{A}B$

接线图如图 3-5 所示。




表 3-4

B	A	F
0	0	0
0	1	1
1	0	1
1	1	0

图 3-5 8 选 1 数据选择器实现

$F = A\bar{B} + \bar{A}B$ 的接线图

显然，当函数输入变量数小于数据选择器的地址端（A）时，应将不用的地址端及不用的数据输入端（D）都接地。

例 3：用 4 选 1 数据选择器 74LS153 实现函数 $F = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$

函数 F 的功能如 3-5 所示

表 3-5

输 入			输出
A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

表 3-6

输 入			输出	中 选 数据端
A	B	C	F	
0	0	0 1	0 0	$D_0=0$
0	1	0 1	0 1	$D_1=C$
1	0	0 1	0 1	$D_2=C$
1	1	0 1	1 1	$D_3=1$

函数 F 有三个输入变量 A、B、C，而数据选择器有两个地址端 A_1 、 A_0 少于函数输入变量个数，在设计时可任选 A 接 A_1 ，B 接 A_0 。将函数功能表改画成 3-6 形式，可见当将输入变量 A、B、C 中 A、B 接选择器的地址端 A_1 、 A_0 ，由表 3-6 不难看出：

$$D_0=0, D_1=D_2=C, D_3=1$$

则 4 选 1 数据选择器的输出，便实现了函数 $F = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$

接线图如图 3-6 所示。




图 3-6 用 4 选 1 数据选择器实现 $F = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$

当函数输入变量大于数据选择器地址端（A）时，可能随着选用函数输入变量作地址的方案不同，而使其设计结果不同，需对几种方案比较，以获得最佳方案。

三、 实验设备与器件

1. 数电实验板 (74LS151 $\times$ 1)
(74LS153 $\times$ 1)
2. 杜邦插线若干

四、 实验内容

1. 测试数据选择器 74LS151 的逻辑功能

接图 3-7 接线，地址端 A_2, A_1, A_0 数据端 $D_0 \sim D_7$ 、使能端 $\bar{S}$ 接逻辑开关，输出端 Q 接逻辑电平显示器，按 74LS151 功能表逐项进行测试，记录测试结果。




图 3-7 74LS151 逻辑功能测试

2. 测试 74LS153 的逻辑功能
测试方法及步骤同上，记录之。
3. 用 8 选 1 数据选择器 74LS151 设计三输入多数表决电路
 - 1) 写出设计过程
 - 2) 画出接线图
 - 3) 验证逻辑功能
4. 用 8 选 1 数据选择器实现逻辑函数
5. 用双 4 选 1 数据选择器 74LS153 实现全加器
 - 1) 写出设计过程
 - 2) 画出接线图

3) 验证逻辑功能

五、 预习内容

1. 复习数据选择器的工作原理。
2. 用数据选择器对实验内容中各函数式进行预设计。

六、 实验报告

用数据选择器对实验内容进行设计、 写出设计全过程、 画出接线图、 进行逻辑功能测试；总结实验收获、体会。

实验四 计数器及其应用

一、实验目的

1. 学习用集成触发器构成计数器的方法
2. 掌握中规模集成计数器的使用及功能测试方法

二、实验原理

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

1. 中规模十进制计数器

74LS192 是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图 4-1 所示。




图 4-1 74LS192 引脚排列及逻辑符号

图中 $\overline{LD}$ — 置数端 CP_U — 加计数端 CP_D — 减计数端
 $\overline{CO}$ — 非同步进位输出端 $\overline{BO}$ — 非同步借位输出端
 D_0, D_1, D_2, D_3 — 计数器输入端
 Q_0, Q_1, Q_2, Q_3 — 数据输出端 CR — 清除端

74LS192 的功能如表 4-1，说明如下：

表 4-1

输 入								输 出			
CR	$\overline{LD}$	CP_U	CP_D	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
1	x	x	x	x	x	x	x	0	0	0	0
0	0	x	x	d	c	b	a	d	c	b	a
0	1	↑	1	x	x	x	x	加 计 数			
0	1	1	↑	x	x	x	x	减 计 数			

当清除端 CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。

当 CR 为低电平，置数端 $\overline{LD}$ 也为低电平时，数据直接从置数端 D_0 、 D_1 、 D_2 、 D_3 置入计数器。

当 CR 为低电平， $\overline{LD}$ 为高电平时，执行计数功能。执行加计数时，减计数端 CP_D 接高电平，计数脉冲由 CP_U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端 CP_U 接高电平，计数脉冲由减计数端 CP_D 输入，表 4-2 为 8421 码十进制加、减计数器的状态转换表。

表 4-2

		加法计数									
输入脉冲数		0	1	2	3	4	5	6	7	8	9
输出	Q_3	0	0	0	0	0	0	0	0	1	1
	Q_2	0	0	0	0	1	1	1	1	0	0
	Q_1	0	0	1	1	0	0	1	1	0	0
	Q_0	0	1	0	1	0	1	0	1	0	1
		减计数									

2. 计数器的级联使用

一个十进制计数器只能表示 0~9 十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

同步计数器往往设有进位(或借位)输出端，故可选用其进位(或借位)输出信号驱动下一级计数器。

图 4-2 是由 74LS192 利用进位输出 $\overline{CO}$ 控制高一位的 CP_U 端构成的加数级联图。




图 4-2 74LS192 级联电路

3. 实现任意进制计数

用复位法获得任意进制计数器：

假定已有 N 进制计数器，而需要得到一个 M 进制计数器时，只要 $M < N$ ，用复位法使计数器计数到 M 时置“0”，即获得 M 进制计数器。如图 4-3 所示为一个由 74LS192 十进制计数器接成的 6 进制计数器。

3. 将两位十进制加法计数器改为两位十进制减法计数器，实现由 99—00 递减计数，记录之。
4. 设计八进制计数器，实现由 0—7 累加计数，记录之。
5. 设计 27 进制计数器，实现由 1—27 累加计数，记录之。

五、 实验预习要求

1. 复习有关计数器部分内容
2. 绘出各实验内容的详细线路图
3. 拟出各实验内容所需的测试记录表格
4. 查手册，给出并熟悉实验所用各集成块的引脚排列图

六、 实验报告

1. 画出实验线路图，记录、整理实验现象及实验所得的有关波形，对实验结果进行分析。
2. 总结使用集成计数器的体会。

附 图：74LS00 四 2 输入与非门

