

# RX63Nグループ、RX631グループ ルネサスマイクロコンピュータ

R01DS0098JJ0170 Rev.1.70 2013.10.08

100MHz、32ビットRX MCU、FPU内蔵、165 DMIPS、

最大2Mバイトフラッシュメモリ、Ether-MAC、USB2.0 フルスピード ホスト/ファンクション/OTG CAN など多種多様な通信機能、10 ビット & 12 ビット A/D コンバータ、RTC

### 特長

RX63N グループは、イーサネットコントローラを搭載し、 RX631 グループは、イーサネットコントローラ非搭載です。

#### ■ 32 ビット RX CPU コア内蔵

- 最大動作周波数 100MHz 165DMIPS の性能(100MHz 動作時)
- 32 ビット単精度浮動小数点 (IEEE754 に準拠)
- 2種類の積和演算器 (メモリ間、レジスタ間)
- 32 ビット乗算器(最速1クロックで実行)
- 除算器(最速2クロックで実行)
- 高速割り込み
- 5 段パイプラインの CISC ハーバードアーキテクチャ
- 可変長命令形式:コードを大幅に短縮
- メモリプロテクションユニット (MPU) 対応
- JTAG および FINE (2 線式) の 2 種類のデバッグインタフェース

#### ■消費電力低減機能

- 2.7V ~ 3.6V 動作の単一電源
- 全周辺機能サポート時、500µA/MHz の消費電力
- 専用電源で動作可能な RTC (min: 2.3V 動作)
- 4種類の低消費電力モード

#### ■内蔵メインフラッシュメモリ(ウェイトなし)

- ROM レス~2Mバイトまでをサポート (ROM レス/256K/384K/512K: RX631 グループのみ)
- 100MHz 動作、10ns 読み出しサイクル(ウェイトなし)
- 768K ~ 2M バイトの容量
- オンボードおよびオフボードによるユーザ書き込み

#### ■内蔵データフラッシュメモリ

- ROM レス or 32K バイト (100k 回消去可能)
- Back Ground Operation(BGO)による書き込み / 消去

#### ■内蔵 SRAM(ウェイトなし)

- 64K/128K/192K/256K バイト SRAM
- オペランド、命令用
- ディープソフトウェアスタンバイモード時、バックアップ可能

#### ■ DMA

- DMAC: 4ch 内蔵
- DTC
- EXDMAC: 2ch 内蔵
- イーサネットコントローラ専用 DMAC: 1ch

### ■リセットおよび電源電圧制御

- パワーオンリセット (POR) 内蔵
- 低電圧検出機能(LVD)の設定可能

#### ■クロック機能

- 外部水晶発振、内部 PLL 対応 4MHz ~ 16MHz
- 内部 125kHz LOCO、50MHz HOCO を搭載
- IWDT 用 125kHz クロック

#### ■リアルタイムクロック内蔵

- 補正機能(30秒、うるう年、誤差)
- 時間キャプチャ機能 (外部端子のイベント入力で時間をキャプチャ)

#### ■独立ウォッチドッグタイマ内蔵

● 125kHz LOCO クロック動作

#### ■ IEC60730 対応機能内蔵

● 発振停止検出、周波数測定機能、CRC、IWDT、A/D 自己診断な ビ



PLQP0176KB-A 24x24mm、0.5mmピッチ PLQP0144KA-A 20x20mm、0.5mmピッチ PLQP0160KB-A 10x10mm、0.5mmピッチ PLQP0064KB-A 7x7mm、0.5mmピッチ



PTLG0177KA-A 8x8mm、0.5mmピッチ PTLG0145KA-A 7x7mm、0.5mmピッチ PTLG0100JA-A 7x7mm、0.65mmピッチ PTLG0064JA-A 6 x 6mm、0.65mmピッチ



PLBG0176GA-A 13×13mm、0.8mmピッチ

### ■多種多様な通信機能を内蔵

- Ether-MAC を内蔵 (1ch) (RX631 グループは、非搭載)
- USB2.0 フルスピード ホスト/ファンクション /OTG(1ch) およびファンクションを内蔵(1ch)
- CAN (ISO11898-1 準拠)、32 メールボックス内蔵 (最大 3ch)
- 多彩な機能に対応した SCI (最大 13ch) 調歩同期式モード/クロック同期式モード/スマートカードインタフェースモード/簡易 SPI/簡易 I<sup>2</sup>C/拡張シリアルモードから選択
- I<sup>2</sup>C バスインタフェース 最大 1Mbps 転送 (最大 4ch)
- 高速通信可能な RSPI を搭載(最大 3ch)
- パラレルデータキャプチャユニット (PDC) を内蔵 (1ch) (フラッシュメモリ 512K/384K/256K かつ 177 ピン、176 ピン、145 ピン、144 ピンの製品)

### ■外部アドレス空間

- 高速動作バス @ 50MHz(max)
- 8つのCS領域(8×16Mバイト)
- エリアごとにマルチプレクスバス/セパレートバスから選択
- エリアごとに 8/16/32 ビットバス空間を選択可能
- 独立した SDRAM 空間 (128M バイト)

### ■最大 20 本の拡張タイマ機能

- 16 ビット MTU2: インプットキャプチャ、アウトプットコンペア、PWM 波形出力、位相計数モード (6ch)
- 16ビットTPU:インプットキャプチャ、アウトプットコンペア、 位相計数モード(12ch)
- 8 ビット TMR (4ch)
- 16 ビット CMT (4ch)

#### ■ 1MHz 動作 A/D コンバータ内蔵

- 1 サンプル & ホールド回路内蔵 12 ビット×最大 21ch、 1 サンプル & ホールド回路内蔵 10 ビット×最大 8ch
- A/D 変換値加算機能 (12 ビット A/D コンバータ)
- 自己診断機能(10 ビット A/D コンバータ)

#### ■ 10 ビット D/A コンパータ内蔵: 2ch

### ■チップ内部の温度を計測可能な温度センサを内蔵

#### ■データ暗号化ユニット (DEU)

- AES 暗号化・復号化機能
- 鍵長 128/192/256 ビット
- ECB/CBC モード

#### ■重要なレジスタの書き換え保護が可能なレジスタライト プロテクト機能

#### ■最大 134 本の汎用入出力ポート内蔵

● 5Vトレラント、オープンドレイン、入力プルアップ、駆動能力 切り替え機能

#### ■動作周囲温度

 $\bullet$  -40 °C  $\sim$  +85 °C





# 1. 概要

### 1.1 仕様概要

表 1.1 に仕様概要を、表 1.2 にパッケージ別機能比較一覧を示します。

表 1.1 の仕様概要には最大仕様を掲載しており、周辺モジュールおよび周辺モジュールのチャネル数は、 製品およびパッケージのピン数によって異なります。詳細は、「表 1.2 RX63N グループ、RX631 グループ パッケージ別機能比較一覧」を参照してください。

表 1.1 仕様概要 (1 / 5)

分類	モジュール/機能	説明
CPU	中央演算処理装置	<ul> <li>最大動作周波数: 100MHz</li> <li>32ビットRX CPU</li> <li>最小命令実行時間: 1命令1クロック</li> <li>アドレス空間: 4Gバイト・リニアアドレス</li> <li>レジスタ 汎用レジスタ: 32ビット×16本 制御レジスタ: 32ビット×9本 アキュムレータ: 64ビット×1本</li> <li>基本命令: 73種類</li> <li>浮動小数点演算命令: 8種類</li> <li>DSP機能命令: 9種類</li> <li>アドレッシングモード: 10種類</li> <li>データ配置 命令: リトルエンディアン データ・リトルエンディアン データ: リトルエンディアン/ビッグエンディアンを選択可能</li> <li>32ビット乗算器: 32ビット×32ビット→64ビット</li> <li>除算器: 32ビット÷32ビット→32ビット</li> <li>バレルシフタ: 32ビット</li> <li>メモリプロテクションユニット (MPU)</li> </ul>
	FPU	● 単精度浮動小数点数(32ビット) ● IEEE754に準拠したデータタイプ、および例外
メモリ	ROM	<ul> <li>容量:ROMレス/256K/384K/512K/768K/1M/1.5M/2Mバイト</li> <li>100MHz、ノーウェイトアクセス</li> <li>オンボードプログラミング:4種類</li> <li>オフボードプログラミング(パラレルライタモード)(100ピン以上の製品)</li> </ul>
	RAM	<ul><li>容量:64K/128K/192K/256Kバイト</li><li>100MHz、ノーウェイトアクセス</li></ul>
	E2データフラッシュ	<ul><li>容量:32Kバイト</li><li>プログラム/イレーズ回数:100000回</li></ul>
MCU動作モー	۴	シングルチップモード、内蔵ROM有効拡張モード、内蔵ROM無効拡張モード(ソフトウェア切り替え)
クロック	クロック発生回路	<ul> <li>メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、PLL 周波数シンセサイザ、IWDT専用オンチップオシレータ</li> <li>メインクロック発振停止検出:あり</li> <li>システムクロック (ICLK)、周辺モジュールクロック (PCLK)、FlashIFクロック (FCLK)、外部バスクロック (BCLK)を個別に設定可能 CPU、バスマスタなどのシステム系は、ICLK同期:100MHz max 周辺モジュールは、PCLK同期:50MHz max FlashIFは、FCLK同期:50MHz max 外部バスに接続するデバイスは、BCLK同期:50MHz max</li> </ul>
リセット		RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセット、ウォッチドッグタイマリセット、ディープソフトウェアスタンバイリセット、ソフトウェアリセット
電圧検出回路		VCC が電圧検出レベル(Vdet)を通過すると内部リセットまたは内部割り込みを発生
低消費電力	消費電力低減機能	<ul> <li>モジュールストップ機能</li> <li>4種類の低消費電力状態         スリープモード、全モジュールクロックストップモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード</li> <li>バッテリバックアップ機能</li> </ul>



# 表 1.1 仕様概要 (2 / 5)

分類	モジュール/機能	説明
割り込み	割り込みコントローラ (ICUb)	<ul> <li>周辺機能割り込み:要因数 187</li> <li>外部割り込み:要因数 16 (IRQ0~IRQ15端子)</li> <li>ソフトウェア割り込み:要因数 1</li> <li>ノンマスカブル割り込み:要因数 6</li> <li>16 レベルの割り込み優先順位を設定可能</li> </ul>
外部バス拡張		<ul> <li>外部アドレス空間を9つのエリア (CS0~CS7、SDCS) に分割して管理各エリアの領域:16Mバイト (CS0~CS7)、128Mバイト (SDCS) エリアごとにチップセレクト (CS0#~CS7#、SDCS#) 出力可能エリアごとに8ビットバス空間/16ビットバス空間/32ビットバス空間を選択可能エリアごとにエンディアンを設定可能 (データのみ)</li> <li>SDRAMインタフェース接続可能</li> <li>バス形式:セパレートバス、マルチプレクスバス</li> <li>ウェイト制御可能</li> <li>ライトバッファ機能</li> </ul>
DMA	DMAコントローラ (DMACA)	<ul><li>◆ 4チャネル</li><li>◆ 転送モード: ノーマル転送モード、リピート転送モード、ブロック転送モード</li><li>◆ 起動要因: ソフトウェアトリガ、外部割り込み、周辺機能割り込み</li></ul>
	EXDMAコントローラ (EXDMACa)	<ul> <li>2チャネル</li> <li>転送モード:ノーマル転送モード、リピート転送モード、ブロック転送モード、クラスタ転送モード</li> <li>EDACKn信号によるシングルアドレス転送が可能</li> <li>TFT LCDパネルへのダイレクトデータ転送が可能</li> <li>起動要因:ソフトウェアトリガ、外部DMA転送要求(EDREQn)、周辺機能割り込み</li> </ul>
	データトランスファ コントローラ (DTCa)	<ul><li>転送モード:ノーマル転送モード、リピート転送モード、ブロック転送モード</li><li>起動要因:外部割り込み、周辺機能割り込み</li></ul>
VOポート	汎用入出力ポート	<ul> <li>● 177ピンTFLGA、176ピンLFBGA、176ピンLQFP 入出力: 133 入力: 1 ブルアップ抵抗: 133 オープンドレイン出力: 133 5Vトレラント: 18</li> <li>● 145ピンTFLGA、144ピンLQFP 入出力: 111 入力: 1 ブルアップ抵抗: 111 オーブンドレイン出力: 111 5Vトレラント: 18</li> <li>● 100ピンTFLGA(計画中)、100ピンLQFP 入出力: 78 入力: 1 ブルアップ抵抗: 78 オーブンドレイン出力: 78 5Vトレラント: 17</li> <li>● 64ピンTFLGA 入出力: 39 入力: 1 ブルアップ抵抗: 39 オーブンドレイン出力: 39 5Vトレラント: 22</li> <li>● 64ピンLQFP 入出力: 42 入力: 1 ブルアップ抵抗: 42 オーブンドレイン出力: 42 スカ: 1 ブルアップ抵抗: 42 オーブンドレイン出力: 42 Syトレラント: 23 8ピットポート切り換え機能</li> <li>● 48ピンLQFP 入出力: 30 入力: 1 ブルアップ抵抗: 30 オーブンドレイン出力: 30 スカ: 1 ブルアップ抵抗: 30 オーブンドレイン出力: 30 SVトレラント: 18</li> <li>● 47ンドレイン出力: 30 スカ: 1 ブルアップ抵抗: 30 オーブンドレイン出力: 30</li> <li>トレラント: 18</li> <li>8ピットポート切り換え機能</li> </ul>



# 表 1.1 仕様概要 (3 / 5)

分類	モジュール/機能	説明
タイマ	16ビットタイマパルス ユニット(TPUa)	<ul> <li>(16ビット×6チャネル)×2ユニット</li> <li>最大16本のパルス入出力が可能</li> <li>チャネルごとに7種類または8種類のカウントクロックを選択可能</li> <li>インプットキャプチャ/アウトプットコンペア機能をサポート</li> <li>最大15相のPWM波形を出力するPWMモード</li> <li>チャネルによりバッファ動作、位相計数モード(2相エンコーダ入力)、カスケード接続動作(32ビット×2チャネル)をサポート</li> <li>PPGの出カトリガを生成可能</li> <li>A/Dコンバータの変換開始トリガを生成可能</li> <li>インプットキャプチャ端子にデジタルフィルタあり</li> <li>クロック周波数測定機能</li> </ul>
	マルチファンクション タイマパルスユニット2 (MTU2a)	<ul> <li>(16ビット×6チャネル)×1ユニット</li> <li>16ビットタイマ6チャネルをベースに最大16本のパルス入出力、および3本のパルス入力が可能</li> <li>チャネルごとに8種類のカウントクロック (PCLK/1、PCLK/4、PCLK/16、PCLK/64、MTCLKA、MTCLKB、MTCLKC、MTCLKD)を選択可能 (チャネル5は4種類)</li> <li>インプットキャプチャ機能</li> <li>21本のアウトプットコンペアレジスタ兼インプットキャプチャレジスタ</li> <li>相補PWM出力モード</li> <li>リセット同期PWMモード</li> <li>位相計数モード</li> <li>A/Dコンバータの変換開始トリガを生成可能</li> <li>デジタルフィルタ</li> <li>インプットキャプチャ端子にデジタルフィルタあり</li> <li>PPGの出カトリガを生成可能</li> <li>クロック周波数測定機能</li> </ul>
	周波数測定機能(MCK)	MTUまたはTPUユニット0を使い、メインクロック、サブクロック、HOCOクロック、 LOCOクロック、PLLクロックの周波数異常を監視することが可能
	ポートアウトプット イネーブル2(POE2a)	MTU波形出力端子のハイインピーダンス制御
	プログラマブルパルス ジェネレータ(PPG)	<ul> <li>(4ビット×4グループ) ×2ユニット</li> <li>MTU2、またはTPUからの出力をトリガとしてパルスを出力</li> <li>最大32本のパルス出力</li> </ul>
	8ビットタイマ(TMR)	<ul> <li>(8ビット×2チャネル) ×2ユニット</li> <li>7種類の内部クロック (PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192) と外部クロックを選択可能</li> <li>任意のデューティ比のパルス出力やPWM出力が可能</li> <li>2チャネルをカスケード接続し16ビットタイマとして使用可能</li> <li>A/Dコンバータの変換開始トリガを生成可能</li> <li>SCI5、SCI6、SCI12のボーレートクロック生成可能</li> </ul>
	コンペアマッチタイマ (CMT)	● (16 ビット×2 チャネル) ×2 ユニット ● 4種類のクロック (PCLK/8、PCLK/32、PCLK/128、PCLK/512) を選択可能
	リアルタイムクロック (RTCa)	<ul> <li>クロックソース:メインクロック、サブクロック</li> <li>時計/カレンダ機能 割り込み要因:アラーム割り込み、周期割り込み、桁上げ割り込み</li> <li>バッテリバックアップ動作</li> <li>3値タイムキャプチャ機能</li> </ul>
	ウォッチドッグタイマ (WDTA)	<ul> <li>14 ビット×1チャネル</li> <li>6種類のカウントクロック (PCLK/4、PCLK/64、PCLK/128、PCLK/512、PCLK/2048、PCLK/8192) を選択可能</li> </ul>
	独立ウォッチドッグタ イマ(IWDTa)	<ul> <li>14 ビット×1 チャネル</li> <li>カウントクロック: IWDT専用オンチップオシレータ</li> <li>専用クロック/1、専用クロック/16、専用クロック/32、専用クロック/64、専用クロック/128、専用クロック/256</li> </ul>



表 1.1 仕様概要 (4 / 5)

分類	モジュール/機能	説明
通信機能	イーサネットコント ローラ(ETHERC)	<ul> <li>イーサネット/IEEE802.3フレームの送受信</li> <li>10Mbpsおよび100Mbps転送への対応</li> <li>全二重モードおよび半二重モード対応</li> <li>IEEE802.3u規格のMII (Media Independent Interface) およびRMII (Reduced Media Independent Interface) に対応</li> <li>Magic Packet<sup>TM (注)</sup> の検出およびWake-On-LAN (WOL) 信号の出力</li> <li>IEEE802.3x規格のフロー制御準拠注. Magic Packet<sup>TM</sup>は、Advanced Micro Devices, Inc.の登録商標です。</li> </ul>
	イーサネットコント ローラ用DMAコント ローラ(EDMAC)	<ul><li>ディスクリプタ管理方式によるCPU負荷の軽減</li><li>送信FIFO: 2Kバイト、受信FIFO: 2Kバイト</li></ul>
	USB2.0ホスト/ファンク ションモジュール (USBa)	<ul> <li>USB2.0に対応したUDC (USB Device Controller) およびトランシーバを内蔵</li> <li>ホスト/ファンクションモジュール: 1ポート、ファンクションモジュール: 1ポート</li> <li>USBバージョン2.0準拠</li> <li>転送スピード: フルスピード (12Mbps)</li> <li>セルフパワーモードおよびバスパワーモードを選択可能</li> <li>OTG (ON-The-Go) に対応</li> <li>通信バッファとして2KバイトのRAMを内蔵</li> </ul>
	シリアルコミュニケー ションインタフェース (SCIc、SCId)	<ul> <li>13チャネル: (SCIc: 12チャネル+SCId: 1チャネル)</li> <li>SCIc         シリアル通信方式: 調歩同期式/クロック同期式/スマートカードインタフェースマルチプロセッサ機能 内蔵ボーレートジェネレータで任意のビットレートを選択可能 LSBファースト/MSBファーストを選択可能 TMRからの平均転送レートクロック入力が可能 (SCI5、SCI6、SCI12) 簡易I<sup>2</sup>Cサポート 簡易SPIサポート</li> <li>SCId (SCIcに以下の機能を付加)スタートフレーム、インフォメーションフレームから構成されるシリアル通信プロトコルをサポート LINフォーマットをサポート</li> </ul>
	I <sup>2</sup> Cバス インタフェース(RIIC)	<ul> <li>◆ 4チャネル(内1チャネルがFM+) 通信フォーマット</li> <li>I<sup>2</sup>Cバスフォーマット/SMBusフォーマット マルチマスタ対応 最大転送レート: 1Mbps (チャネル0)</li> </ul>
	IEBus (IEB)	<ul> <li>● 1チャネル</li> <li>● IEBusのプロトコル制御に対応</li> <li>半二重非同期通信</li> <li>マルチマスタ方式</li> <li>同報通信機能</li> <li>伝送速度の異なる2種類のモードが選択可能</li> </ul>
	CANモジュール(CAN)	<ul><li>◆ 3チャネル</li><li>◆ ISO11898-1仕様に準拠(標準フレーム/拡張フレーム)</li><li>◆ 32メールボックス/チャネル</li></ul>
	シリアルペリフェラル インタフェース (RSPI)	<ul> <li>3チャネル</li> <li>RSPI転送機能         MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPI Clock) 信号を使用して、SPI動作 (4線式) /クロック同期式動作 (3線式) でシリアル通信が可能 マスタ/スレーブモードでのシリアル通信が可能</li> <li>データフォーマット MSBファースト/LSBファーストの切り替え可能 転送ビット長を8~16、20、24、32ビットに変更可能 送信/受信バッファは128ビット 一度の送受信で最大4フレームを転送 (1フレームは最大32ビット)</li> <li>バッファ構成 送信/受信バッファ構成はダブルバッファ</li> </ul>
	パラレルデータキャプ チャユニット(PDC)	<ul> <li>1チャネル</li> <li>イメージセンサーなどの外部IOと通信し、外部IOから出力される画像などのパラレルデータをDTCまたはDMACを介して内蔵RAM、外部アドレス空間(CS領域、SDRAM領域)へ転送可能</li> </ul>



表 1.1 仕様概要 (5 / 5)

分類	モジュール/機能	説明
12ビットA/Dコン/	ヾータ(S12ADa)	<ul> <li>1ユニット (1ユニット×21チャネル)</li> <li>分解能:12ビット</li> <li>変換時間:1チャネル当たり1.0μs (PCLK=50MHz動作時)</li> <li>動作モード スキャンモード (シングルスキャンモード/連続スキャンモード)</li> <li>サンプル&amp;ホールド機能付き</li> <li>基準電圧生成機能</li> <li>3種類のA/D変換開始方法 ソフトウェアトリガ、タイマ (MTU、TPU、TMR) のトリガ、外部トリガ</li> <li>温度センサの出力をA/D変換</li> </ul>
10ビットA/Dコン/	ヾ一タ(ADb)	<ul> <li>1ユニット (1ユニット×8チャネル)</li> <li>分解能:10ビット</li> <li>変換時間:1チャネル当たり1.0μs (PCLK=50MHz動作時)</li> <li>動作モード スキャンモード (シングルスキャンモード/連続スキャンモード) 外部アンプ接続モード</li> <li>サンプル&amp;ホールド機能付き</li> <li>3種類のA/D変換開始方法 ソフトウェアトリガ、タイマ (MTU、TPU、TMR) のトリガ、外部トリガ</li> </ul>
D/Aコンバータ(D.	Aa)	<ul><li>2チャネル</li><li>分解能:10ビット</li><li>出力電圧:0V~VREFH</li></ul>
温度センサ		<ul> <li>1チャネル</li> <li>相対精度:±1℃</li> <li>温度を電圧に変換し12ビットA/Dコンバータでデジタル化</li> </ul>
CRC演算器(CRC	)	<ul> <li>8ビット単位の任意のデータ長に対してCRCコードを生成</li> <li>3つの多項式から選択可能 X8+X2+X+1、X16+X15+X2+1、X16+X12+X5+1</li> <li>LSBファースト/MSBファースト通信用CRCコード生成の選択が可能</li> </ul>
データ暗号化ユニッ	ット(DEU) <sup>(注1)</sup>	<ul><li>AES暗号化・復号化機能</li><li>鍵長128/192/256 ビット</li><li>ECB/CBCモード</li></ul>
動作周波数		100MHz max
電源電圧		VCC = AVCC0 = VREFH = VCC_USB = 2.7~3.6V、VREFH0 = 2.7~AVCC0、 V <sub>BATT</sub> = 2.0~3.6V(100ピン以上の製品)、V <sub>BATT</sub> = 2.3~3.6V(64ピンの製品)
動作周囲温度		-40~+85°C (広温度範囲仕様品)
パッケージ		177ピンTFLGA (PTLG0177KA-A) 176ピンLFBGA (PLBG0176GA-A) 176ピンLQFP (PLQP0176KB-A) 145ピンTFLGA (PTLG0145KA-A) 144ピンLQFP (PLQP0144KA-A) 100ピンTFLGA (PTLG0100JA-A) (計画中) 100ピンTFLGA (PTLG0100KB-A) 64ピンTFLGA (PTLG0064JA-A) 64ピンLQFP (PLQP0064KB-A) 48ピンLQFP (PLQP0004KB-A)
オンチップデバッキ	<b>Fングシステム</b>	<ul><li>E1エミュレータ (JTAGおよびFINEインタフェース)</li><li>E20エミュレータ (JTAGインタフェース)</li></ul>

注1. 詳細は弊社営業窓口へお問い合わせください。



### 表1.2 RX63Nグループ、RX631グループパッケージ別機能比較一覧

機能		R	X63Nグルー	プ			RX631 :	グループ		
	パッケージ	177ピン 176ピン	145ピン 144ピン	100ピン	177ピン 176ピン	145ピン 144ピン	100ピン	64ピン LQFP	64ピン TFLGA	48ピン
外部バス	外部バス幅	32ビット	16 E	・ット	32ビット	16 E	・ット		無	
	SDRAMエリアコントローラ	7	<b></b>	無	7	有		#	#	
DMA	DMAコントローラ		ch0~3	•			ch0	~3		
	EXDMAコントローラ		ch0,1			ch0,1			無	
	データトランスファコントローラ		有				4	į		
タイマ	16ビットタイマパルスユニット	ch0	~ 11	ch0~5	ch0	~ 11		ch0	<b>~</b> 5	
	マルチファンクション タイマパルスユニット2		ch0∼5				ch0	~5		
	ポートアウトプットイネーブル2		有				4	i i		
	プログラマブルパルスジェネレータ		ch0,1				ch	0,1		
	8ビットタイマ		ch0~3				ch0	~3		
	コンペマッチタイマ		ch0~3				ch0	~3		•
	リアルタイムクロック		有				有			無
	ウォッチドッグタイマ		有				4	Ħ		
	独立ウォッチドッグタイマ		有				4	Ħ		
通信機能	イーサネットコントローラ		有				無			
	イーサネットコントローラ用 DMA コントローラ		有				#	Ħ.		
	USB2.0ホスト/ ファンクションモジュール	ch0,1	cl	h0	ch0,1		ch0		ch0,1	ch0
	シリアルコミュニケーション インタフェース(SCIc)	ch0	~ 11	ch0 ~ 3, 5,6,8,9	ch0	~ 11	ch0 ~ 3, 5,6,8,9	ch1,5	,6,8,9	ch1,5,6,8
	シリアルコミュニケーション インタフェース(SCId)		ch12				ch	12		
	I <sup>2</sup> Cバスインタフェース	ch0	~3	ch0,2	ch0	~3	ch0,2		ch2	
	IEBus		有					Ħ		
	シリアルペリフェラル インタフェース	ch0	~2	ch0,1	ch0	~2		ch	0,1	
	CANモジュール		はch0~2、 はch0,1	ch0,1		はch0~2、 はch0,1	ch0,1		ch1	
	パラレルデータキャプチャユニット (PDC)		無		7	有		,	#	
12ビット/	√Dコンバータ	AN000	0~020	AN000~ 013	AN000	0~020	AN000 ~ 013		· 004,006, ~ 013	AN000 ~ 002,006, 009 ~ 012
10ビット/	A/Dコンバータ		AN0∼7			AN0∼7			無	
D/Aコンバ	<b>、</b> 一タ	ch	0,1	ch1	ch	0,1	ch1	С	h1	無
温度センサ	<del>}</del>		有				4	Ħ		
CRC演算	器		有				4	Ħ		
	、プログラミング ライタモード)			<del>,</del>	有				無	
サブクロッ	ック発振器(低 CL)			,	有				無	
サブクロッ	ック発振器(標準CL)				有					無
バッテリハ	<b>ヾックアップ機能</b>				7	有				無
1/0ポート	切り替え機能		無			無			有	



# 1.2 製品一覧

表 1.3 に製品一覧表を、図 1.1 に型名とメモリサイズ・パッケージを示します。

表1.3 製品一覧表 (1 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX63N	R5F563NECDLC	PTLG0177KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDLC	PTLG0177KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDCDLC	PTLG0177KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDLC	PTLG0177KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBCDLC	PTLG0177KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBDDLC	PTLG0177KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NACDLC	PTLG0177KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NADDLC	PTLG0177KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NFHDFC	PLQP0176KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFDDFC	PLQP0176KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFGDFC	PLQP0176KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFCDFC	PLQP0176KB-A <sup>(注1)</sup>	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NKHDFC	PLQP0176KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKDDFC	PLQP0176KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKGDFC	PLQP0176KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKCDFC	PLQP0176KB-A <sup>(注1)</sup>	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NECDBG	PLBG0176GA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDBG	PLBG0176GA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NECDFC	PLQP0176KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDFC	PLQP0176KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NJHDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJDDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJGDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJCDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NGHDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGDDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGGDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGCDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NDCDBG	PLBG0176GA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDBG	PLBG0176GA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDCDFC	PLQP0176KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDFC	PLQP0176KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NYHDFC	PLQP0176KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYDDFC	PLQP0176KB-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYGDFC	PLQP0176KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYCDFC	PLQP0176KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NWHDFC	PLQP0176KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NWDDFC	PLQP0176KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NWGDFC	PLQP0176KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NWCDFC	PLQP0176KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NBCDBG	PLBG0176GA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBDDBG	PLBG0176GA-A	1Mバイト	128Kバイト	32Kバイト	100MHz



表 1.3 製品一覧表 (2 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX63N	R5F563NBCDFC	PLQP0176KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBDDFC	PLQP0176KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NACDBG	PLBG0176GA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NADDBG	PLBG0176GA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NACDFC	PLQP0176KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
F	R5F563NADDFC	PLQP0176KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NECDLK	PTLG0145KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDLK	PTLG0145KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDCDLK	PTLG0145KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDLK	PTLG0145KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBCDLK	PTLG0145KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBDDLK	PTLG0145KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NACDLK	PTLG0145KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NADDLK	PTLG0145KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NFHDFB	PLQP0144KA-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFDDFB	PLQP0144KA-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFGDFB	PLQP0144KA-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFCDFB	PLQP0144KA-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NKHDFB	PLQP0144KA-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKDDFB	PLQP0144KA-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKGDFB	PLQP0144KA-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKCDFB	PLQP0144KA-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NECDFB	PLQP0144KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDFB	PLQP0144KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NJHDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJDDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJGDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJCDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NGHDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGDDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGGDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGCDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NDCDFB	PLQP0144KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDFB	PLQP0144KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NYHDFB	PLQP0144KA-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYDDFB	PLQP0144KA-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYGDFB	PLQP0144KA-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYCDFB	PLQP0144KA-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NWHDFB	PLQP0144KA-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NWDDFB	PLQP0144KA-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NWGDFB	PLQP0144KA-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NWCDFB	PLQP0144KA-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NBCDFB	PLQP0144KA-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NBDDFB	PLQP0144KA-A	+	<u> </u>	32Kバイト	100MHz
	וייייייייייייייייייייייייייייייייייייי	I EQI UITTIATA	1Mバイト	128Kバイト	32N/11 P	100IVII IZ



表 1.3 製品一覧表 (3 / 8)

表1.3	製品一覧表 (3 / 8) 		1		'	21 /L = \L \w
グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX63N	R5F563NADDFB	PLQP0144KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NFHDFP	PLQP0100KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFDDFP	PLQP0100KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFGDFP	PLQP0100KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NFCDFP	PLQP0100KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NKHDFP	PLQP0100KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKDDFP	PLQP0100KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKGDFP	PLQP0100KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NKCDFP	PLQP0100KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NECDLJ	PTLG0100JA-A (注1)	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDLJ	PTLG0100JA-A <sup>(注1)</sup>	2Mバイト	128Kバイト	32Kバイト	100MHz
ļ	R5F563NECDFP	PLQP0100KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NEDDFP	PLQP0100KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NJHDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJDDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
ļ	R5F563NJGDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NJCDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NGHDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NGDDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F563NGGDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NGCDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NDCDLJ	PTLG0100JA-A (注1)	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDLJ	PTLG0100JA-A (注1)	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDCDFP	PLQP0100KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NDDDFP	PLQP0100KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NYHDFP	PLQP0100KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYDDFP	PLQP0100KB-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F563NYGDFP	PLQP0100KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
ļ	R5F563NYCDFP	PLQP0100KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
ļ	R5F563NWHDFP	PLQP0100KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NWDDFP	PLQP0100KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NWGDFP	PLQP0100KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NWCDFP	PLQP0100KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
ļ	R5F563NBCDLJ	PTLG0100JA-A (注1)	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBDDLJ	PTLG0100JA-A (注1)	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBCDFP	PLQP0100KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NBDDFP	PLQP0100KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F563NACDLJ	PTLG0100JA-A (注1)	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NADDLJ	PTLG0100JA-A <sup>(注1)</sup>	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NACDFP	PLQP0100KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F563NADDFP	PLQP0100KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
RX631	R5F5631ECDLC	PTLG0177KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631EDDLC	PTLG0177KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DCDLC	PTLG0177KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DDDLC	PTLG0177KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz



表 1.3 製品一覧表 (4 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX631	R5F5631BDDLC	PTLG0177KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BCDLC	PTLG0177KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDLC	PTLG0177KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDLC	PTLG0177KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
-	R5F56318CDLC	PTLG0177KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDLC	PTLG0177KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDLC	PTLG0177KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDLC	PTLG0177KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDLC	PTLG0177KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDLC	PTLG0177KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631FHDFC	PLQP0176KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FDDFC	PLQP0176KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FGDFC	PLQP0176KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FCDFC	PLQP0176KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631KHDFC	PLQP0176KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631KDDFC	PLQP0176KB-A	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631KGDFC	PLQP0176KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631KCDFC	PLQP0176KB-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631ECDBG	PLBG0176GA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631EDDBG	PLBG0176GA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ECDFC	PLQP0176KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631EDDFC	PLQP0176KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631JHDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JDDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JGDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JCDFC	PLQP0176KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631GHDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GDDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GGDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GCDFC	PLQP0176KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631DCDBG	PLBG0176GA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DDDBG	PLBG0176GA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DCDFC	PLQP0176KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DDDFC	PLQP0176KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631YHDFC	PLQP0176KB-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YDDFC	PLQP0176KB-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YGDFC	PLQP0176KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YCDFC	PLQP0176KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631WHDFC	PLQP0176KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WDDFC	PLQP0176KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WGDFC	PLQP0176KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WCDFC	PLQP0176KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631BCDBG	PLBG0176GA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BDDBG	PLBG0176GA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BCDFC	PLQP0176KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz



表 1.3 製品一覧表 (5 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX631	R5F5631BDDFC	PLQP0176KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDBG	PLBG0176GA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDBG	PLBG0176GA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDFC	PLQP0176KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDFC	PLQP0176KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318CDBG	PLBG0176GA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDBG	PLBG0176GA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318CDFC	PLQP0176KB-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDFC	PLQP0176KB-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDBG	PLBG0176GA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDBG	PLBG0176GA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDFC	PLQP0176KB-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDFC	PLQP0176KB-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDBG	PLBG0176GA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDBG	PLBG0176GA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDFC	PLQP0176KB-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDFC	PLQP0176KB-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ECDLK	PTLG0145KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631EDDLK	PTLG0145KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DCDLK	PTLG0145KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DDDLK	PTLG0145KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BCDLK	PTLG0145KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BDDLK	PTLG0145KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDLK	PTLG0145KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDLK	PTLG0145KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318CDLK	PTLG0145KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDLK	PTLG0145KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDLK	PTLG0145KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDLK	PTLG0145KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDLK	PTLG0145KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDLK	PTLG0145KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631FHDFB	PLQP0144KA-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FDDFB	PLQP0144KA-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FGDFB	PLQP0144KA-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FCDFB	PLQP0144KA-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631KHDFB	PLQP0144KA-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631KDDFB	PLQP0144KA-A	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631KGDFB	PLQP0144KA-A (注1)	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631KCDFB	PLQP0144KA-A <sup>(注1)</sup>	2Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631ECDFB	PLQP0144KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631EDDFB	PLQP0144KA-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631JHDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JDDFB	PLQP0144KA-A	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JGDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JCDFB	PLQP0144KA-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz



表 1.3 製品一覧表 (6 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX631	R5F5631GHDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GDDFB	PLQP0144KA-A	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GGDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GCDFB	PLQP0144KA-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631DCDFB	PLQP0144KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DDDFB	PLQP0144KA-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631YHDFB	PLQP0144KA-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YDDFB	PLQP0144KA-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YGDFB	PLQP0144KA-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YCDFB	PLQP0144KA-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631WHDFB	PLQP0144KA-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WDDFB	PLQP0144KA-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WGDFB	PLQP0144KA-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WCDFB	PLQP0144KA-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631BCDFB	PLQP0144KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BDDFB	PLQP0144KA-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDFB	PLQP0144KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDFB	PLQP0144KA-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318CDFB	PLQP0144KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDFB	PLQP0144KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDFB	PLQP0144KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDFB	PLQP0144KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDFB	PLQP0144KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDFB	PLQP0144KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631FHDFP	PLQP0100KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FDDFP	PLQP0100KB-A	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FGDFP	PLQP0100KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631FCDFP	PLQP0100KB-A (注1)	2Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631KHDFP	PLQP0100KB-A (注1)		192Kバイト	-	100MHz
	R5F5631KDDFP	PLQP0100KB-A	2Mバイト		32Kバイト	100MHz
	R5F5631KGDFP	PLQP0100KB-A (注1)	2Mバイト 2Mバイト	192Kバイト 192Kバイト	32Kバイト 32Kバイト	100MHz
	R5F5631KCDFP	PLQP0100KB-A (注1)			32Kバイト	100MHz
	R5F5631ECDLJ	PTLG0100NB-A (注1)	2Mバイト	192Kバイト		100MHz
	R5F5631EDDLJ	PTLG0100JA-A (注1)	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ECDFP	PLQP0100JA-A (Æ1)	2Mバイト	128Kバイト	32Kバイト	
			2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631EDDFP	PLQP0100KB-A	2Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631JHDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JDDFP	PLQP0100KB-A	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JGDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631JCDFP	PLQP0100KB-A (注1)	1.5Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631GHDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GDDFP	PLQP0100KB-A	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GGDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631GCDFP	PLQP0100KB-A (注1)	1.5Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631DCDLJ	PTLG0100JA-A (注1)	1.5Mバイト	128Kバイト	32Kバイト	100MHz



表 1.3 製品一覧表 (7 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX631	R5F5631DDDLJ	PTLG0100JA-A <sup>(注1)</sup>	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DCDFP	PLQP0100KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631DDDFP	PLQP0100KB-A	1.5Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631YHDFP	PLQP0100KB-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YDDFP	PLQP0100KB-A	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YGDFP	PLQP0100KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631YCDFP	PLQP0100KB-A (注1)	1Mバイト	256Kバイト	32Kバイト	100MHz
	R5F5631WHDFP	PLQP0100KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WDDFP	PLQP0100KB-A	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WGDFP	PLQP0100KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631WCDFP	PLQP0100KB-A (注1)	1Mバイト	192Kバイト	32Kバイト	100MHz
	R5F5631BCDLJ	PTLG0100JA-A (注1)	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BDDLJ	PTLG0100JA-A (注1)	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BCDFP	PLQP0100KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631BDDFP	PLQP0100KB-A	1Mバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDLJ	PTLG0100JA-A (注1)	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDLJ	PTLG0100JA-A (注1)	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ACDFP	PLQP0100KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631ADDFP	PLQP0100KB-A	768Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318CDLJ	PTLG0100JA-A (注1)	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDLJ	PTLG0100JA-A (注1)	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318CDFP	PLQP0100KB-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318DDFP	PLQP0100KB-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDLJ	PTLG0100JA-A (注1)	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDLJ	PTLG0100JA-A (注1)	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317CDFP	PLQP0100KB-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317DDFP	PLQP0100KB-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDLJ	PTLG0100JA-A (注1)	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDLJ	PTLG0100JA-A (注1)	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316CDFP	PLQP0100KB-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316DDFP	PLQP0100KB-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631PCDFM	PLQP0064KB-A	512Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631PDDFM	PLQP0064KB-A	512Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631NCDFM	PLQP0064KB-A	384Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631NDDFM	PLQP0064KB-A	384Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631MCDFM	PLQP0064KB-A	256Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631MDDFM	PLQP0064KB-A	256Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631PCDFL	PLQP0048KB-A	512Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631PDDFL	PLQP0048KB-A	512Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631NCDFL	PLQP0048KB-A	384Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631NDDFL	PLQP0048KB-A	384Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631MCDFL	PLQP0048KB-A	256Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631MDDFL	PLQP0048KB-A	256Kバイト	64Kバイト	32Kバイト	100MHz
	R5F56318SDLC	PTLG0177KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317SDLC	PTLG0177KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz



表 1.3 製品一覧表 (8 / 8)

グループ	型名	パッケージ	ROM容量	RAM容量	E2データ Flash	動作周波数 (max)
RX631	R5F56316SDLC	PTLG0177KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318SDBG	PLBG0176GA-A <sup>(注1)</sup>	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317SDBG	PLBG0176GA-A (注1)	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316SDBG	PLBG0176GA-A (注1)	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318SDFC	PLQP0176KB-A (注1)	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317SDFC	PLQP0176KB-A (注1)	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316SDFC	PLQP0176KB-A (注1)	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318SDLK	PTLG0145KA-A	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317SDLK	PTLG0145KA-A	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316SDLK	PTLG0145KA-A	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56318SDFB	PLQP144KA-A <sup>(注1)</sup>	512Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56317SDFB	PLQP144KA-A (注1)	384Kバイト	128Kバイト	32Kバイト	100MHz
	R5F56316SDFB	PLQP144KA-A (注1)	256Kバイト	128Kバイト	32Kバイト	100MHz
	R5F5631PFDLH	PTLG0064JA-A	512Kバイト	64Kバイト	32Kバイト	100MHz
	R5F5631MFDLH	PTLG0064JA-A (注1)	256Kバイト	64Kバイト	32Kバイト	100MHz
	R5S56310CDFC	PLQP0176KB-A	0バイト	128Kバイト	0バイト	100MHz

注1. 計画中




図 1.1 型名とメモリサイズ・パッケージ

### 1.3 ブロック図

図 1.2 にブロック図を示します。




図 1.2 ブロック図




# 1.4 端子機能

表 1.4 に端子機能一覧を示します。

表 1.4 端子機能一覧 (1 / 6)

分類	端子名	入出力	機能
電源	VCC	入力	電源端子。システムの電源に接続してください。0.1µFのコンデンサを介して VSSに接続してください。コンデンサは端子近くに配置してください
	VCL	入力	0.1μFのコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください
	VSS	入力	グランド端子。システムの電源(OV)に接続してください
	VBATT	入力	バックアップ電源端子
クロック	XTAL	出力	水晶発振子接続端子。EXTAL端子は外部クロックを入力することもできます
	EXTAL	入力	
	BCLK	出力	外部デバイス用の外部バスクロック出力端子
	SDCLK	出力	SDRAM専用のクロック出力端子
	XCOUT	出力	サブクロック発振器の入出力端子。XCOUTとXCINの間には、水晶発振子を
	XCIN	入力	接続してください 
動作モードコントロール	MD	入力	動作モードを設定。この端子は、動作中に変化させないでください
システム制御	RES#	入力	リセット端子。この端子がLowになると、リセット状態となります
	EMLE	入力	オンチップエミュレータイネーブル端子。オンチップエミュレータを使用する場合は、Highにしてください。オンチップエミュレータを使用しない場合は、Lowとしてください
	BSCANP	入力	バウンダリスキャン許可端子です。この端子がHighになると、バウンダリスキャンが有効となります。パウンダリスキャンを使用しない場合は、Lowにしてください
オンチップエミュレータ	FINEC	入力	FINEインタフェース用クロック端子
	FINED	入出力	FINE インタフェース端子
	TRST#	入力	オンチップエミュレータ用またはバウンダリスキャン用端子。EMLE端子を
	TMS	入力	Highにするとオンチップエミュレータ専用端子になります
	TDI	入力	
	TCK	入力	
	TDO	出力	
	TRCLK	出力	トレースデータと同期をとるためのクロックを出力します
	TRSYNC	出力	TRDATA0~TRDATA3端子からの出力が有効データであることを示します
	TRDATA0~TRDATA3	出力	トレース情報を出力します
アドレスバス	A0~A23	出力	アドレス出力端子
データバス	D0 ~ D31	入出力	双方向データバス
マルチプレクスバス	A0/D0 ~ A15/D15	入出力	アドレス/データマルチプレクスバス



# 表 1.4 端子機能一覧 (2 / 6)

分類	端子名	入出力	機能
バス制御	RD#	出力	外部バスインタフェース空間をリード中であることを示すストローブ信号
	WR#	出力	1ライトストローブモード時、外部バスインタフェース空間をライト中であることを示すストローブ信号
	WR0#~WR3#	出力	バイトストローブモード時、外部バスインタフェース空間をライト中で、 データバス (D7~D0、D15~D8、D23~D16、D31~D24) のいずれかが 有効であることを示すストローブ信号
	BC0#~BC3#	出力	1ライトストローブモード時、外部パスインタフェース空間をアクセス中で、 データバス (D7~D0、D15~D8、D23~D16、D31~D24) のいずれかが 有効であることを示すストローブ信号
	ALE	出力	アドレスデータマルチプレクスバス選択時のアドレスラッチ信号
	CKE	出力	SDRAMクロックイネーブル信号
	SDCS#	出力	SDRAMチップセレクト信号
	RAS#	出力	SDRAMロウアドレスストローブ信号
	CAS#	出力	SDRAMカラムアドレスストローブ信号
	WE#	出力	SDRAMライトイネーブル端子
	DQM0~DQM3	出力	SDRAM入出力データマスクイネーブル信号
	CS0#~CS7#	出力	CS領域選択信号
	WAIT#	入力	外部空間をアクセスするときのウェイト要求信号
EXDMAコントローラ	EDREQ0、EDREQ1	入力	外部DMA転送要求端子
	EDACKO, EDACK1	出力	シングルアドレス転送アクノリッジ信号
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0~IRQ15	入力	割り込み要求端子
マルチファンクション タイマパルスユニット2	MTIOCOA, MTIOCOB MTIOCOC, MTIOCOD	入出力	TGRA0~TGRD0のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	MTIOC1A、MTIOC1B	入出力	TGRA1、TGRB1のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	MTIOC2A、MTIOC2B	入出力	TGRA2、TGRB2のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	MTIOC3A、MTIOC3B MTIOC3C、MTIOC3D	入出力	TGRA3~TGRD3のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	MTIOC4A、MTIOC4B MTIOC4C、MTIOC4D	入出力	TGRA4~TGRD4のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	MTIC5U、MTIC5V MTIC5W	入力	TGRU5、TGRV5、TGRW5のインプットキャプチャ入力/デッドタイム補償機能の入力端子
	MTCLKA、MTCLKB MTCLKC、MTCLKD	入力	外部クロックを入力
ポートアウトプット イネーブル2	POE0# ~ POE3# POE8#	入力	MTU用の大電流端子をハイインピーダンス状態にする要求信号を入力



表 1.4 端子機能一覧 (3 / 6)

分類	端子名	入出力	機能
16ビットタイマパルス ユニット	TIOCAO, TIOCBO TIOCCO, TIOCDO	入出力	TGRA0~TGRD0のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA1、TIOCB1	入出力	TGRA1、TGRB1のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA2、TIOCB2	入出力	TGRA2、TGRB2のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA3、TIOCB3 TIOCC3、TIOCD3	入出力	TGRA3~TGRD3のインプットキャプチャ入力/アウトブットコンペア出力/PWM出力端子
	TIOCA4、TIOCB4	入出力	TGRA4、TGRB4のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA5、TIOCB5	入出力	TGRA5、TGRB5のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TCLKA、TCLKB TCLKC、TCLKD	入力	外部クロックを入力
	TIOCA6、TIOCB6 TIOCC6、TIOCD6	入出力	TGRA6~TGRD6のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA7、TIOCB7	入出力	TGRA7、TGRB7のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA8、TIOCB8	入出力	TGRA8、TGRB8のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA9、TIOCB9 TIOCC9、TIOCD9	入出力	TGRA9~TGRD9のインプットキャプチャ入力/アウトプットコンペア出力/ PWM出力端子
	TIOCA10, TIOCB10	入出力	TGRA10、TGRB10のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	TIOCA11、TIOCB11	入出力	TGRA11、TGRB11のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	TCLKE, TCLKF TCLKG, TCLKH	入力	外部クロックを入力
プログラマブルパルス ジェネレータ	PO0~PO31	出力	パルス出力端子
8ビットタイマ	TMO0~TMO3	出力	コンペアマッチ出力端子
	TMCI0~TMCI3	入力	カウンタに入力する外部クロックの入力端子
	TMRI0~TMRI3	入力	カウンタリセット入力端子
シリアル	<ul><li>調歩同期式モード/クロ</li></ul>	リック同期	
コミュニケーション インタフェース(SCIc)	SCK0~SCK11	入出力	クロック入出力端子
	RXD0~RXD11	入力	受信データ入力端子
	TXD0~TXD11	出力	送信データ出力端子
	CTS0#~CTS11#	入力	送受信開始制御用入力端子
	RTS0#~RTS11#	出力	送受信開始制御用出力端子
	<ul><li>簡易I<sup>2</sup>Cモード</li></ul>	1	
	SSCL0~SSCL11	入出力	I <sup>2</sup> Cクロック入出力端子
	SSDA0~SSDA11	入出力	I <sup>2</sup> Cデータ入出力端子
	● 簡易SPIモード	1	1
	SCK0~SCK11	入出力	クロック入出力端子
	SMISO0~SMISO11	入出力	スレーブ送出データ入出力端子
	SMOSI0~SMOSI11	入出力	マスタ送出データ入出力端子
	SS0#~SS11#	入力	チップセレクト入力端子



表 1.4 端子機能一覧 (4 / 6)

分類	端子名	入出力	機能
シリアル	<ul><li>調歩同期式モード/クロ</li></ul>	ック同期	<u></u> 式モード
コミュニケーション インタフェース(SCId)	SCK12	入出力	クロック入出力端子
	RXD12	入力	受信データ入力端子
	TXD12	出力	送信データ出力端子
	CTS12#	入力	送受信開始制御用入力端子
	RTS12#	出力	送受信開始制御用出力端子
	<ul><li>簡易I<sup>2</sup>Cモード</li></ul>		
	SSCL12	入出力	I <sup>2</sup> Cクロック入出力端子
	SSDA12	入出力	I <sup>2</sup> C データ入出力端子
	● 簡易SPIモード		
	SCK12	入出力	クロック入出力端子
	SMISO12	入出力	スレーブ送出データ入出力端子
	SMOSI12	入出力	マスタ送出データ入出力端子
	SS12#	入力	チップセレクト入力端子
	● 拡張シリアルモード	1	1
	RXDX12	入力	受信データ入力端子
	TXDX12	出力	送信データ出力端子
	SIOX12	入出力	送受信データ入出力端子
	SCL0[FM+]、SCL1~SCL3	入出力	クロック入出力端子。Nチャネルオープンドレインでバスを直接駆動できま
	SDA0[FM+], SDA1~SDA3	入出力	データ入出力端子。Nチャネルオープンドレインでバスを直接駆動できます
 イーサネットコントローラ	REF50CK	入力	50MHz基準クロック。RMIIモード時の送受信信号タイミング参照信号
	RMII_CRS_DV	入力	RMIIモード時、キャリア検出信号。有効な受信データがRMII_RXD1~0上 あることを示す信号
	RMII_TXD0、RMII_TXD1	出力	RMIIモード時、2ビットの送信データ
	RMII_RXD0、RMII_RXD1	入力	RMIIモード時、2ビットの受信データ
	RMII_TXD_EN	出力	RMIIモード時、データ送信イネーブル信号
	RMII_RX_ER	入力	RMIIモード時、データ受信中にエラーが発生したことを示す信号
	ET_CRS	入力	キャリア検出/受信データ有効端子
	ET_RX_DV	入力	有効な受信データがET_ERXD3~0上にあることを示す信号
	ET_EXOUT	出力	汎用外部出力端子
	ET_LINKSTA	入力	PHY-LSIからのリンク状態を入力
	ET_ETXD0~ET_ETXD3	出力	MIIの4ビット送信データ
	ET_ERXD0~ET_ERXD3	入力	MIIの4ビット受信データ
	ET_TX_EN	出力	送信許可端子。ET_ETXD3~0上に送信データが準備できたことを示す信号
	ET_TX_ER	出力	送信エラー端子。送信中のエラーをPHY-LSIに通知する信号
	ET_RX_ER	入力	受信エラー端子。データ受信中に発生したエラー状態を認識する信号
	ET_TX_CLK	入力	送信クロック端子。ET_TX_EN、ET_ETXD3~0、ET_TX_ERのタイミンク 参照信号
	ET_RX_CLK	入力	受信クロック端子。ET_RX_DV、ET_ERXD3~0、ET_RX_ERのタイミン・ 参照信号
	ET_COL	入力	衝突検出信号
	ET_WOL	出力	Magic Packet 受信を示す信号
	ET_MDC	出力	ET_MDIOによる情報転送用の参照クロック信号
	ET_MDIO	入出力	RX63NグループとPHY-LSIとの間で管理情報を交換するための双方向信号
パラレルデータキャプ	PIXCLK	入力	パラレルデータ転送クロック
チャユニット (PDC)	VSYNC	入力	垂直同期信号
	HSYNC	入力	水平同期信号
	PIXD7 ~ PIXD0	入力	8ビットデータ
	· · · · <b>v</b>	1	<u> </u>



# 表 1.4 端子機能一覧 (5 / 6)

分類	端子名	入出力	機能
USB2.0ホスト/	VCC_USB	入力	電源端子
ファンクションモジュール	VSS_USB	入力	グランド端子
	USB0_DP、USB1_DP	入出力	USB内蔵トランシーバD+入出力端子
	USB0_DM、USB1_DM	入出力	USB内蔵トランシーバD-入出力端子
	USB0_VBUS、USB1_VBUS	入力	USBケーブル接続モニタ端子
	USB0_EXICEN	出力	OTGチップのローパワー制御信号
	USB0_VBUSEN	出力	OTGチップへのVBUS(5V)の供給許可信号
	USB0_OVRCURA, USB0_OVRCURB,	入力	外部オーバカレント検出端子
	USB0_ID	入力	OTG動作時miniABコネクタのID入力端子
	USB0_DPUPE、 USB1_DPUPE	出力	ファンクション動作時のD+信号のプルアップ制御端子
	USB0_DPRPD	出力	ホスト動作時のD+信号のプルダウン制御端子
	USB0_DRPD	出力	ホスト動作時のD-信号のプルダウン制御端子
CANモジュール	CRX0~CRX2	入力	入力端子
	CTX0~CTX2	出力	出力端子
シリアルペリフェラル インタフェース	RSPCKA、RSPCKB RSPCKC	入出力	クロック入出力端子
	MOSIA, MOSIB, MOSIC	入出力	マスタ送出データ入出力端子
	MISOA, MISOB, MISOC	入出力	スレーブ送出データ入出力端子
	SSLA0, SSLB0, SSLC0	入出力	スレーブセレクト入出力端子
	SSLA1~SSLA3 SSLB1~SSLB3 SSLC1~SSLC3	出力	スレーブセレクト出力端子
IEBusコントローラ	IERXD	入力	受信データ入力端子
	IETXD	出力	送信データ出力端子
リアルタイムクロック	RTCOUT	出力	1Hzのクロック出力端子
	RTCIC0~RTCIC2	入力	時間キャプチャイベント入力端子
12ビットA/Dコンバータ	AN000 ~ AN020	入力	A/Dコンバータのアナログ入力端子
	ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子
10ビットA/Dコンバータ	AN0~AN7	入力	A/Dコンバータのアナログ入力端子
	ANEX0	出力	拡張アナログ出力端子
	ANEX1	入力	拡張アナログ入力端子
	ADTRG#	入力	A/D変換開始のための外部トリガ入力端子
D/Aコンバータ	DAO、DA1	出力	D/A コンバータのアナログ出力端子
アナログ電源	AVCC0	入力	12ビットA/Dコンバータのアナログ電源端子。12ビットA/Dコンバータを 使用しない場合は、VCCに接続してください
	AVSS0	入力	12ビットA/Dコンバータのアナロググランド端子。12ビットA/Dコンバータを 使用しない場合は、VSSに接続してください
	VREFH0	入力	12ビットA/Dコンバータの基準電源端子。12ビットA/Dコンバータを使用しない場合は、VCCに接続してください
	VREFL0	入力	12ビットA/Dコンバータの基準グランド端子。12ビットA/Dコンバータを 使用しない場合は、VSSに接続してください
	VREFH	入力	10 ビットA/D コンバータとD/A コンバータの基準電圧入力端子。それぞれの モジュールのアナログ電源としても使用します。10 ビットA/D コンバータも D/A コンバータも使用しない場合は、VCCに接続してください
	VREFL	入力	10 ビットA/D コンバータと D/A コンバータの基準電圧入力端子。それぞれの モジュールのアナロググランドとしても使用します。VSS 端子と同電位にして ください



# 表 1.4 端子機能一覧 (6 / 6)

分類	端子名	入出力	機能
1/0ポート	P00~P03、P05、P07	入出力	6ビットの入出力端子
	P10~P17	入出力	8ビットの入出力端子
	P20~P27	入出力	8ビットの入出力端子
	P30~P37	入出力	8ビットの入出力端子(P35は入力端子)
	P40~P47	入出力	8ビットの入出力端子
	P50~P57	入出力	8ビットの入出力端子
	P60~P67	入出力	8ビットの入出力端子
	P70~P77	入出力	8ビットの入出力端子
	P80~P87	入出力	8ビットの入出力端子
	P90∼P97	入出力	8ビットの入出力端子
	PA0~PA7	入出力	8ビットの入出力端子
	PB0~PB7	入出力	8ビットの入出力端子
	PC0~PC7	入出力	8ビットの入出力端子
	PD0~PD7	入出力	8ビットの入出力端子
	PE0~PE7	入出力	8ビットの入出力端子
	PF0~PF5	入出力	6ビットの入出力端子
	PG0~PG7	入出力	8ビットの入出力端子
	PJ3、PJ5	入出力	2ビットの入出力端子



# 1.5 ピン配置図

図 1.3  $\sim$ 図 1.9 にピン配置図を示します。ピン配置図には、電源端子、I/O ポートを記載しています。また、表 1.5  $\sim$ 表 1.10 に機能別端子一覧を示します。

ı	A	В	С	D	E	F	G	Н	J	K	L	М	N	Р	R	1
15	PE2	PE3	P70	P65	P67	VSS	VCC	PG7	PA6	PB0	P72	PB4	VSS	VCC	PC1	1
14	PE1	PE0	VSS	PE7	PG3	PA0	PA1	PA2	PA7	VCC	PB1	PB5	P73	P75	P74	1
13	P63	P64	PE4	VCC	PG2	PG4	PG6	PA3	VSS	P71	PB3	PB7	PC0	PC2	P76	1:
12	P60	VSS	P62	PE5	PE6	P66	PG5	PA4	PA5	PB2	PB6	P77	PC3	PC4	P80	1.
11	PD6	PG1	vcc	P61								P81	P82	PC6	vcc	1
10	P97	PD4	PG0	PD7								PC5	PC7	P83	VSS	1
9	VCC	P96	PD3	PD5					レーブ レープ			P50	P51	P52	P84	9
8	P94	PD1	PD2	VSS			_	_	KA-A FLGA			P53	VCC_ USB	USB1_ DP	USB1_ DM	8
7	VSS	P92	PD0	P95		`		面透視		•		P54	P55	VSS_ USB	USB0_ DP	7
6	VCC	P91	P90	P93								P56	P57	VCC_ USB	USB0_ DM	6
5	P46	P47	P45	P44	NC							P13	P12	P10	P11	5
4	P42	P41	P43	P00	VSS	BSCANP	PF4	P35	PF3	PF1	P25	P86	P15	P14	P85	4
3	VREFL0	P40	VREFH0	P03	PF5	PJ3	MD/ FINED	RES#	P34	PF2	PF0	P24	P22	P87	P16	3
2	AVCC0	P07	VREFH	P02	EMLE	VCL	XCOUT	VSS	VCC	P32	P30	P26	P23	P17	P20	2
1	AVSS0	P05	VREFL	P01	PJ5	VBATT	XCIN	XTAL	EXTAL	P33	P31	P27	VCC	VSS	P21	1
	A	В	С	D	E	F	G	Н	J	K	L	М	N	P	R	1

図 1.3 ピン配置図(177 ピン TFLGA)

	A	В	С	D	E	F	G	Н	J	K	L	М	N	P	R	1
15	PE2	PE3	P70	P65	P67	VSS	VCC	PG7	PA6	PB0	P72	PB4	VSS	VCC	PC1	1
14	PE1	PE0	VSS	PE7	PG3	PA0	PA1	PA2	PA7	VCC	PB1	PB5	P73	P75	P74	14
13	P63	P64	PE4	VCC	PG2	PG4	PG6	PA3	VSS	P71	PB3	PB7	PC0	PC2	P76	1;
12	P60	VSS	P62	PE5	PE6	P66	PG5	PA4	PA5	PB2	PB6	P77	PC3	PC4	P80	1:
11	PD6	PG1	VCC	P61								P81	P82	PC6	vcc	1
10	P97	PD4	PG0	PD7								PC5	PC7	P83	VSS	10
9	vcc	P96	PD3	PD5			RX63 RX63					P50	P51	P52	P84	9
8	P94	PD1	PD2	VSS			PLBG	0176	GA-A			P53	VCC_ USB	USB1_ DP	USB1_ DM	8
7	VSS	P92	PD0	P95		(	176 년 (上ī	ごン LI 面透視		()		P54	P55	VSS_ USB	USB0_ DP	7
6	vcc	P91	P90	P93								P56	P57	VCC_ USB	USB0_ DM	6
5	P46	P47	P45	P44								P13	P12	P10	P11	5
4	P42	P41	P43	P00	VSS	BSCANP	PF4	P35	PF3	PF1	P25	P86	P15	P14	P85	4
3	VREFL0	P40	VREFH0	P03	PF5	PJ3	MD/ FINED	RES#	P34	PF2	PF0	P24	P22	P87	P16	3
2	AVCC0	P07	VREFH	P02	EMLE	VCL	XCOUT	VSS	VCC	P32	P30	P26	P23	P17	P20	2
1	AVSS0	P05	VREFL	P01	PJ5	VBATT	XCIN	XTAL	EXTAL	P33	P31	P27	VCC	VSS	P21	1
	Α	В	С	D	E	F	G	Н	J	K	L	М	N	Р	R	1

図 1.4 ピン配置図(176 ピン LFBGA)





図 1.5 ピン配置図(176 ピン LQFP)

I	A	В	С	D	E	F	G	Н	J	K	L	М	N	1
13	PE3	PE4	VSS	PE6	P67	PA2	PA4	PA7	PB1	PB5	VSS	VCC	P74	13
12	PE1	PE2	P70	PE5	P65	PA1	VCC	PB0	PB2	PB6	P73	PC1	P75	12
11	P62	P61	PE0	VCC	P66	VSS	PA6	P71	PB4	PB7	PC2	PC0	PC3	11
10	VSS	vcc	P63	PE7	PA0	PA3	PA5	P72	PB3	P76	PC4	P77	P82	10
9	PD6	PD4	PD7	P64						P80	PC5	P81	PC7	9
8	PD2	PD0	PD3	P60			SN グル 31 グル			VCC	P83	PC6	VSS	8
7	P92	P91	PD1	PD5			90145 ピン TI		)	P51	P52	P50	P55	7
6	P90	P47	VSS	P93		,	- ~ · · 面透視	- •		P53	P56	VSS_ USB	USB0_ DP	6
5	P45	P43	P46	VCC	P44					P54	P13	VCC_ USB	USB0_ DM	5
4	P42	VREFL0	P41	P01	EMLE	VBATT	BSCANP	P35	P30	P15	P24	P12	P14	4
3	P40	P05	VREFH0	P03	PJ5	PJ3	MD/ FINED	VSS	P32	P31	P16	P86	P87	3
2	P07	AVCC0	P02	PF5	VCL	XCOUT	RES#	VCC	P33	P26	P23	P17	P20	2
1	AVSS0	VREFH	VREFL	P00	VSS	XCIN	XTAL	EXTAL	P34	P27	P25	P22	P21	1
l	Α	В	С	D	E	F	G	Н	J	K	L	M	N	J

図 1.6 ピン配置図(145 ピン TFLGA)



参考資料

ピン配置図(144 ピン LQFP) 図 1.7

# RX63N グループ、RX631 グループ PTLG0100JA-A(100 ピン TFLGA) (上面図)

	Α	В	С	D	E	F	G	Н	J	K	
10	PE2	PE3	PE4	PA0	PA3	VSS	VCC	PB7	PC1	PC2	10
9	PE1	PD7	PE5	PA1	PA5	PA7	PB1	PB6	PC0	PC3	9
8	PE0	PD6	PD5	PE7	PA4	PB0	PB4	PC6	PC4	PC5	8
7	PD4	PD3	PD2	PE6	PA6	PB2	PB5	PC7	P50	P51	7
6	PD0	PD1	P47	P46	PA2	PB3	P52	P54	VCC_ USB	USB0_ DP	6
5	P43	P44	P42	P45	P41	P12	P53	P55	VSS_ USB	USB0_ DM	5
4	VREFL0	P40	VREFH0	VBATT	P34	P32	P27	P15	P13	P14	4
3	P07	AVCC0	PJ3	MD/ FINED	RES#	P35	P30	P16	P17	P20	3
2	VREFH	AVSS0	VREFL	XCOUT	VSS	VCC	P31	P25	P21	P22	2
1	P05	EMLE	VCL	XCIN	XTAL	EXTAL	P33	P26	P24	P23	1
•	Α	В	С	D	E	F	G	Н	J	K	-

注. ピン配置図には、電源端子、I/Oポートを記載しています。 端子構成は、「表1.9 機能別端子一覧(100ピンTFLGA)」をご確認ください。

図 1.8 ピン配置図(100 ピン TFLGA)




図 1.9 ピン配置図(100 ピン LQFP)



# RX631 グループ PTLG0064JA-A(64 ピン TFLGA) (上面透視図)

	Α	В	С	D	Е	F	G	Н	
8	PE3	PE4	PA0	PA3	PB0	PB3	PB6	PB7	8
7	PE2	PE1	PE5	PA1	VSS	PB5	PC3	PC2	7
6	VREFL	P46	PE0	PA4	VCC	PB1	PC6	USB1_DP	6
5	VREFH	P44	P43	PA6	PC4	P15	VCC_USB	USB1_DM	5
4	VREFL0	P42	P41	P14	P16	PC5	VSS_USB	USB0_DP	4
3	VREFH0	P40	EMLE	P27	P30	P31	VCC_USB	USB0_DM	3
2	AVCC0	AVSS0	MD/FINED	RES#	VBATT	P35	P26	P17	2
1	P05	VCL	XCIN	XCOUT	VSS	VCC	EXTAL	XTAL	1
	Α	В	С	D	E	F	G	Н	

図 1.10 ピン配置図(64 ピン TFLGA)




図 1.11 ピン配置図 (64 ピン LQFP)




図 1.12 ピン配置図(48 ピン LQFP)



表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(1/8)

五 1.0	יאר נווויינינטמאני		1	· · · · · ·	i	i	1
ピン番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	1/0ポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD、 AD、 DA
A1	AVSS0						
A2	AVCC0						
A3	VREFL0						
A4		P42				IRQ10-DS	AN002
A5		P46				IRQ14-DS	AN006
A6	VCC						
A7	VSS						
A8		P94	A20/D20				
A9	VCC						
A10		P97	A23/D23				
A11		PD6	D6[A6/D6]	MTIC5V/ POE1#	SSLC2	IRQ6	AN6
A12		P60	CS0#				
A13		P63	CS3#/CAS#				
A14		PE1	D9[A9/D9]	MTIOC4C/ TIOCD9/PO18	TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12/SSLB2/ RSPCKB		ANEX1
A15		PE2	D10[A10/D10]	MTIOC4A/ TIOCA9/PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN0
B1		P05				IRQ13	DA1
B2		P07				IRQ15	ADTRG0#
В3		P40				IRQ8-DS	AN000
B4		P41				IRQ9-DS	AN001
B5		P47				IRQ15-DS	AN007
В6		P91	A17/D17		SCK7		AN015
В7		P92	A18/D18		RXD7/SMISO7/ SSCL7		AN016
B8		PD1	D1[A1/D1]	MTIOC4B/ TIOCB7/ TCLKG	MOSIC/CTX0	IRQ1	AN009
В9		P96	A22/D22				
B10		PD4	D4[A4/D4]	POE3#	SSLC0	IRQ4	AN012
B11		PG1	D25				
B12	VSS						
B13		P64	CS4#/WE#				
B14		PE0	D8[A8/D8]	TIOCC9	SCK12/SSLB1		ANEX0
B15		PE3	D11[A11/D11]	MTIOC4B/ TIOCB9/PO26/ POE8#	ET_ERXD3/ CTS12#/RTS12#/ SS12#/MISOB		AN1
C1	VREFL						
C2	VREFH						
C3	VREFH0						
C4		P43				IRQ11-DS	AN003
C5		P45				IRQ13-DS	AN005





表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(2/8)

K 1.0	1,21,27,31,11,1		170272		<u> </u>	<del> </del>	1
ピン番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD、 AD、 DA
C6		P90	A16/D16		TXD7/SMOSI7/ SSDA7		AN014
C7		PD0	D0[A0/D0]	TIOCA7		IRQ0	AN008
C8		PD2	D2[A2/D2]	MTIOC4D/ TIOCA8	MISOC/CRX0	IRQ2	AN010
C9		PD3	D3[A3/D3]	TIOCB8/ TCLKH/POE8#	RSPCKC	IRQ3	AN011
C10		PG0	D24				
C11	VCC						
C12		P62	CS2#/RAS#				
C13		PE4	D12[A12/D12]	MTIOC4D/ MTIOC1A/ TIOCA10/PO28	ET_ERXD2/SSLB0		AN2
C14	VSS						
C15		P70	SDCLK				
D1		P01		TMCI0	RXD6/SMISO6/ SSCL6	IRQ9	AN019
D2		P02		TMCI1	SCK6	IRQ10	AN020
D3		P03				IRQ11	DA0
D4		P00		TMRI0	TXD6/SMOSI6/ SSDA6	IRQ8	AN018
D5		P44				IRQ12-DS	AN004
D6		P93	A19/D19		CTS7#/RTS7#/SS7#		AN017
D7		P95	A21/D21				
D8	VSS						
D9		PD5	D5[A5/D5]	MTIC5W/ POE2#	SSLC1	IRQ5	AN013
D10		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3	IRQ7	AN7
D11		P61	CS1#/SDCS#				
D12		PE5	D13[A13/D13]	MTIOC4C/ MTIOC2B/ TIOCB10	ET_RX_CLK/ REF50CK/RSPCKB	IRQ5	AN3
D13	VCC						
D14		PE7	D15[A15/D15]	TIOCB11	MISOB	IRQ7	AN5
D15		P65	CS5#/CKE				
E1		PJ5					
E2	EMLE						
E3		PF5				IRQ4	
E4	VSS						
E5 <sup>(注 1)</sup>	NC						
E12		PE6	D14[A14/D14]	TIOCA11	MOSIB	IRQ6	AN4
E13	TRDATA0	PG2	D26				
E14	TRDATA1	PG3	D27				
E15		P67	CS7#/DQM1		CRX2 <sup>(注3)</sup>	IRQ15	
F1	VBATT						



# 表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(3/8)

_	1						
ピン番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD、 AD、 DA
F2	VCL						
F3		PJ3		MTIOC3C	CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0#		
F4	BSCANP						
F12		P66	CS6#/DQM0		CTX2 <sup>(注3)</sup>		
F13	TRSYNC	PG4	D28				
F14		PA0	A0/BC0#/ DQM2	MTIOC4A/ TIOCA0/PO16	ET_TX_EN/ RMII_TXD_EN/ SSLA1		
F15	VSS						
G1	XCIN						
G2	XCOUT						
G3	MD/FINED						
G4	TRST#	PF4					
G12	TRCLK	PG5	D29				
G13	TRDATA2	PG6	D30				
G14		PA1	A1/DQM3	MTIOC0B/ MTCLKC/ TIOCB0/PO17	ET_WOL/SCK5/ SSLA2	IRQ11	
G15	VCC						
H1	XTAL	P37					
H2	VSS						
Н3	RES#						
H4		P35				NMI	
H12		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/PO20	ET_MDC/TXD5/ SMOSI5/SSDA5/ SSLA0	IRQ5-DS	
H13		PA3	A3	MTIOCOD/ MTCLKD/ TIOCDO/ TCLKB/PO19	ET_MDIO/RXD5/ SMISO5/SSCL5	IRQ6-DS	
H14		PA2	A2	PO18	RXD5/SMISO5/ SSCL5/SSLA3		
H15	TRDATA3	PG7	D31				
J1	EXTAL	P36					
J2	VCC						
J3		P34		MTIOC0A/ TMCI3/PO12/ POE2#	SCK6/SCK0/ USB0_DPRPD	IRQ4	
J4	TMS	PF3					
J12		PA5	A5	TIOCB1/PO21	ET_LINKSTA/ RSPCKA		
J13	VSS						
J14		PA7	A7	TIOCB2/PO23	ET_WOL/MISOA		



表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(4/8)

		. (117 6 2 11 6		. ,			
ピン番号	<b>電</b> 酒		バス	タイマ	通信		\$12AD
177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	1/0ポート	EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
J15		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMCI3/PO22/ POE2#	ET_EXOUT/CTS5#/ RTS5#/SS5#/MOSIA		
K1		P33		MTIOC0D/ TIOCD0/ TMRI3/PO11/ POE3#	RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0/PCKO	IRQ3-DS	
К2		P32		MTIOCOC/ TIOCCO/TMO3/ PO10/ RTCOUT/ RTCIC2	TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN/ VSYNC	IRQ2-DS	
К3	TDI	PF2			RXD1/SMISO1/ SSCL1		
K4	TCK/FINEC	PF1			SCK1		
K12		PB2	A10	TIOCC3/ TCLKC/PO26	ET_RX_CLK/ REF50CK/CTS4#/ RTS4#/CTS6#/ RTS6#/SS4#/SS6#		
K13		P71	CS1#		ET_MDIO		
K14	VCC						
K15		PB0	A8	MTIC5W/ TIOCA3/PO24	ET_ERXD1/ RMII_RXD1/RXD4/ RXD6/SMISO4/ SMISO6/SSCL4/ SSCL6/RSPCKA	IRQ12	
L1		P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/ SS1#/SSLB0/ USB0_DPUPE	IRQ1-DS	
L2		P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/POE8#	RXD1/SMISO1/ SSCL1/MISOB/ USB0_DRPD	IRQ0-DS	
L3	TDO	PF0			TXD1/SMOSI1/ SSDA1		
L4		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/SMISO3/ SSCL3/ USB0_DPRPD/ HSYNC		ADTRG0#
L12		PB6	A14	MTIOC3D/ TIOCA5/PO30	ET_ETXD1/ RMII_TXD1/RXD9/ SMISO9/SSCL9		
L13		PB3	A11	MTIOC0A/ MTIOC4A/ TIOCD3/ TCLKD/TMO0/ PO27/POE3#	ET_RX_ER/ RMII_RX_ER/SCK4/ SCK6		
L14		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMCI0/PO25	ET_ERXD0/ RMII_RXD0/TXD4/ TXD6/SMOSI4/ SMOSI6/SSDA4/ SSDA6	IRQ4-DS	



# 表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(5/8)

ピン番号			GA, 176E JEI	タイマ	通信		
177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
L15		P72	CS2#		ET_MDC		
M1		P27	CS7#	MTIOC2B/ TMCl3/PO7	SCK1/RSPCKB		
M2		P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/CTS3#/RTS3# SMOSI1/SS3#/ SSDA1/MOSIB		
М3		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUSEN/ PIXCLK		
M4		P86		TIOCA0	PIXD1		
M5		P13		MTIOC0B/ TIOCA5/TMO3/ PO13	TXD2/SMOSI2/ SSDA2/SDA0[FM+]	IRQ3	ADTRG#
M6		P56	WR2#/BC2#/ EDACK1	MTIOC3C/ TIOCA1			
M7		P54	ALE/EDACK0	MTIOC4B/ TMCI1	ET_LINKSTA/ CTS2#/RTS2#/ SS2#/CTX1		
M8	BCLK	P53 <sup>(注2)</sup>					
M9		P50	WR0#/WR#		TXD2/SMOSI2/ SSDA2/SSLB1		
M10		PC5	A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TIOCD6/ TCLKF/TMRI2/ PO29	ET_ETXD2/SCK8/ RSPCKA		
M11		P81	EDACK0	MTIOC3D/ PO27	ET_ETXD0/ RMII_TXD0/RXD10/ SMISO10/SSCL10		
M12		P77	CS7#	PO23	ET_RX_ER/ RMII_RX_ER/ TXD11/SMOSI11/ SSDA11		
M13		PB7	A15	MTIOC3B/ TIOCB5/PO31	ET_CRS/ RMII_CRS_DV/ TXD9/SMOSI9/ SSDA9		
M14		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/PO29/ POE1#	ET_ETXD0/ RMII_TXD0/SCK9		
M15		PB4	A12	TIOCA4/PO28	ET_TX_EN/ RMII_TXD_EN/ CTS9#/RTS9#/SS9#	_	
N1	VCC						
N2		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ USB0_DPUPE/ PIXD7		



# 表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(6/8)

女 1.0	10X 11C 73 2 11 3 3 2 2	- · 	170272	, ,	1	Ī	1
ピン番号	_			タイマ	通信		
177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
N3		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/TMO0/ PO2	SCK0/USB0_DRPD/ PIXD6		
N4		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/TMCI2/ PO13	RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/ USB1_DPUPE/ PIXD0	IRQ5	
N5		P12		MTIC5U/TMCI1	RXD2/SMISO2/ SSCL2/SCL0[FM+]	IRQ2	
N6		P57	WAIT#/WR3#/ BC3#/ EDREQ1				
N7		P55	WAIT#/ EDREQ0	MTIOC4D/ TMO3	ET_EXOUT/CRX1	IRQ10	
N8	VCC_USB						
N9		P51	WR1#/BC1#/ WAIT#		SCK2/SSLB2		
N10		PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TIOCB6/TMO2/ PO31	ET_COL/TXD8/ SMOSI8/SSDA8/ MISOA	IRQ14	
N11		P82	EDREQ1	MTIOC4A/ PO28	ET_ETXD1/ RMII_TXD1/TXD10/ SMOSI10/SSDA10		
N12		PC3	A19	MTIOC4D/ TCLKB/PO24	ET_TX_ER/TXD5/ SMOSI5/SSDA5/ IETXD		
N13		PC0	A16	MTIOC3C/ TCLKC/PO17	ET_ERXD3/CTS5#/ RTS5#/SS5#/ SSLA1/SCL3	IRQ14	
N14		P73	CS3#	PO16	ET_WOL		
N15	VSS						
P1	VSS						
P2		P17		MTIOC3A/ MTIOC3B/ TIOCB0/ TCLKD/TMO1/ PO15/POE8#	SCK1/TXD3/ SMOSI3/SSDA3/ MISOA/SDA2-DS/ IETXD/ USB1_VBUS/PIXD3	IRQ7	ADTRG#
P3		P87		TIOCA2	PIXD2		
P4		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/TMRI2/ PO15	CTS1#/RTS1#/ SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	
P5		P10		MTIC5W/ TMRI3		IRQ0	
P6	VCC_USB						
P7	VSS_USB						
P8					USB1_DP		




表 1.5 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(7/8)

ピン番号			1	タイマ	通信		
177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
P9		P52	RD#		RXD2/SMISO2/ SSCL2/SSLB3		
P10		P83	EDACK1	MTIOC4C	ET_CRS/ RMII_CRS_DV/ CTS10#/RTS10#/ SS10#		
P11		PC6	A22/CS1#	MTIOC3C/ MTCLKA/ TIOCA6/ TMCI2/PO30	ET_ETXD3/RXD8/ SMISO8/SSCL8/ MOSIA	IRQ13	
P12		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TIOCC6/ TCLKE/TMCI1/ PO25/POE0#	ET_TX_CLK/SCK5/ CTS8#/RTS8#/ SS8#/SSLA0		
P13		PC2	A18	MTIOC4B/ TCLKA/PO21	ET_RX_DV/RXD5/ SMISO5/SSCL5/ SSLA3/IERXD		
P14		P75	CS5#	PO20	ET_ERXD0/ RMII_RXD0/SCK11		
P15	VCC						
R1		P21		MTIOC1B/ TIOCA3/ TMCI0/PO1	RXD0/SMISO0/ SSCL0/SCL1/ USB0_EXICEN/ PIXD5	IRQ9	
R2		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/SMOSI0/ SSDA0/SDA1/ USB0_ID/PIXD4	IRQ8	
R3		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT	TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ MOSIA/SCL2-DS/ IERXD/ USB0_VBUS/ USB0_VBUS/ USB0_OVRCURB	IRQ6	ADTRG0#
R4		P85					
R5		P11		MTIC5V/TMCI3	SCK2	IRQ1	
R6					USB0_DM		
R7					USB0_DP		
R8					USB1_DM		
R9		P84					
R10	VSS						
R11	VCC						
R12		P80	EDREQ0	MTIOC3B/ PO26	ET_TX_EN/ RMII_TXD_EN/ SCK10		
R13		P76	CS6#	PO22	ET_RX_CLK/ REF50CK/RXD11/ SMISO11/SSCL11		



### 機能別端子一覧(177ピンTFLGA、176ピンLFBGA)(8/8) 表1.5

ピン番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD、 AD、 DA
R14		P74	CS4#	PO19	ET_ERXD1/ RMII_RXD1/ CTS11#/RTS11#/ SS11#		
R15		PC1	A17	MTIOC3A/ TCLKD/PO18	ET_ERXD2/SCK5/ SSLA2/SDA3	IRQ12	

- 注1.
- 176ピンLFBGAには、E5ピンはありません。 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。 注2.
- 注3. ROM容量2Mバイト/1.5Mバイトのみ有効



表 1.6 機能別端子一覧(176ピンLQFP)(1/8)

ピン番号				タイマ	通信		
176ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
1	AVSS0						
2		P05				IRQ13	DA1
3	VREFH						
4		P03				IRQ11	DA0
5	VREFL						
6		P02		TMCI1	SCK6	IRQ10	AN020
7		P01		TMCI0	RXD6/SMISO6/ SSCL6	IRQ9	AN019
8		P00		TMRI0	TXD6/SMOSI6/ SSDA6	IRQ8	AN018
9		PF5				IRQ4	
10	EMLE						
11		PJ5					
12	VSS						
13		PJ3		MTIOC3C	CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0#		
14	VCL						
15	VBATT						
16	NC						
17	TRST#	PF4					
18	MD/FINED						
19	XCIN						
20	XCOUT						
21	RES#						
22	XTAL	P37					
23	VSS						
24	EXTAL	P36					
25	VCC	1 00					
26		P35				NMI	
27		P34		MTIOC0A/ TMCI3/PO12/ POE2#	SCK6/SCK0/ USB0_DPRPD	IRQ4	
28		P33		MTIOC0D/ TIOCD0/ TMRI3/PO11/ POE3#	RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0/PCKO	IRQ3-DS	
29		P32		MTIOCOC/ TIOCCO/TMO3/ PO10/ RTCOUT/ RTCIC2	TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN/ VSYNC	IRQ2-DS	
30	TMS	PF3					
31	TDI	PF2			RXD1/SMISO1/ SSCL1		



表 1.6 機能別端子一覧(176ピンLQFP)(2/8)

ピン番号				タイマ	通信		
176ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
32		P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/ SS1#/SSLB0/ USB0_DPUPE	IRQ1-DS	
33		P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/POE8#	RXD1/SMISO1/ SSCL1/MISOB/ USB0_DRPD	IRQ0-DS	
34	TCK/FINEC	PF1			SCK1		
35	TDO	PF0			TXD1/SMOSI1/ SSDA1		
36		P27	CS7#	MTIOC2B/ TMCI3/PO7	SCK1/RSPCKB		
37		P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/CTS3#/RTS3# SMOSI1/SS3#/ SSDA1/MOSIB		
38		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/SMISO3/ SSCL3/ USB0_DPRPD/ HSYNC		ADTRG0#
39	VCC						
40		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUSEN/ PIXCLK		
41	VSS						
42		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ USB0_DPUPE/ PIXD7		
43		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/TMO0/ PO2	SCK0/USB0_DRPD/ PIXD6		
44		P21		MTIOC1B/ TIOCA3/ TMCI0/PO1	RXD0/SMISO0/ SSCL0/SCL1/ USB0_EXICEN/ PIXD5	IRQ9	
45		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/SMOSI0/ SSDA0/SDA1/ USB0_ID/PIXD4	IRQ8	
46		P17		MTIOC3A/ MTIOC3B/ TIOCB0/ TCLKD/TMO1/ PO15/POE8#	SCK1/TXD3/ SMOSI3/SSDA3/ MISOA/SDA2-DS/ IETXD/ USB1_VBUS/PIXD3	IRQ7	ADTRG#
47		P87		TIOCA2	PIXD2		
48		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT	TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ MOSIA/SCL2-DS/ IERXD/ USB0_VBUS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB	IRQ6	ADTRG0#



表 1.6 機能別端子一覧(176ピンLQFP)(3/8)

ピン番号				タイマ	通信		
176ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
49		P86		TIOCA0	PIXD1		
50		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/TMCI2/ PO13	RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/ USB1_DPUPE/ PIXD0	IRQ5	
51		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/TMRI2/ PO15	CTS1#/RTS1#/ SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	
52		P85					
53		P13		MTIOC0B/ TIOCA5/TMO3/ PO13	TXD2/SMOSI2/ SSDA2/SDA0[FM+]	IRQ3	ADTRG#
54		P12		MTIC5U/TMCI1	RXD2/SMISO2/ SSCL2/SCL0[FM+]	IRQ2	
55		P11		MTIC5V/TMCI3	SCK2	IRQ1	
56		P10		MTIC5W/ TMRI3		IRQ0	
57	VCC_USB						
58					USB0_DM		
59					USB0_DP		
60	VSS_USB						
61		P57	WAIT#/WR3#/ BC3#/ EDREQ1				
62		P56	WR2#/BC2#/ EDACK1	MTIOC3C/ TIOCA1			
63					USB1_DM		
64					USB1_DP		
65	VCC_USB						
66		P55	WAIT#/ EDREQ0	MTIOC4D/ TMO3	ET_EXOUT/CRX1	IRQ10	
67		P54	ALE/EDACK0	MTIOC4B/ TMCI1	ET_LINKSTA/ CTS2#/RTS2#/ SS2#/CTX1		
68	BCLK	P53 <sup>(注1)</sup>					
69		P84					
70		P52	RD#		RXD2/SMISO2/ SSCL2/SSLB3		
71		P51	WR1#/BC1#/ WAIT#		SCK2/SSLB2		
72		P50	WR0#/WR#		TXD2/SMOSI2/ SSDA2/SSLB1		
73	VSS						
74		P83	EDACK1	MTIOC4C	ET_CRS/ RMII_CRS_DV/ CTS10#/RTS10#/ SS10#		



表 1.6 機能別端子一覧(176ピンLQFP)(4/8)

ピン番号				タイマ	通信		
176ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
75	VCC						
76		PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TIOCB6/TMO2/ PO31	ET_COL/TXD8/ SMOSI8/SSDA8/ MISOA	IRQ14	
77		PC6	A22/CS1#	MTIOC3C/ MTCLKA/ TIOCA6/ TMCI2/PO30	ET_ETXD3/RXD8/ SMISO8/SSCL8/ MOSIA	IRQ13	
78		PC5	A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TIOCD6/ TCLKF/TMRI2/ PO29	ET_ETXD2/SCK8/ RSPCKA		
79		P82	EDREQ1	MTIOC4A/ PO28	ET_ETXD1/ RMII_TXD1/TXD10/ SMOSI10/SSDA10		
80		P81	EDACK0	MTIOC3D/ PO27	ET_ETXD0/ RMII_TXD0/RXD10/ SMISO10/SSCL10		
81		P80	EDREQ0	MTIOC3B/ PO26	ET_TX_EN/ RMII_TXD_EN/ SCK10		
82		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TIOCC6/ TCLKE/TMCI1/ PO25/POE0#	ET_TX_CLK/SCK5/ CTS8#/RTS8#/ SS8#/SSLA0		
83		PC3	A19	MTIOC4D/ TCLKB/PO24	ET_TX_ER/TXD5/ SMOSI5/SSDA5/ IETXD		
84		P77	CS7#	PO23	ET_RX_ER/ RMII_RX_ER/ TXD11/SMOSI11/ SSDA11		
85		P76	CS6#	PO22	ET_RX_CLK/ REF50CK/RXD11/ SMISO11/SSCL11		
86		PC2	A18	MTIOC4B/ TCLKA/PO21	ET_RX_DV/RXD5/ SMISO5/SSCL5/ SSLA3/IERXD		
87		P75	CS5#	PO20	ET_ERXD0/ RMII_RXD0/SCK11		
88		P74	CS4#	PO19	ET_ERXD1/ RMII_RXD1/ CTS11#/RTS11#/ SS11#		
89		PC1	A17	MTIOC3A/ TCLKD/PO18	ET_ERXD2/SCK5/ SSLA2/SDA3	IRQ12	
90	VCC						
91		PC0	A16	MTIOC3C/ TCLKC/PO17	ET_ERXD3/CTS5#/ RTS5#/SS5#/ SSLA1/SCL3	IRQ14	
92	VSS						



表 1.6 機能別端子一覧(176ピンLQFP)(5/8)

	100 110 73 7 1 1 1 3				-		
ピン番号	電源		バス	タイマ	通信		S12AD、
176ピン LQFP	もが クロック システム制御	l/Oポート	EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	AD, DA
93		P73	CS3#	PO16	ET_WOL		
94		PB7	A15	MTIOC3B/ TIOCB5/PO31	ET_CRS/ RMII_CRS_DV/ TXD9/SMOSI9/ SSDA9		
95		PB6	A14	MTIOC3D/ TIOCA5/PO30	ET_ETXD1/ RMII_TXD1/RXD9/ SMISO9/SSCL9		
96		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/PO29/ POE1#	ET_ETXD0/ RMII_TXD0/SCK9		
97		PB4	A12	TIOCA4/PO28	ET_TX_EN/ RMII_TXD_EN/ CTS9#/RTS9#/SS9#		
98		PB3	A11	MTIOC0A/ MTIOC4A/ TIOCD3/ TCLKD/TMO0/ PO27/POE3#	ET_RX_ER/ RMII_RX_ER/SCK4/ SCK6		
99		PB2	A10	TIOCC3/ TCLKC/PO26	ET_RX_CLK/ REF50CK/CTS4#/ RTS4#/CTS6#/ RTS6#/SS4#/SS6#		
100		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMCI0/PO25	ET_ERXD0/ RMII_RXD0/TXD4/ TXD6/SMOSI4/ SMOSI6/SSDA4/ SSDA6	IRQ4-DS	
101		P72	CS2#		ET_MDC		
102		P71	CS1#		ET_MDIO		
103	VCC						
104		PB0	A8	MTIC5W/ TIOCA3/PO24	ET_ERXD1/ RMII_RXD1/RXD4/ RXD6/SMISO4/ SMISO6/SSCL4/ SSCL6/RSPCKA	IRQ12	
105	VSS						
106		PA7	A7	TIOCB2/PO23	ET_WOL/MISOA		
107		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMCI3/PO22/ POE2#	ET_EXOUT/CTS5#/ RTS5#/SS5#/MOSIA		
108		PA5	A5	TIOCB1/PO21	ET_LINKSTA/ RSPCKA		
109		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/PO20	ET_MDC/TXD5/ SMOSI5/SSDA5/ SSLA0	IRQ5-DS	



表 1.6 機能別端子一覧(176ピンLQFP)(6/8)

表 1.6	機能別端子一覧	見(I/OL JLQI	FF) (0/6)				
ピン番号			2 -	タイマ	通信		
176ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
110		PA3	A3	MTIOC0D/ MTCLKD/ TIOCD0/ TCLKB/PO19	ET_MDIO/RXD5/ SMISO5/SSCL5	IRQ6-DS	
111	TRDATA3	PG7	D31				
112		PA2	A2	PO18	RXD5/SMISO5/ SSCL5/SSLA3		
113	TRDATA2	PG6	D30				
114		PA1	A1/DQM3	MTIOC0B/ MTCLKC/ TIOCB0/PO17	ET_WOL/SCK5/ SSLA2	IRQ11	
115	VCC						
116	TRCLK	PG5	D29				
117	VSS						
118		PA0	A0/BC0#/ DQM2	MTIOC4A/ TIOCA0/PO16	ET_TX_EN/ RMII_TXD_EN/ SSLA1		
119	TRSYNC	PG4	D28				
120		P67	CS7#/DQM1		CRX2 <sup>(注2)</sup>	IRQ15	
121	TRDATA1	PG3	D27				
122		P66	CS6#/DQM0		CTX2 <sup>(注2)</sup>		
123	TRDATA0	PG2	D26				
124		P65	CS5#/CKE				
125		PE7	D15[A15/D15]	TIOCB11	MISOB	IRQ7	AN5
126		PE6	D14[A14/D14]	TIOCA11	MOSIB	IRQ6	AN4
127	VCC						
128		P70	SDCLK				
129	VSS						
130		PE5	D13[A13/D13]	MTIOC4C/ MTIOC2B/ TIOCB10	ET_RX_CLK/ REF50CK/RSPCKB	IRQ5	AN3
131		PE4	D12[A12/D12]	MTIOC4D/ MTIOC1A/ TIOCA10/PO28	ET_ERXD2/SSLB0		AN2
132		PE3	D11[A11/D11]	MTIOC4B/ TIOCB9/PO26/ POE8#	ET_ERXD3/ CTS12#/RTS12#/ SS12#/MISOB		AN1
133		PE2	D10[A10/D10]	MTIOC4A/ TIOCA9/PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN0
134		PE1	D9[A9/D9]	MTIOC4C/ TIOCD9/PO18	TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12/SSLB2/ RSPCKB		ANEX1
135		PE0	D8[A8/D8]	TIOCC9	SCK12/SSLB1		ANEX0
136		P64	CS4#/WE#				
137		P63	CS3#/CAS#				
138		P62	CS2#/RAS#				



表 1.6 機能別端子一覧(176ピンLQFP)(7/8)

五1.0	נווויינינים אור	元 (ITOC) LQI	, ( )				
ピン番号 176ピン	電源クロック	l/Oポート	バス EXDMAC	タイマ (MTU、TPU、 TMR、PPG、	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、	割り込み	S12AD、 AD、 DA
LQFP	システム制御		SDRAMC	RTC, POE)	CAN、IEB、USB、 PDC)		DA
139		P61	CS1#/SDCS#				
140	VSS						
141		P60	CS0#				
142	VCC						
143		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3	IRQ7	AN7
144		PG1	D25				
145		PD6	D6[A6/D6]	MTIC5V/ POE1#	SSLC2	IRQ6	AN6
146		PG0	D24				
147		PD5	D5[A5/D5]	MTIC5W/ POE2#	SSLC1	IRQ5	AN013
148		PD4	D4[A4/D4]	POE3#	SSLC0	IRQ4	AN012
149		P97	A23/D23				
150		PD3	D3[A3/D3]	TIOCB8/ TCLKH/POE8#	RSPCKC	IRQ3	AN011
151	VSS						
152		P96	A22/D22				
153	VCC						
154		PD2	D2[A2/D2]	MTIOC4D/ TIOCA8	MISOC/CRX0	IRQ2	AN010
155		P95	A21/D21				
156		PD1	D1[A1/D1]	MTIOC4B/ TIOCB7/ TCLKG	MOSIC/CTX0	IRQ1	AN009
157		P94	A20/D20				
158		PD0	D0[A0/D0]	TIOCA7		IRQ0	AN008
159		P93	A19/D19		CTS7#/RTS7#/SS7#		AN017
160		P92	A18/D18		RXD7/SMISO7/ SSCL7		AN016
161		P91	A17/D17		SCK7		AN015
162	VSS						
163		P90	A16/D16		TXD7/SMOSI7/ SSDA7		AN014
164	VCC						
165		P47				IRQ15-DS	AN007
166		P46				IRQ14-DS	AN006
167		P45				IRQ13-DS	AN005
168		P44				IRQ12-DS	AN004
169		P43				IRQ11-DS	AN003
170		P42				IRQ10-DS	AN002
171		P41				IRQ9-DS	AN001
172	VREFL0						
173	VDEE: :	P40				IRQ8-DS	AN000
174	VREFH0						



#### 表1.6 機能別端子一覧(176ピンLQFP)(8/8)

ピン番号				タイマ	通信		
176ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
175	AVCC0						
176		P07				IRQ15	ADTRG0#

注1. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。 注2. ROM容量2Mバイト/1.5Mバイトのみ有効



表 1.7 機能別端子一覧(145ピンTFLGA)(1/7)

ピン番号				タイマ	通信		
145ピン TFLGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
A1	AVSS0						
A2		P07				IRQ15	ADTRG0#
А3		P40				IRQ8-DS	AN000
A4		P42				IRQ10-DS	AN002
A5		P45				IRQ13-DS	AN005
A6		P90	A16		TXD7/SMOSI7/ SSDA7		AN014
A7		P92	A18		RXD7/SMISO7/ SSCL7		AN016
A8		PD2	D2[A2/D2]	MTIOC4D/ TIOCA8	MISOC/CRX0	IRQ2	AN010
A9		PD6	D6[A6/D6]	MTIC5V/POE1#	SSLC2	IRQ6	AN6
A10	VSS						
A11		P62	CS2#/RAS#				
A12		PE1	D9[A9/D9]	MTIOC4C/ TIOCD9/PO18	TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12/SSLB2/ RSPCKB		ANEX1
A13		PE3	D11[A11/D11]	MTIOC4B/ TIOCB9/PO26/ POE8#	CTS12#/RTS12#/ SS12#/MISOB/ ET_ERXD3		AN1
B1	VREFH						
B2	AVCC0						
В3		P05				IRQ13	DA1
B4	VREFL0						
B5		P43				IRQ11-DS	AN003
B6		P47				IRQ15-DS	AN007
B7		P91	A17		SCK7		AN015
B8		PD0	D0[A0/D0]	TIOCA7		IRQ0	AN008
В9		PD4	D4[A4/D4]	POE3#	SSLC0	IRQ4	AN012
B10	VCC						
B11		P61	CS1#/SDCS#				
B12		PE2	D10[A10/D10]	MTIOC4A/ TIOCA9/PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN0
B13		PE4	D12[A12/D12]	MTIOC4D/ MTIOC1A/ TIOCA10/PO28	SSLB0/ET_ERXD2		AN2
C1	VREFL						
C2		P02		TMCI1	SCK6	IRQ10	AN020
C3	VREFH0						
C4		P41				IRQ9-DS	AN001
C5		P46				IRQ14-DS	AN006
C6	VSS						
C7		PD1	D1[A1/D1]	MTIOC4B/ TIOCB7/TCLKG	MOSIC/CTX0	IRQ1	AN009



表 1.7 機能別端子一覧(145ピンTFLGA)(2/7)

	נווויינינים או		1	T	I	Ī	1
ピン番号 145 ピン TFLGA	電源 クロック システム制御	1/0ポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD, AD, DA
C8		PD3	D3[A3/D3]	TIOCB8/TCLKH/ POE8#	RSPCKC	IRQ3	AN011
C9		PD7	D7[A7/D7]	MTIC5U/POE0#	SSLC3	IRQ7	AN7
C10		P63	CS3#/CAS#				
C11		PE0	D8[A8/D8]	TIOCC9	SCK12/SSLB1		ANEX0
C12		P70	SDCLK				
C13	VSS						
D1		P00		TMRI0	TXD6/SMOSI6/ SSDA6	IRQ8	AN018
D2		PF5				IRQ4	
D3		P03				IRQ11	DA0
D4		P01		TMCI0	RXD6/SMISO6/ SSCL6	IRQ9	AN019
D5	VCC						
D6		P93	A19		CTS7#/RTS7#/SS7#		AN017
D7		PD5	D5[A5/D5]	MTIC5W/POE2#	SSLC1	IRQ5	AN013
D8		P60	CS0#				
D9		P64	CS4#/WE#				
D10		PE7	D15[A15/D15]	TIOCB11	MISOB	IRQ7	AN5
D11	VCC						
D12		PE5	D13[A13/D13]	MTIOC4C/ MTIOC2B/ TIOCB10	RSPCKB/ ET_RX_CLK/ REF50CK	IRQ5	AN3
D13		PE6	D14[A14/D14]	TIOCA11	MOSIB	IRQ6	AN4
E1	VSS						
E2	VCL						
E3		PJ5					
E4	EMLE						
E5		P44				IRQ12-DS	AN004
E10		PA0	A0/BC0#	MTIOC4A/ TIOCA0/PO16	SSLA1/ET_TX_EN/ RMII_TXD_EN		
E11		P66	CS6#/DQM0		CTX2 <sup>(注2)</sup>		
E12		P65	CS5#/CKE				
E13		P67	CS7#/DQM1		CRX2 <sup>(注2)</sup>	IRQ15	
F1	XCIN						
F2	XCOUT						
F3		PJ3		MTIOC3C	CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0#		
F4	VBATT						
F10		PA3	A3	MTIOC0D/ MTCLKD/ TIOCD0/TCLKB/ PO19	RXD5/SMISO5/ SSCL5/ET_MDIO	IRQ6-DS	
F11	VSS						



表 1.7 機能別端子一覧(145 ピンTFLGA)(3 / 7)

r				1			
ピン番号 145ピン TFLGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD、 AD、 DA
F12		PA1	A1	MTIOC0B/ MTCLKC/ TIOCB0/PO17	SCK5/SSLA2/ ET_WOL	IRQ11	
F13		PA2	A2	PO18	RXD5/SMISO5/ SSCL5/SSLA3		
G1	XTAL	P37					
G2	RES#						
G3	MD/FINED						
G4	BSCANP						
G10		PA5	A5	TIOCB1/PO21	RSPCKA/ ET_LINKSTA		
G11		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/TMCI3/ PO22/POE2#	CTS5#/RTS5#/SS5# MOSIA/ET_EXOUT		
G12	VCC						
G13		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/TMRI0/ PO20	TXD5/SMOSI5/ SSDA5/SSLA0/ ET_MDC	IRQ5-DS	
H1	EXTAL	P36					
H2	VCC						
НЗ	VSS						
H4		P35				NMI	
H10		P72	CS2#		ET_MDC		
H11		P71	CS1#		ET_MDIO		
H12		РВО	A8	MTIC5W/ TIOCA3/PO24	RXD4/RXD6/ SMISO4/SMISO6/ SSCL4/SSCL6/ RSPCKA/ ET_ERXD1/ RMII_RXD1	IRQ12	
H13		PA7	A7	TIOCB2/PO23	MISOA/ET_WOL		
J1	TRST#	P34		MTIOC0A/ TMCI3/PO12/ POE2#	SCK6/SCK0/ USB0_DPRPD	IRQ4	
J2		P33		MTIOC0D/ TIOCD0/TMRI3/ PO11/POE3#	RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0/PCKO	IRQ3-DS	
J3		P32		MTIOCOC/ TIOCC0/TMO3/ PO10/RTCOUT/ RTCIC2	TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN/ VSYNC	IRQ2-DS	
J4	TDI	P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/POE8#	RXD1/SMISO1/ SSCL1/MISOB/ USB0_DRPD	IRQ0-DS	



表 1.7 機能別端子一覧(145ピンTFLGA)(4/7)

表 1.7	1及月ピカリュニ 5	覧(145ピン IFI	LGA/ (4/1)				
ピン番号			3	タイマ	通信		
145ピン TFLGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
J10		PB3	A11	MTIOCOA/ MTIOC4A/ TIOCD3/TCLKD/ TMO0/PO27/ POE3#	SCK4/SCK6/ ET_RX_ER/ RMII_RX_ER		
J11		PB4	A12	TIOCA4/PO28	CTS9#/RTS9#/ SS9#/ET_TX_EN/ RMII_TXD_EN		
J12		PB2	A10	TIOCC3/TCLKC/ PO26	CTS4#/RTS4#/ CTS6#/RTS6#/ SS4#/SS6#/ ET_RX_CLK/ REF50CK		
J13		PB1	A9	MTIOCOC/ MTIOC4C/ TIOCB3/TMCI0/ PO25	TXD4/TXD6/ SMOSI4/SMOSI6/ SSDA4/SSDA6/ ET_ERXD0/ RMII_RXD0	IRQ4-DS	
K1	TCK/FINEC	P27	CS7#	MTIOC2B/ TMCI3/PO7	SCK1/RSPCKB		
K2	TDO	P26	CS6#	MTIOC2A/TMO1/ PO6	TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1/ MOSIB		
K3	TMS	P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/ SS1#/SSLB0/ USB0_DPUPE	IRQ1-DS	
K4		P15		MTIOC0B/ MTCLKB/ TIOCB2/TCLKB/ TMCI2/PO13	RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/PIXD0	IRQ5	
K5	TRDATA2	P54	ALE/EDACK0	MTIOC4B/TMCI1	CTS2#/RTS2#/ SS2#/CTX1/ ET_LINKSTA		
K6	BCLK	P53 <sup>(注1)</sup>					
K7		P51	WR1#/BC1#/ WAIT#		SCK2/SSLB2		
K8	VCC						
K9	TRDATA0	P80	EDREQ0	MTIOC3B/PO26	SCK10/ET_TX_EN/ RMII_TXD_EN		
K10		P76	CS6#	PO22	RXD11/SMISO11/ SSCL11/ ET_RX_CLK/ REF50CK		
K11		PB7	A15	MTIOC3B/ TIOCB5/PO31	TXD9/SMOSI9/ SSDA9/ET_CRS/ RMII_CRS_DV		
K12		PB6	A14	MTIOC3D/ TIOCA5/PO30	RXD9/SMISO9/ SSCL9/ET_ETXD1/ RMII_TXD1		
K13		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/TMRI1/ PO29/POE1#	SCK9/ET_ETXD0/ RMII_TXD0		



表 1.7 機能別端子一覧(145ピンTFLGA)(5 / 7)

 ピン番号				タイマ	通信		
145ピン TFLGA	電源 クロック システム制御	1/0ポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
L1		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/SMISO3/ SSCL3/ USB0_DPRPD/ HSYNC		ADTRG0#
L2		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ USB0_DPUPE/ PIXD7		
L3		P16		MTIOC3C/ MTIOC3D/ TIOCB1/TCLKC/ TMO2/PO14/ RTCOUT	TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ MOSIA/SCL2-DS/ IERXD/ USB0_VBUS/ USB0_VBUS/ USB0_OVRCURB	IRQ6	ADTRG0#
L4		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/TMRI1/ PO4	SCK3/ USB0_VBUSEN/ PIXCLK		
L5		P13		MTIOC0B/ TIOCA5/TMO3/ PO13	TXD2/SMOSI2/ SSDA2/SDA0[FM+]	IRQ3	ADTRG#
L6		P56	EDACK1	MTIOC3C/ TIOCA1			
L7		P52	RD#		RXD2/SMISO2/ SSCL2/SSLB3		
L8	TRCLK	P83	EDACK1	MTIOC4C	CTS10#/RTS10#/ SS10#/ET_CRS/ RMII_CRS_DV		
L9		PC5	A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TIOCD6/TCLKF/ TMRI2/PO29	SCK8/RSPCKA/ ET_ETXD2		
L10		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TIOCC6/TCLKE/ TMCI1/PO25/ POE0#	SCK5/CTS8#/ RTS8#/SS8#/ SSLA0/ET_TX_CLK		
L11		PC2	A18	MTIOC4B/ TCLKA/PO21	RXD5/SMISO5/ SSCL5/SSLA3/ IERXD/ET_RX_DV		
L12		P73	CS3#	PO16	ET_WOL		
L13	VSS						
M1		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/TMO0/ PO2	SCK0/USB0_DRPD/ PIXD6		
M2		P17		MTIOC3A/ MTIOC3B/ TIOCB0/TCLKD/ TMO1/PO15/ POE8#	SCK1/TXD3/ SMOSI3/SSDA3/ MISOA/SDA2-DS/ IETXD/PIXD3	IRQ7	ADTRG#
МЗ		P86		TIOCA0	PIXD1		



表 1.7 機能別端子一覧(145 ピンTFLGA)(6 / 7)

		T	1		I	ī	
ピン番号	電源		バス	タイマ	通信 (ETHERC、SCIc、		S12AD、
145ピン TFLGA	クロック システム制御	l/Oポート	EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	AD, DA
M4		P12		TMCI1	RXD2/SMISO2/ SSCL2/SCL0[FM+]	IRQ2	
M5	VCC_USB						
M6	VSS_USB						
M7		P50	WR0#/WR#		TXD2/SMOSI2/ SSDA2/SSLB1		
M8		PC6	A22/CS1#	MTIOC3C/ MTCLKA/ TIOCA6/TMCI2/ PO30	RXD8/SMISO8/ SSCL8/MOSIA/ ET_ETXD3	IRQ13	
M9	TRDATA1	P81	EDACK0	MTIOC3D/PO27	RXD10/SMISO10/ SSCL10/ ET_ETXD0/ RMII_TXD0		
M10		P77	CS7#	PO23	TXD11/SMOSI11/ SSDA11/ ET_RX_ER/ RMII_RX_ER		
M11		PC0	A16	MTIOC3C/ TCLKC/PO17	CTS5#/RTS5#/ SS5#/SSLA1/SCL3/ ET_ERXD3	IRQ14	
M12		PC1	A17	MTIOC3A/ TCLKD/PO18	SCK5/SSLA2/SDA3/ ET_ERXD2	IRQ12	
M13	VCC						
N1		P21		MTIOC1B/ TIOCA3/TMCI0/ PO1	RXD0/SMISO0/ SSCL0/SCL1/ USB0_EXICEN/ PIXD5	IRQ9	
N2		P20		MTIOC1A/ TIOCB3/TMRI0/ PO0	TXD0/SMOSI0/ SSDA0/SDA1/ USB0_ID/PIXD4	IRQ8	
N3		P87		TIOCA2	PIXD2		
N4		P14		MTIOC3A/ MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15	CTS1#/RTS1#/ SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	
N5					USB0_DM		
N6					USB0_DP		
N7	TRDATA3	P55	WAIT#/ EDREQ0	MTIOC4D/TMO3	CRX1/ET_EXOUT	IRQ10	
N8	VSS						
N9		PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TIOCB6/TMO2/ PO31	TXD8/SMOSI8/ SSDA8/MISOA/ ET_COL	IRQ14	
N10	TRSYNC	P82	EDREQ1	MTIOC4A/PO28	TXD10/SMOSI10/ SSDA10/ ET_ETXD1/ RMII_TXD1		
N11		PC3	A19	MTIOC4D/ TCLKB/PO24	TXD5/SMOSI5/ SSDA5/IETXD/ ET_TX_ER		



### 表 1.7 機能別端子一覧 (145ピンTFLGA) (7 / 7)

ピン番号				タイマ	通信		
145ピン TFLGA	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
N12		P75	CS5#	PO20	SCK11/ET_ERXD0/ RMII_RXD0		
N13		P74	CS4#	PO19	CTS11#/RTS11#/ SS11#/ET_ERXD1/ RMII_RXD1		

注1. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

注2. ROM容量2Mバイト/1.5Mバイトのみ有効



表 1.8 機能別端子一覧(144ピンLQFP)(1/7)

ピン番号				タイマ	通信		
144ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD, AD, DA
1	AVSS0						
2		P05				IRQ13	DA1
3	VREFH						
4		P03				IRQ11	DA0
5	VREFL						
6		P02		TMCI1	SCK6	IRQ10	AN020
7		P01		TMCI0	RXD6/SMISO6/ SSCL6	IRQ9	AN019
8		P00		TMRI0	TXD6/SMOSI6/ SSDA6	IRQ8	AN018
9		PF5				IRQ4	
10	EMLE						
11		PJ5					
12	VSS						
13		PJ3		MTIOC3C	CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0#		
14	VCL						
15	VBATT						
16	MD/FINED						
17	XCIN						
18	XCOUT						
19	RES#						
20	XTAL	P37					
21	VSS						
22	EXTAL	P36					
23	VCC						
24		P35				NMI	
25	TRST#	P34		MTIOC0A/ TMCI3/PO12/ POE2#	SCK6/SCK0/ USB0_DPRPD	IRQ4	
26		P33		MTIOC0D/ TIOCD0/TMRI3/ PO11/POE3#	RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0/PCKO	IRQ3-DS	
27		P32		MTIOCOC/ TIOCCO/TMO3/ PO10/RTCOUT/ RTCIC2	TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN/ VSYNC	IRQ2-DS	
28	TMS	P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/ SS1#/SSLB0/ USB0_DPUPE	IRQ1-DS	
29	TDI	P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/POE8#	RXD1/SMISO1/ SSCL1/MISOB/ USB0_DRPD	IRQ0-DS	



表 1.8 機能別端子一覧(144ピンLQFP)(2/7)

ピン番号				タイマ	通信		
144ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
30	TCK/FINEC	P27	CS7#	MTIOC2B/ TMCI3/PO7	SCK1/RSPCKB		
31	TDO	P26	CS6#	MTIOC2A/TMO1/ PO6	TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1/ MOSIB		
32		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/SMISO3/ SSCL3/ USB0_DPRPD/ HSYNC		ADTRG0#
33		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/TMRI1/ PO4	SCK3/ USB0_VBUSEN/ PIXCLK		
34		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ USB0_DPUPE/ PIXD7		
35		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/TMO0/ PO2	SCK0/USB0_DRPD/ PIXD6		
36		P21		MTIOC1B/ TIOCA3/TMCI0/ PO1	RXD0/SMISO0/ SSCL0/SCL1/ USB0_EXICEN/ PIXD5	IRQ9	
37		P20		MTIOC1A/ TIOCB3/TMRI0/ PO0	TXD0/SMOSI0/ SSDA0/SDA1/ USB0_ID/PIXD4	IRQ8	
38		P17		MTIOC3A/ MTIOC3B/ TIOCB0/TCLKD/ TMO1/PO15/ POE8#	SCK1/TXD3/ SMOSI3/SSDA3/ MISOA/SDA2-DS/ IETXD/PIXD3	IRQ7	ADTRG#
39		P87		TIOCA2	PIXD2		
40		P16		MTIOC3C/ MTIOC3D/ TIOCB1/TCLKC/ TMO2/PO14/ RTCOUT	TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ MOSIA/SCL2-DS/ IERXD/ USB0_VBUS/ USB0_VBUS/ USB0_OVRCURB	IRQ6	ADTRG0#
41		P86		TIOCA0	PIXD1		
42		P15		MTIOC0B/ MTCLKB/ TIOCB2/TCLKB/ TMCI2/PO13	RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/PIXD0	IRQ5	
43		P14		MTIOC3A/ MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15	CTS1#/RTS1#/ SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	



表 1.8 機能別端子一覧(144ピンLQFP)(3/7)

 ピン番号				タイマ	通信		
144ピン LQFP	電源 クロック システム制御	1/0ポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
44		P13		MTIOC0B/ TIOCA5/TMO3/ PO13	TXD2/SMOSI2/ SSDA2/SDA0[FM+]	IRQ3	ADTRG#
45		P12		TMCI1	RXD2/SMISO2/ SSCL2/SCL0[FM+]	IRQ2	
46	VCC_USB						
47					USB0_DM		
48					USB0_DP		
49	VSS_USB						
50		P56	EDACK1	MTIOC3C/ TIOCA1			
51	TRDATA3	P55	WAIT#/ EDREQ0	MTIOC4D/TMO3	CRX1/ET_EXOUT	IRQ10	
52	TRDATA2	P54	ALE/EDACK0	MTIOC4B/TMCI1	CTS2#/RTS2#/ SS2#/CTX1/ ET_LINKSTA		
53	BCLK	P53 <sup>(注1)</sup>					
54		P52	RD#		RXD2/SMISO2/ SSCL2/SSLB3		
55		P51	WR1#/BC1#/ WAIT#		SCK2/SSLB2		
56		P50	WR0#/WR#		TXD2/SMOSI2/ SSDA2/SSLB1		
57	VSS						
58	TRCLK	P83	EDACK1	MTIOC4C	CTS10#/RTS10#/ SS10#/ET_CRS/ RMII_CRS_DV		
59	VCC						
60		PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TIOCB6/TMO2/ PO31	TXD8/SMOSI8/ SSDA8/MISOA/ ET_COL	IRQ14	
61		PC6	A22/CS1#	MTIOC3C/ MTCLKA/ TIOCA6/TMCI2/ PO30	RXD8/SMISO8/ SSCL8/MOSIA/ ET_ETXD3	IRQ13	
62		PC5	A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TIOCD6/TCLKF/ TMRI2/PO29	SCK8/RSPCKA/ ET_ETXD2		
63	TRSYNC	P82	EDREQ1	MTIOC4A/PO28	TXD10/SMOSI10/ SSDA10/ ET_ETXD1/ RMII_TXD1		
64	TRDATA1	P81	EDACK0	MTIOC3D/PO27	RXD10/SMISO10/ SSCL10/ ET_ETXD0/ RMII_TXD0		
65	TRDATA0	P80	EDREQ0	MTIOC3B/PO26	SCK10/ET_TX_EN/ RMII_TXD_EN		




表 1.8 機能別端子一覧(144ピンLQFP)(4/7)

				1	1	I	
ピン番号 144ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB、 PDC)	割り込み	S12AD、 AD、 DA
66		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TIOCC6/TCLKE/ TMCI1/PO25/ POE0#	SCK5/CTS8#/ RTS8#/SS8#/ SSLA0/ET_TX_CLK		
67		PC3	A19	MTIOC4D/ TCLKB/PO24	TXD5/SMOSI5/ SSDA5/IETXD/ ET_TX_ER		
68		P77	CS7#	PO23	TXD11/SMOSI11/ SSDA11/ ET_RX_ER/ RMII_RX_ER		
69		P76	CS6#	PO22	RXD11/SMISO11/ SSCL11/ ET_RX_CLK/ REF50CK		
70		PC2	A18	MTIOC4B/ TCLKA/PO21	RXD5/SMISO5/ SSCL5/SSLA3/ IERXD/ET_RX_DV		
71		P75	CS5#	PO20	SCK11/ET_ERXD0/ RMII_RXD0		
72		P74	CS4#	PO19	CTS11#/RTS11#/ SS11#/ET_ERXD1/ RMII_RXD1		
73		PC1	A17	MTIOC3A/ TCLKD/PO18	SCK5/SSLA2/SDA3/ ET_ERXD2	IRQ12	
74	VCC						
75		PC0	A16	MTIOC3C/ TCLKC/PO17	CTS5#/RTS5#/ SS5#/SSLA1/SCL3/ ET_ERXD3	IRQ14	
76	VSS						
77		P73	CS3#	PO16	ET_WOL		
78		PB7	A15	MTIOC3B/ TIOCB5/PO31	TXD9/SMOSI9/ SSDA9/ET_CRS/ RMII_CRS_DV		
79		PB6	A14	MTIOC3D/ TIOCA5/PO30	RXD9/SMISO9/ SSCL9/ET_ETXD1/ RMII_TXD1		
80		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/TMRI1/ PO29/POE1#	SCK9/ET_ETXD0/ RMII_TXD0		
81		PB4	A12	TIOCA4/PO28	CTS9#/RTS9#/ SS9#/ET_TX_EN/ RMII_TXD_EN		
82		PB3	A11	MTIOCOA/ MTIOC4A/ TIOCD3/TCLKD/ TMO0/PO27/ POE3#	SCK4/SCK6/ ET_RX_ER/ RMII_RX_ER		



表 1.8 機能別端子一覧(144ピンLQFP)(5/7)

ピン番号				タイマ	通信		
144ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
83		PB2	A10	TIOCC3/TCLKC/ PO26	CTS4#/RTS4#/ CTS6#/RTS6#/ SS4#/SS6#/ ET_RX_CLK/ REF50CK		
84		PB1	A9	MTIOCOC/ MTIOC4C/ TIOCB3/TMCIO/ PO25	TXD4/TXD6/ SMOSI4/SMOSI6/ SSDA4/SSDA6/ ET_ERXD0/ RMII_RXD0	IRQ4-DS	
85		P72	CS2#		ET_MDC		
86		P71	CS1#		ET_MDIO		
87		PB0	A8	MTIC5W/ TIOCA3/PO24	RXD4/RXD6/ SMISO4/SMISO6/ SSCL4/SSCL6/ RSPCKA/ ET_ERXD1/ RMII_RXD1	IRQ12	
88		PA7	A7	TIOCB2/PO23	MISOA/ET_WOL		
89		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/TMCI3/ PO22/POE2#	CTS5#/RTS5#/SS5# MOSIA/ET_EXOUT		
90		PA5	A5	TIOCB1/PO21	RSPCKA/ ET_LINKSTA		
91	VCC						
92		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/TMRI0/ PO20	TXD5/SMOSI5/ SSDA5/SSLA0/ ET_MDC	IRQ5-DS	
93	VSS						
94		PA3	A3	MTIOCOD/ MTCLKD/ TIOCDO/TCLKB/ PO19	RXD5/SMISO5/ SSCL5/ET_MDIO	IRQ6-DS	
95		PA2	A2	PO18	RXD5/SMISO5/ SSCL5/SSLA3		
96		PA1	A1	MTIOC0B/ MTCLKC/ TIOCB0/PO17	SCK5/SSLA2/ ET_WOL	IRQ11	
97		PA0	A0/BC0#	MTIOC4A/ TIOCA0/PO16	SSLA1/ET_TX_EN/ RMII_TXD_EN		
98		P67	CS7#/DQM1		CRX2 <sup>(注2)</sup>	IRQ15	
99		P66	CS6#/DQM0		CTX2 <sup>(注2)</sup>		
100		P65	CS5#/CKE				
101		PE7	D15[A15/D15]	TIOCB11	MISOB	IRQ7	AN5
102		PE6	D14[A14/D14]	TIOCA11	MOSIB	IRQ6	AN4
103	VCC						
104		P70	SDCLK				
105	VSS						



表 1.8 機能別端子一覧(144ピンLQFP)(6/7)

ピン番号				タイマ	通信		
144ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
106		PE5	D13[A13/D13]	MTIOC4C/ MTIOC2B/ TIOCB10	RSPCKB/ ET_RX_CLK/ REF50CK	IRQ5	AN3
107		PE4	D12[A12/D12]	MTIOC4D/ MTIOC1A/ TIOCA10/PO28	SSLB0/ET_ERXD2		AN2
108		PE3	D11[A11/D11]	MTIOC4B/ TIOCB9/PO26/ POE8#	CTS12#/RTS12#/ SS12#/MISOB/ ET_ERXD3		AN1
109		PE2	D10[A10/D10]	MTIOC4A/ TIOCA9/PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN0
110		PE1	D9[A9/D9]	MTIOC4C/ TIOCD9/PO18	TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12/SSLB2/ RSPCKB		ANEX1
111		PE0	D8[A8/D8]	TIOCC9	SCK12/SSLB1		ANEX0
112		P64	CS4#/WE#				
113		P63	CS3#/CAS#				
114		P62	CS2#/RAS#				
115		P61	CS1#/SDCS#				
116	VSS						
117		P60	CS0#				
118	VCC						
119		PD7	D7[A7/D7]	MTIC5U/POE0#	SSLC3	IRQ7	AN7
120		PD6	D6[A6/D6]	MTIC5V/POE1#	SSLC2	IRQ6	AN6
121		PD5	D5[A5/D5]	MTIC5W/POE2#	SSLC1	IRQ5	AN013
122		PD4	D4[A4/D4]	POE3#	SSLC0	IRQ4	AN012
123		PD3	D3[A3/D3]	TIOCB8/TCLKH/ POE8#	RSPCKC	IRQ3	AN011
124		PD2	D2[A2/D2]	MTIOC4D/ TIOCA8	MISOC/CRX0	IRQ2	AN010
125		PD1	D1[A1/D1]	MTIOC4B/ TIOCB7/TCLKG	MOSIC/CTX0	IRQ1	AN009
126		PD0	D0[A0/D0]	TIOCA7	0.707#/2707***	IRQ0	AN008
127		P93	A19		CTS7#/RTS7#/SS7#		AN017
128		P92	A18		RXD7/SMISO7/ SSCL7		AN016
129		P91	A17		SCK7		AN015
130	VSS						
131		P90	A16		TXD7/SMOSI7/ SSDA7		AN014
132	VCC						
133		P47				IRQ15-DS	AN007
134		P46				IRQ14-DS	AN006
135		P45				IRQ13-DS	AN005
136		P44				IRQ12-DS	AN004



表 1.8 機能別端子一覧(144ピンLQFP)(7/7)

ピン番号				タイマ	通信		
144ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC SDRAMC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB, PDC)	割り込み	S12AD、 AD、 DA
137		P43				IRQ11-DS	AN003
138		P42				IRQ10-DS	AN002
139		P41				IRQ9-DS	AN001
140	VREFL0						
141		P40				IRQ8-DS	AN000
142	VREFH0						
143	AVCC0						
144		P07				IRQ15	ADTRG0#

注1. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

注2. ROM容量2Mバイト/1.5Mバイトのみ有効



表 1.9 機能別端子一覧(100ピンTFLGA)(1/5)

ピン番号	商店			タイマ	通信		CAOAD
100ピン TFLGA	電源 クロック システム制御	I/Oポート	バス EXDMAC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	S12AD、 AD、 DA
A1		P05				IRQ13	DA1
A2	VREFH						
А3		P07				IRQ15	ADTRG0#
A4	VREFL0						
A5		P43				IRQ11-DS	AN003
A6		PD0	D0[A0/D0]			IRQ0	AN008
A7		PD4	D4[A4/D4]	POE3#		IRQ4	AN012
A8		PE0	D8[A8/D8]		SCK12/SSLB1		ANEX0
A9		PE1	D9[A9/D9]	MTIOC4C/ PO18	TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12/SSLB2/ RSPCKB		ANEX1
A10		PE2	D10[A10/D10]	MTIOC4A/ PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN0
B1	EMLE						
B2	AVSS0						
В3	AVCC0						
B4		P40				IRQ8-DS	AN000
B5		P44				IRQ12-DS	AN004
B6		PD1	D1[A1/D1]	MTIOC4B	CTX0 <sup>(注1)</sup>	IRQ1	AN009
B7		PD3	D3[A3/D3]	POE8#		IRQ3	AN011
B8		PD6	D6[A6/D6]	MTIC5V/ POE1#		IRQ6	AN6
В9		PD7	D7[A7/D7]	MTIC5U/ POE0#		IRQ7	AN7
B10		PE3	D11[A11/D11]	MTIOC4B/ PO26/POE8#	CTS12#/RTS12#/ SS12#/MISOB/ ET_ERXD3		AN1
C1	VCL						
C2	VREFL						
C3		PJ3		MTIOC3C	CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0#		
C4	VREFH0						
C5		P42				IRQ10-DS	AN002
C6		P47				IRQ15-DS	AN007
C7		PD2	D2[A2/D2]	MTIOC4D	CRX0 <sup>(注1)</sup>	IRQ2	AN010
C8		PD5	D5[A5/D5]	MTIC5W/ POE2#		IRQ5	AN013
C9		PE5	D13[A13/D13]	MTIOC4C/ MTIOC2B	RSPCKB/ ET_RX_CLK/ REF50CK	IRQ5	AN3
C10		PE4	D12[A12/D12]	MTIOC4D/ MTIOC1A/ PO28	SSLB0/ET_ERXD2		AN2
D1	XCIN						
D2	XCOUT						1



表 1.9 機能別端子一覧 (100ピンTFLGA) (2/5)

ピン番号	電源		バス	タイマ	通信		S12AD、
100ピン TFLGA	クロック システム制御	1/0ポート	EXDMAC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	AD, DA
D3	MD/FINED						
D4	VBATT						
D5		P45				IRQ13-DS	AN005
D6		P46				IRQ14-DS	AN006
D7		PE6	D14[A14/D14]		MOSIB	IRQ6	AN4
D8		PE7	D15[A15/D15]		MISOB	IRQ7	AN5
D9		PA1	A1	MTIOC0B/ MTCLKC/ TIOCB0/PO17	SCK5/SSLA2/ ET_WOL	IRQ11	
D10		PA0	A0/BC0#	MTIOC4A/ TIOCA0/PO16	SSLA1/ET_TX_EN/ RMII_TXD_EN		
E1	XTAL	P37					
E2	VSS						
E3	RES#						
E4	TRST#	P34		MTIOC0A/ TMCI3/PO12/ POE2#	SCK6/SCK0/ USB0_DPRPD	IRQ4	
E5		P41				IRQ9-DS	AN001
E6		PA2	A2	PO18	RXD5/SMISO5/ SSCL5/SSLA3		
E7		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMCI3/PO22/ POE2#	CTS5#/RTS5#/ SS5#/MOSIA/ ET_EXOUT		
E8		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/PO20	TXD5/SMOSI5/ SSDA5/SSLA0/ ET_MDC	IRQ5-DS	
E9		PA5	A5	TIOCB1/PO21	RSPCKA/ ET_LINKSTA		
E10		PA3	A3	MTIOC0D/ MTCLKD/ TIOCD0/ TCLKB/PO19	RXD5/SMISO5/ SSCL5/ET_MDIO	IRQ6-DS	
F1	EXTAL	P36					
F2	VCC						
F3		P35				NMI	
F4		P32		MTIOCOC/ TIOCCO/TMO3/ PO10/ RTCOUT/ RTCIC2	TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0 (注1) / USB0_VBUSEN	IRQ2-DS	
F5		P12		TMCI1	RXD2/SMISO2/ SSCL2/SCL0[FM+]	IRQ2	
F6		PB3	A11	MTIOC0A/ MTIOC4A/ TIOCD3/ TCLKD/TMO0/ PO27/POE3#	SCK6/ET_RX_ER/ RMII_RX_ER		



表 1.9 機能別端子一覧 (100ピンTFLGA) (3/5)

ピン番号	高海			タイマ	通信		04040
100ピン TFLGA	電源 クロック システム制御	l/Oポート	バス EXDMAC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	S12AD、 AD、 DA
F7		PB2	A10	TIOCC3/ TCLKC/PO26	CTS6#/RTS6#/ SS6#/ET_RX_CLK/ REF50CK		
F8		PB0	A8	MTIC5W/ TIOCA3/PO24	RXD6/SMISO6/ SSCL6/RSPCKA/ ET_ERXD1/ RMII_RXD1	IRQ12	
F9		PA7	A7	TIOCB2/PO23	MISOA/ET_WOL		
F10	VSS						
G1		P33		MTIOC0D/ TIOCD0/ TMRI3/PO11/ POE3#	RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0 (注1)	IRQ3-DS	
G2	TMS	P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/ SS1#/SSLB0/ USB0_DPUPE	IRQ1-DS	
G3	TDI	P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/POE8#	RXD1/SMISO1/ SSCL1/MISOB/ USB0_DRPD	IRQ0-DS	
G4	TCK/FINEC	P27	CS7#	MTIOC2B/ TMCl3/PO7	SCK1/RSPCKB		
G5	BCLK	P53 <sup>(注2)</sup>					
G6		P52	RD#		RXD2/SMISO2/ SSCL2/SSLB3		
G7		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/PO29/ POE1#	SCK9/ET_ETXD0/ RMII_TXD0		
G8		PB4	A12	TIOCA4/PO28	CTS9#/RTS9#/ SS9#/ET_TX_EN/ RMII_TXD_EN		
G9		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMCI0/PO25	TXD6/SMOSI6/ SSDA6/ET_ERXD0/ RMII_RXD0	IRQ4-DS	
G10	VCC						
H1	TDO	P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1/ MOSIB		
H2		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/SMISO3/ SSCL3/ USB0_DPRPD		ADTRG0#
НЗ		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT	TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ MOSIA/SCL2-DS/ IERXD/ USB0_VBUS/ USB0_VBUS/ USB0_OVRCURB	IRQ6	ADTRG0#



表 1.9 機能別端子一覧 (100ピンTFLGA) (4/5)

,			-0/1/ (4/0)				
ピン番号 100ピン TFLGA	電源 クロック システム制御	l/Oポート	バス EXDMAC	タイマ (MTU、TPU、 TMR、PPG、	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、	割り込み	S12AD、 AD、 DA
H4		P15		RTC、POE)  MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/TMCI2/ PO13	CAN, IEB, USB)  RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS	IRQ5	
H5		P55	WAIT#/ EDREQ0	MTIOC4D/ TMO3	CRX1/ET_EXOUT	IRQ10	
H6		P54	ALE/EDACK0	MTIOC4B/ TMCI1	CTS2#/RTS2#/ SS2#/CTX1/ ET_LINKSTA		
H7		PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/PO31	TXD8/SMOSI8/ SSDA8/MISOA/ ET_COL	IRQ14	
H8		PC6	A22/CS1#	MTIOC3C/ MTCLKA/ TMCI2/PO30	RXD8/SMISO8/ SSCL8/MOSIA/ ET_ETXD3	IRQ13	
H9		PB6	A14	MTIOC3D/ TIOCA5/PO30	RXD9/SMISO9/ SSCL9/ET_ETXD1/ RMII_TXD1		
H10		PB7	A15	MTIOC3B/ TIOCB5/PO31	TXD9/SMOSI9/ SSDA9/ET_CRS/ RMII_CRS_DV		
J1		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUSEN		
J2		P21		MTIOC1B/ TIOCA3/ TMCI0/PO1	RXD0/SMISO0/ SSCL0/ USB0_EXICEN	IRQ9	
J3		P17		MTIOC3A/ MTIOC3B/ TIOCBO/ TCLKD/TMO1/ PO15/POE8#	SCK1/TXD3/ SMOSI3/SSDA3/ MISOA/SDA2-DS/ IETXD	IRQ7	ADTRG#
J4		P13		MTIOC0B/ TIOCA5/TMO3/ PO13	TXD2/SMOSI2/ SSDA2/SDA0[FM+]	IRQ3	ADTRG#
J5	VSS_USB						
J6	VCC_USB						
J7		P50	WR0#/WR#		TXD2/SMOSI2/ SSDA2/SSLB1		
J8		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMCI1/PO25/ POE0#	SCK5/CTS8#/ RTS8#/SS8#/ SSLA0/ET_TX_CLK		
J9		PC0	A16	MTIOC3C/ TCLKC/PO17	CTS5#/RTS5#/ SS5#/SSLA1/ ET_ERXD3	IRQ14	
J10		PC1	A17	MTIOC3A/ TCLKD/PO18	SCK5/SSLA2/ ET_ERXD2	IRQ12	
K1		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ USB0_DPUPE		



表 1.9 機能別端子一覧 (100ピンTFLGA) (5 / 5)

ピン番号	電源			タイマ	通信		S12AD.
100ピン TFLGA	<sub>电源</sub> クロック システム制御	l/Oポート	バス EXDMAC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	AD, DA
K2		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/TMO0/ PO2	SCK0/USB0_DRPD		
K3		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/SMOSI0/ SSDA0/USB0_ID	IRQ8	
K4		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/TMRI2/ PO15	CTS1#/RTS1#/ SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	
K5					USB0_DM		
K6					USB0_DP		
K7		P51	WR1#/BC1#/ WAIT#		SCK2/SSLB2		
K8		PC5	A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/PO29	SCK8/RSPCKA/ ET_ETXD2		
K9		PC3	A19	MTIOC4D/ TCLKB/PO24	TXD5/SMOSI5/ SSDA5/IETXD/ ET_TX_ER		
K10		PC2	A18	MTIOC4B/ TCLKA/PO21	RXD5/SMISO5/ SSCL5/SSLA3/ IERXD/ET_RX_DV		

注1. ROM容量768Kバイト以上のみ有効

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。



表 1.10 機能別端子一覧(100ピンLQFP)(1/5)

ピン番号	電源			タイマ	通信		S12AD、
100ピン LQFP	クロック システム制御	l/Oポート	バス EXDMAC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	AD, DA
1	VREFH						
2	EMLE						
3	VREFL						
4		PJ3		MTIOC3C	CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0#		
5	VCL						
6	VBATT						
7	MD/FINED						
8	XCIN						
9	XCOUT						
10	RES#						
11	XTAL	P37					
12	VSS						
13	EXTAL	P36					
14	VCC						
15		P35				NMI	
16	TRST#	P34		MTIOC0A/ TMCI3/PO12/ POE2#	SCK6/SCK0/ USB0_DPRPD	IRQ4	
17		P33		MTIOC0D/ TIOCD0/ TMRI3/PO11/ POE3#	RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0 (注1)	IRQ3-DS	
18		P32		MTIOCOC/ TIOCCO/TMO3/ PO10/ RTCOUT/ RTCIC2	TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0 (注1) / USB0_VBUSEN	IRQ2-DS	
19	TMS	P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/ SS1#/SSLB0/ USB0_DPUPE	IRQ1-DS	
20	TDI	P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/POE8#	RXD1/SMISO1/ SSCL1/MISOB/ USB0_DRPD	IRQ0-DS	
21	TCK/FINEC	P27	CS7#	MTIOC2B/ TMCI3/PO7	SCK1/RSPCKB		
22	TDO	P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1/ MOSIB		
23		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/SMISO3/ SSCL3/ USB0_DPRPD		ADTRG0#
24		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUSEN		
25		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ USB0_DPUPE		



表 1.10 機能別端子一覧(100ピンLQFP)(2/5)

ピン番号				タイマ	通信		
100ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	S12AD、 AD、 DA
26		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/TMO0/ PO2	SCK0/USB0_DRPD		
27		P21		MTIOC1B/ TIOCA3/ TMCI0/PO1	RXD0/SMISO0/ SSCL0/ USB0_EXICEN	IRQ9	
28		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/SMOSI0/ SSDA0/USB0_ID	IRQ8	
29		P17		MTIOC3A/ MTIOC3B/ TIOCBO/ TCLKD/TMO1/ PO15/POE8#	SCK1/TXD3/ SMOSI3/SSDA3/ MISOA/SDA2-DS/ IETXD	IRQ7	ADTRG#
30		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT	TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ MOSIA/SCL2-DS/ IERXD/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB	IRQ6	ADTRG0#
31		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/TMCI2/ PO13	RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS	IRQ5	
32		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/TMRI2/ PO15	CTS1#/RTS1#/ SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	
33		P13		MTIOC0B/ TIOCA5/TMO3/ PO13	TXD2/SMOSI2/ SSDA2/SDA0[FM+]	IRQ3	ADTRG#
34		P12		TMCI1	RXD2/SMISO2/ SSCL2/SCL0[FM+]	IRQ2	
35	VCC_USB						
36					USB0_DM		
37					USB0_DP		
38	VSS_USB	Dec	)	MTIOCAR'	ODVA/ET EVOLET	IDO40	
39		P55	WAIT#/ EDREQ0	MTIOC4D/ TMO3	CRX1/ET_EXOUT	IRQ10	
40		P54	ALE/EDACK0	MTIOC4B/ TMCI1	CTS2#/RTS2#/ SS2#/CTX1/ ET_LINKSTA		
41	BCLK	P53 <sup>(注2)</sup>					
42		P52	RD#		RXD2/SMISO2/ SSCL2/SSLB3		
43		P51	WR1#/BC1#/ WAIT#		SCK2/SSLB2		
44		P50	WR0#/WR#		TXD2/SMOSI2/ SSDA2/SSLB1		



表 1.10 機能別端子一覧 (100ピンLQFP) (3/5)

表 1.10 ピン番号			, (=, =,	タイマ	通信		
100ピン LQFP	電源 クロック システム制御	1/0ポート	バス EXDMAC	(MTU, TPU, TMR, PPG, RTC, POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	S12AD、 AD、 DA
45		PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/PO31	TXD8/SMOSI8/ SSDA8/MISOA/ ET_COL	IRQ14	
46		PC6	A22/CS1#	MTIOC3C/ MTCLKA/ TMCI2/PO30	RXD8/SMISO8/ SSCL8/MOSIA/ ET_ETXD3	IRQ13	
47		PC5	A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/PO29	SCK8/RSPCKA/ ET_ETXD2		
48		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMCI1/PO25/ POE0#	SCK5/CTS8#/ RTS8#/SS8#/ SSLA0/ET_TX_CLK		
49		PC3	A19	MTIOC4D/ TCLKB/PO24	TXD5/SMOSI5/ SSDA5/IETXD/ ET_TX_ER		
50		PC2	A18	MTIOC4B/ TCLKA/PO21	RXD5/SMISO5/ SSCL5/SSLA3/ IERXD/ET_RX_DV		
51		PC1	A17	MTIOC3A/ TCLKD/PO18	SCK5/SSLA2/ ET_ERXD2	IRQ12	
52		PC0	A16	MTIOC3C/ TCLKC/PO17	CTS5#/RTS5#/ SS5#/SSLA1/ ET_ERXD3	IRQ14	
53		PB7	A15	MTIOC3B/ TIOCB5/PO31	TXD9/SMOSI9/ SSDA9/ET_CRS/ RMII_CRS_DV		
54		PB6	A14	MTIOC3D/ TIOCA5/PO30	RXD9/SMISO9/ SSCL9/ET_ETXD1/ RMII_TXD1		
55		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/PO29/ POE1#	SCK9/ET_ETXD0/ RMII_TXD0		
56		PB4	A12	TIOCA4/PO28	CTS9#/RTS9#/ SS9#/ET_TX_EN/ RMII_TXD_EN		
57		PB3	A11	MTIOC0A/ MTIOC4A/ TIOCD3/ TCLKD/TMO0/ PO27/POE3#	SCK6/ET_RX_ER/ RMII_RX_ER		
58		PB2	A10	TIOCC3/ TCLKC/PO26	CTS6#/RTS6#/ SS6#/ET_RX_CLK/ REF50CK		
59		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMCI0/PO25	TXD6/SMOSI6/ SSDA6/ET_ERXD0/ RMII_RXD0	IRQ4-DS	
60	VCC						
61		PB0	A8	MTIC5W/ TIOCA3/PO24	RXD6/SMISO6/ SSCL6/RSPCKA/ ET_ERXD1/ RMII_RXD1	IRQ12	



表 1.10 機能別端子一覧(100ピンLQFP)(4/5)

ピン番号				タイマ	通信		
100ピン LQFP	電源 クロック システム制御	l/Oポート	バス EXDMAC	(MTU、TPU、 TMR、PPG、 RTC、POE)	(ETHERC, SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	S12AD、 AD、 DA
62	VSS						
63		PA7	A7	TIOCB2/PO23	MISOA/ET_WOL		
64		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMCI3/PO22/ POE2#	CTS5#/RTS5#/ SS5#/MOSIA/ ET_EXOUT		
65		PA5	A5	TIOCB1/PO21	RSPCKA/ ET_LINKSTA		
66		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/PO20	TXD5/SMOSI5/ SSDA5/SSLA0/ ET_MDC	IRQ5-DS	
67		PA3	A3	MTIOC0D/ MTCLKD/ TIOCD0/ TCLKB/PO19	RXD5/SMISO5/ SSCL5/ET_MDIO	IRQ6-DS	
68		PA2	A2	PO18	RXD5/SMISO5/ SSCL5/SSLA3		
69		PA1	A1	MTIOC0B/ MTCLKC/ TIOCB0/PO17	SCK5/SSLA2/ ET_WOL	IRQ11	
70		PA0	A0/BC0#	MTIOC4A/ TIOCA0/PO16	SSLA1/ET_TX_EN/ RMII_TXD_EN		
71		PE7	D15[A15/D15]		MISOB	IRQ7	AN5
72		PE6	D14[A14/D14]		MOSIB	IRQ6	AN4
73		PE5	D13[A13/D13]	MTIOC4C/ MTIOC2B	RSPCKB/ ET_RX_CLK/ REF50CK	IRQ5	AN3
74		PE4	D12[A12/D12]	MTIOC4D/ MTIOC1A/ PO28	SSLB0/ET_ERXD2		AN2
75		PE3	D11[A11/D11]	MTIOC4B/ PO26/POE8#	CTS12#/RTS12#/ SS12#/MISOB/ ET_ERXD3		AN1
76		PE2	D10[A10/D10]	MTIOC4A/ PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN0
77		PE1	D9[A9/D9]	MTIOC4C/ PO18	TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12/SSLB2/ RSPCKB		ANEX1
78		PE0	D8[A8/D8]		SCK12/SSLB1		ANEX0
79		PD7	D7[A7/D7]	MTIC5U/ POE0#		IRQ7	AN7
80		PD6	D6[A6/D6]	MTIC5V/ POE1#		IRQ6	AN6
81		PD5	D5[A5/D5]	MTIC5W/ POE2#		IRQ5	AN013
82		PD4	D4[A4/D4]	POE3#		IRQ4	AN012
83		PD3	D3[A3/D3]	POE8#		IRQ3	AN011
84		PD2	D2[A2/D2]	MTIOC4D	CRX0 <sup>(注1)</sup>	IRQ2	AN010



表 1.10 機能別端子一覧(100ピンLQFP)(5/5)

ピン番号 100ピン LQFP	電源 クロック システム制御	1/0ポート	バス EXDMAC	タイマ (MTU、TPU、 TMR、PPG、 RTC、POE)	通信 (ETHERC、SCIc、 SCId、RSPI、RIIC、 CAN、IEB、USB)	割り込み	S12AD、 AD、 DA
85		PD1	D1[A1/D1]	MTIOC4B	CTX0 <sup>(注1)</sup>	IRQ1	AN009
86		PD0	D0[A0/D0]			IRQ0	AN008
87		P47				IRQ15-DS	AN007
88		P46				IRQ14-DS	AN006
89		P45				IRQ13-DS	AN005
90		P44				IRQ12-DS	AN004
91		P43				IRQ11-DS	AN003
92		P42				IRQ10-DS	AN002
93		P41				IRQ9-DS	AN001
94	VREFL0						
95		P40				IRQ8-DS	AN000
96	VREFH0						
97	AVCC0						
98		P07				IRQ15	ADTRG0#
99	AVSS0						
100		P05				IRQ13	DA1

注1. ROM容量768Kバイト以上のみ有効

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。



## 表 1.11 機能別端子一覧 (64 ピンTFLGA) (1 / 2)

ピン番号	電源		タイマ	通信		S12ADa,
64ピン TFLGA	クロック システム制御	I/Oポート	(MTU2a、TPUa、TMR、 PPG、RTCa、POE2a)	(SCIc、SCId、RSPI、 RIIC、CAN、IEB、USB)	割り込み	DAa
A1		P05			IRQ13	DA1
A2	AVCC0					
А3	VREFH0					
A4	VREFL0					
A5	VREFH					
A6	VREFL					
A7		PE2	MTIOC4A/PO23	RXD12/SMISO12/SSCL12/ RXDX12/SSLB3/MOSIB	IRQ7-DS	AN010
A8		PE3	MTIOC4B/PO26/POE8#	CTS12#/RTS12#/SS12#/ MISOB		AN011
B1	VCL					
B2	AVSS0					
В3		P40			IRQ8-DS	AN000
В4		P42			IRQ10-DS	AN002
B5		P44			IRQ12-DS	AN004
B6		P46			IRQ14-DS	AN006
В7		PE1	MTIOC4C/PO18	TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/SSLB2/ RSPCKB		AN009
B8		PE4	MTIOC4D/MTIOC1A/PO28	SSLB0		AN012
C1	XCIN					
C2	MD/FINED					
C3	EMLE					
C4		P41			IRQ9-DS	AN001
C5		P43			IRQ11-DS	AN003
C6		PE0		SCK12/SSLB1		AN008
C7		PE5	MTIOC4C/MTIOC2B	RSPCKB	IRQ5	AN013
C8		PA0	MTIOC4A/TIOCA0/PO16	SSLA1		
D1	XCOUT					
D2	RES#					
D3	TCK FINEC	P27	MTIOC2B/TMCI3	SCK1/RSPCKB		
D4		P14	MTIOC3A/MTCLKA/ TIOCB5/TCLKA/TMRI2	CTS1#/RTS1#/SS1#/CTX1/ USB0_DPUPE/ USB0_OVRCURA	IRQ4	
D5		PA6	MTIC5V/MTCLKB/TIOCA2/ TMCl3/PO22/POE2#	CTS5#/RTS5#/SS5#/ MOSIA		
D6		PA4	MTIC5U/MTCLKA/TIOCA1/ TMRI0/PO20	TXD5/SMOSI5/SSDA5/ SSLA0	IRQ5-DS	
D7		PA1	MTIOC0B/MTCLKC/ TIOCB0/PO17	SCK5/SSLA2/SCL2	IRQ11	
D8		PA3	MTIOC0D/MTCLKD/ TIOCD0/TCLKB/PO19	RXD5/SMISO5/SSCL5/ SDA2	IRQ6-DS	
E1	VSS					
E2	VBATT					
E3	TDI	P30	MTIOC4B/TMRI3/POE8#/ RTCIC0	RXD1/SMISO1/SSCL1/ MISOB/USB0_DRPD	IRQ0-DS	



## 表 1.11 機能別端子一覧 (64 ピンTFLGA) (2 / 2)

ピン番号	電源		タイマ	通信		
64ピン TFLGA	クロック システム制御	1/0ポート	(MTU2a、TPUa、TMR、 PPG、RTCa、POE2a)	(SCIc、SCId、RSPI、 RIIC、CAN、IEB、USB)	割り込み	S12ADa、 DAa
E4	TMS	P16	MTIOC3C/MTIOC3D/ TIOCB1/TCLKC/TMO2/ RTCOUT			ADTRG0#
E5		PC4	MTIOC3D/MTCLKC/TMCI1/ PO25/POE0#	SCK5/SSLA0/ USB0_DPRPD		
E6	VCC					
E7	VSS					
E8		PB0	MTIC5W/TIOCA3/PO24	RXD6/SMISO6/SSCL6/ RSPCKA	IRQ12	
F1	VCC					
F2		P35			NMI	
F3		P31	MTIOC4D/TMCI2/RTCIC1	CTS1#/RTS1#/SS1#/ SSLB0/USB0_DPUPE	IRQ1-DS	
F4		PC5	MTIOC3B/MTCLKD/TMRI2/ PO29	RSPCKA/USB0_ID		
F5		P15	MTIOC0B/MTCLKB/ TIOCB2/TCLKB/TMCI2	RXD1/SMISO1/SSCL1/ CRX1-DS/USB1_DPUPE	IRQ5	
F6		PB1	MTIOC0C/MTIOC4C/ TIOCB3/TMCI0/PO25	TXD6/SMOSI6/SSDA6	IRQ4-DS	
F7		PB5	MTIOC2A/MTIOC1B/ TIOCB4/TMRI1/PO29/ POE1#	SCK9		
F8		PB3	MTIOC0A/MTIOC4A/ TIOCD3/TCLKD/TMO0/ PO27/POE3#	SCK6		
G1	EXTAL	P36				
G2	TDO	P26	MTIOC2A/TMO1	TXD1/SMOSI1/SSDA1/ MOSIB/USB0_VBUSEN		
G3	VCC_USB					
G4	VSS_USB					
G5	VCC_USB					
G6		PC6	MTIOC3C/MTCLKA/TMCI2/ PO30	MOSIA/USB0_EXICEN	IRQ13	
G7		PC3	MTIOC4D/TCLKB/PO24	TXD5/SMOSI5/SSDA5/ SDA2/IETXD		
G8		PB6	MTIOC3D/TIOCA5/PO30	RXD9/SMISO9/SSCL9		
H1	XTAL	P37				
H2	TRST#	P17	MTIOC3A/MTIOC3B/ TIOCB0/TCLKD/TMO1/ POE8#	SCK1/MISOA/SDA2-DS/ IETXD/USB1_VBUS	IRQ7	
НЗ				USB0_DM		
H4				USB0_DP		
H5				USB1_DM		
H6				USB1_DP		
H7		PC2	MTIOC4B/TCLKA/PO21	RXD5/SMISO5/SSCL5/ SSLA3/SCL2/IERXD		
H8		PB7	MTIOC3B/TIOCB5/PO31	TXD9/SMOSI9/SSDA9		



表 1.12 機能別端子一覧 (64 ピンLQFP) (1 / 3)

<u>ピン番号</u>	機能別端于一		タイマ	通信		
64ピン	電源 クロック	1/0ポート	(MTU2a、TPUa、TMR、	(SCIc、SCId、RSPI、	割り込み	S12ADa、 DAa
LQFP	システム制御		PPG、RTCa、POE2a)	RIIC, CAN, IEB, USB)		DAa
1	EMLE					
2	VCL					
3	MD/FINED					
4	XCIN					
5	XCOUT					
6	RES#					
7	XTAL	P37				
8	VSS					
9	EXTAL	P36				
10	VCC					
11		P35			NMI	
12	VBATT					
13		P31	MTIOC4D/TMCI2/PO9/ RTCIC1	CTS1#/RTS1#/SS1#/ SSLB0/USB0_DPUPE	IRQ1-DS	
14	TDI	P30	MTIOC4B/TMRI3/PO8/ POE8#/RTCIC0	RXD1/SMISO1/SSCL1/ MISOB/USB0_DRPD	IRQ0-DS	
15	TCK/FINEC	P27	MTIOC2B/TMCI3/PO7	SCK1/RSPCKB		
16	TDO	P26	MTIOC2A/TMO1/PO6	TXD1/SMOSI1/SSDA1/ MOSIB/USB0_VBUSEN		
17	TRST#	P17	MTIOC3A/MTIOC3B/ TIOCB0/TCLKD/TMO1/ PO15/POE8#	SCK1/MISOA/ SDA2-DS/IETXD	IRQ7	
18	TMS	P16	MTIOC3C/MTIOC3D/ TIOCB1/TCLKC/TMO2/ PO14/RTCOUT	TXD1/SMOSI1/SSDA1/ MOSIA/SCL2-DS/IERXD/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB	IRQ6	ADTRG0#
19		P15	MTIOC0B/MTCLKB/ TIOCB2/TCLKB/TMCI2/ PO13	RXD1/SMISO1/SSCL1/ CRX1-DS	IRQ5	
20		P14	MTIOC3A/MTCLKA/ TIOCB5/TCLKA/TMRI2/ PO15	CTS1#/RTS1#/SS1#/ CTX1/USB0_DPUPE/ USB0_OVRCURA	IRQ4	
21	VCC_USB					
22				USB0_DM		
23				USB0_DP		
24	VSS_USB					
25		P55	MTIOC4D/TMO3	CRX1	IRQ10	
26		P54	MTIOC4B/TMCI1	CTX1		
27		PC7	MTIOC3A/ MTCLKB/TMO2 /PO31	TXD8/SMOSI8/SSDA8/ MISOA	IRQ14	
28		PC6	MTIOC3C/MTCLKA/ TMCI2/PO30	RXD8/SMISO8/SSCL8/ MOSIA/USB0_EXICEN	IRQ13	
29		PC5	MTIOC3B/MTCLKD/ TMRI2/PO29	SCK8/RSPCKA/USB0_ID		
30		PC4	MTIOC3D/MTCLKC/ TMCI1/PO25/POE0#	SCK5/CTS8#/RTS8#/ SS8#/SSLA0/ USB0_DPRPD		
31		PC3	MTIOC4D/TCLKB/ PO24	TXD5/SMOSI5/SSDA5/ IETXD		



表 1.12 機能別端子一覧 (64ピンLQFP) (2/3)

ピン番号	電源		タイマ	通信		S12ADa、
64ピン	クロック	( 024, 0.		(SCIc, SCId, RSPI,	割り込み	DAa
LQFP	システム制御	DC2	PPG、RTCa、POE2a)	RIIC, CAN, IEB, USB)		
32		PC2	MTIOC4B/TCLKA/ PO21	RXD5/SMISO5/SSCL5/ SSLA3/IERXD		
33		PB7/ PC1	MTIOC3B/TIOCB5/ PO31	TXD9/SMOSI9/SSDA9		
34		PB6/ PC0	MTIOC3D/TIOCA5/ PO30	RXD9/SMISO9/SSCL9		
35		PB5	MTIOC2A/MTIOC1B/ TIOCB4/TMRI1/PO29/ POE1#	SCK9		
36		PB3	MTIOC0A/MTIOC4A/ TIOCD3/TCLKD/TMO0/ PO27/POE3#	SCK6		
37		PB1	MTIOC0C/MTIOC4C/ TIOCB3/TMCI0/PO25	TXD6/SMOSI6/SSDA6	IRQ4-DS	
38	VCC					
39		PB0	MTIC5W/TIOCA3/PO24	RXD6/SMISO6/SSCL6/ RSPCKA	IRQ12	
40	VSS					
41		PA6	MTIC5V/MTCLKB/ TIOCA2/TMCI3/PO22/ POE2#	CTS5#/RTS5#/SS5#/ MOSIA		
42		PA4	MTIC5U/MTCLKA/ TIOCA1/TMRI0/PO20	TXD5/SMOSI5/SSDA5/ SSLA0	IRQ5-DS	
43		PA3	MTIOC0D/MTCLKD/ TIOCD0/TCLKB/PO19	RXD5/SMISO5/SSCL5	IRQ6-DS	
44		PA1	MTIOC0B/MTCLKC/ TIOCB0/PO17	SCK5/SSLA2	IRQ11	
45		PA0	MTIOC4A/TIOCA0/ PO16	SSLA1		
46		PE5	MTIOC4C/MTIOC2B	RSPCKB	IRQ5	AN013
47		PE4	MTIOC4D/MTIOC1A/ PO28	SSLB0		AN012
48		PE3	MTIOC4B/PO26/POE8#	CTS12#/RTS12#/ SS12#/MISOB		AN011
49		PE2	MTIOC4A/PO23	RXD12/SMISO12/ SSCL12/RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN010
50		PE1	MTIOC4C/PO18	TXD12/SMOSI12/SSDA12/ TXDX12/SIOX12/SSLB2/ RSPCKB		AN009
51		PE0		SCK12/SSLB1		AN008
52	VREFL					
53		P46			IRQ14-DS	AN006
54	VREFH					
55		P44			IRQ12-DS	AN004
56		P43			IRQ11-DS	AN003
57		P42			IRQ10-DS	AN002
58		P41			IRQ9-DS	AN001
59	VREFL0					
60	-	P40			IRQ8-DS	AN000
61	VREFH0				<u> </u>	-



## 表 1.12 機能別端子一覧 (64 ピンLQFP) (3 / 3)

ピン番号 64ピン LQFP	電源 クロック システム制御	1/0ポート	タイマ (MTU2a、TPUa、TMR、 PPG、RTCa、POE2a)	通信 (SCIc、SCId、RSPI、 RIIC、CAN、IEB、USB)	割り込み	S12ADa、 DAa
62	AVCC0					
63		P05			IRQ13	DA1
64	AVSS0					



表 1.13 機能別端子一覧 (48ピンLQFP) (1/2)

ピン番号	電源		タイマ	通信		CADADa
48ピン LQFP	クロック システム制御	1/0ポート	(MTU2a、TPUa、TMR、 PPG、POE2a)	(SCIc, SCId, RSPI, RIIC, CAN, IEB, USB)	割り込み	S12ADa、 DAa
1	VCL			11100 07110 1250 0057		
2	MD/FINED					
3	RES#					
4	XTAL	P37				
5	VSS					
6	EXTAL	P36				
7	VCC					
8		P35			NMI	
9		P31	MTIOC4D/TMCI2/PO9	CTS1#/RTS1#/SS1#/ SSLB0/USB0_DPUPE	IRQ1-DS	
10		P30	MTIOC4B/TMRI3/PO8/ POE8#	RXD1/SMISO1/SSCL1/ MISOB/USB0_DRPD	IRQ0-DS	
11	FINEC	P27	MTIOC2B/TMCI3/PO7	SCK1/RSPCKB		
12		P26	MTIOC2A/TMO1/PO6	TXD1/SMOSI1/SSDA1/ MOSIB/USB0_VBUSEN		
13		P17	MTIOC3A/MTIOC3B/ TIOCB0/TCLKD/TMO1/ PO15/POE8#	SCK1/MISOA/SDA2-DS/ IETXD	IRQ7	
14		P16	MTIOC3C/MTIOC3D/ TIOCB1/TCLKC/TMO2/ PO14	TXD1/SMOSI1/SSDA1/ MOSIA/SCL2-DS/IERXD/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB	IRQ6	ADTRG0#
15		P15	MTIOC0B/MTCLKB/ TIOCB2/TCLKB/TMCI2/ PO13	RXD1/SMISO1/SSCL1/ CRX1-DS	IRQ5	
16		P14	MTIOC3A/MTCLKA/ TIOCB5/TCLKA/TMRI2/ PO15	CTS1#/RTS1#/SS1#/ CTX1/USB0_DPUPE/ USB0_OVRCURA	IRQ4	
17	VCC_USB					
18				USB0_DM		
19				USB0_DP		
20	VSS_USB					
21		PC7	MTIOC3A/MTCLKB/ TMO2 /PO31	TXD8/SMOSI8/SSDA8/ MISOA	IRQ14	
22		PC6	MTIOC3C/MTCLKA/ TMCI2/PO30	RXD8/SMISO8/SSCL8/ MOSIA/USB0_EXICEN	IRQ13	
23		PC5	MTIOC3B/MTCLKD/ TMRI2/PO29	SCK8/RSPCKA/USB0_ID		
24		PC4	MTIOC3D/MTCLKC/ TMCI1/PO25/POE0#	SCK5/CTS8#/RTS8#/ SS8#//SSLA0/ USB0_DPRPD		
25		PB5/ PC3	MTIOC2A/MTIOC1B/ TIOCB4/TMRI1/PO29/ POE1#			
26		PB3/ PC2	MTIOC0A/MTIOC4A/ TIOCD3/TCLKD/TMO0/ PO27/POE3#	SCK6		
27		PB1/ PC1	MTIOC0C/MTIOC4C/ TIOCB3/TMCI0/PO25	TXD6/SMOSI6/SSDA6	IRQ4-DS	
28	VCC					



# 表 1.13 機能別端子一覧(48 ピンLQFP)(2 / 2)

ピン番号	電源		タイマ	通信		21215
48ピン LQFP	クロック システム制御	l/Oポート	(MTU2a、TPUa、TMR、 PPG、POE2a)	(SCIc、SCId、RSPI、 RIIC、CAN、IEB、USB)	割り込み	S12ADa、 DAa
29		PB0/ PC0	MTIC5W/TIOCA3/PO24	RXD6/SMISO6/SSCL6/ RSPCKA	IRQ12	
30	VSS					
31		PA6	MTIC5V/MTCLKB/TIOCA2/ TMCl3/PO22/POE2#	CTS5#/RTS5#/SS5#/ MOSIA		
32		PA4	MTIC5U/MTCLKA/ TIOCA1/TMRI0/PO20	TXD5/SMOSI5/SSDA5/ SSLA0	IRQ5-DS	
33		PA3	MTIOC0D/MTCLKD/ TIOCD0/TCLKB/PO19	RXD5/SMISO5/SSCL5	IRQ6-DS	
34		PA1	MTIOC0B/MTCLKC/ TIOCB0/PO17	SCK5/SSLA2	IRQ11	
35		PE4	MTIOC4D/MTIOC1A/ PO28	SSLB0		AN012
36		PE3	MTIOC4B/PO26/POE8#	CTS12#/RTS12#/MISOB		AN011
37		PE2	MTIOC4A/PO23	RXD12/SMISO12/SSCL12/ RXDX12/ SSLB3/MOSIB	IRQ7-DS	AN010
38		PE1	MTIOC4C/PO18	TXD12/SMISO12/SSDA12/ TXDX12/SIOX12/SSLB2/ RSPCKB		AN009
39	VREFL					
40		P46			IRQ14-DS	AN006
41	VREFH					
42		P42			IRQ10-DS	AN002
43		P41			IRQ9-DS	AN001
44	VREFL0					
45		P40			IRQ8-DS	AN000
46	VREFH0					
47	AVCC0					
48	AVSS0					



#### CPU 2.

図 2.1 に CPU のレジスタ構成を示します。

# 汎用レジスタ b31 b0 R0 (SP) (注1) R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15

#### 制御レジスタ

PC

b31			b0
	ISP	(割り込みスタックポインタ)	
	USP	(ユーザスタックポインタ)	

INTB (割り込みテーブルレジスタ)

(プログラムカウンタ)

PSW (プロセッサステータスワード)

BPC (バックアップPC)

**BPSW** (バックアップPSW)

**FINTV** (高速割り込みベクタレジスタ)

**FPSW** (浮動小数点ステータスワード)

#### DSP機能命令関連レジスタ


b63 b0

ACC (アキュムレータ)

注1. スタックポインタ (SP) は、PSWのUビットによって、割り込みスタックポインタ (ISP)、または ユーザスタックポインタ(USP)に切り替わります。

図 2.1 CPU レジスタセット





### 2.0.1 汎用レジスタ (R0 ~ R15)

汎用レジスタは、16 本( $R0 \sim R15$ )あります。汎用レジスタ  $R0 \sim R15$  は、データレジスタやアドレスレジスタとして使用します。

汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。

#### 2.1 制御レジスタ

### (1) 割り込みスタックポインタ (ISP) /ユーザスタックポインタ (USP)

スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の2種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。

ISP、USPに4の倍数を設定すると、スタック操作を伴う命令や、割り込みシーケンスのサイクル数が短くなります。

### (2) 割り込みテーブルレジスタ (INTB)

割り込みテーブルレジスタ(INTB)には、可変ベクタテーブルの先頭番地を設定してください。

#### (3) プログラムカウンタ (PC)

プログラムカウンタ (PC) は、実行中の命令の番地を示します。

### (4) プロセッサステータスワード (PSW)

プロセッサステータスワード(PSW)は、命令実行の結果や、CPUの状態を示します。

#### (5) バックアップ PC (BPC)

バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。

### (6) バックアップ PSW (BPSW)

バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。 BPSW のビットの割り当ては、PSW に対応しています。

#### (7) 高速割り込みベクタレジスタ(FINTV)

高速割り込みベクタレジスタ(FINTV)は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込み発生時の分岐先番地を設定してください。

#### (8) 浮動小数点ステータスワード (FPSW)

浮動小数点ステータスワード (FPSW) は、浮動小数点演算結果を示します。

例外処理許可ビット Ej で例外処理を許可(Ej="1")した場合は、例外処理ルーチンで該当する Cj フラグをチェックし、例外発生の要因を判断することができます。例外処理を禁止(Ej="0")した場合は、一連の処理の最後に Fj フラグをチェックし、例外発生の有無を確認することができます。Fj フラグは蓄積フラグです。(j=X、U、Z、O、V)

#### (9) アキュムレータ (ACC)

アキュムレータ (ACC) は、64 ビットのレジスタです。DSP機能命令で使用されます。また、ACC は乗



算命令(EMUL、EMULU、FMUL、MUL)、積和演算命令(RMPA)でも使用され、これらの命令実行の際は ACC の値が変更されます。

ACC への書き込みには、MVTACHI 命令と MVTACLO 命令を使用します。MVTACHI 命令は上位側 32 ビット(b63  $\sim$  b32)に、MVTACLO 命令は下位側 32 ビット(b31  $\sim$  b0)にデータを書きます。

読み出しには MVFACHI 命令、MVFACMI 命令を使用します。 MVFACHI 命令で上位側 32 ビット(b63 ~ b32)、 MVFACMI 命令で中央の 32 ビット(b47 ~ b16)のデータをそれぞれ読みます。




# 3. アドレス空間

## 3.1 アドレス空間

アドレス空間は、 $0000\,0000h$  番地から FFFF FFFFh 番地までの 4G バイトあります。プログラム領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。

図 3.1 に各動作モードのメモリマップを示します。アクセスできる領域は動作モードや各制御ビットの状態によって違います。




ブートモード、ユーザブートモード/USBブートモードは、シングルチップモードと同じアドレス空間となります。 注1. 製品によりROM/RAM容量が異なります。

	ROM (バイ	<b>( h</b> )		RAM (バイト)
容量	アドレス(読み出し専用)	アドレス(書き換え専用)	容量	アドレス
2M	FFE0 0000h~FFFF FFFFh	00E0 0000h~00FF FFFFh	256K	0000 0000h ~ 0003 FFFFh
			192K	0000 0000h ~ 0002 FFFFh
			128K	0000 0000h ~ 0001 FFFFh
1.5M	FFE8 0000h ~ FFFF FFFFh	00E8 0000h ~ 00FF FFFFh	256K	0000 0000h ~ 0003 FFFFh
			192K	0000 0000h ~ 0002 FFFFh
			128K	0000 0000h ~ 0001 FFFFh
1M	FFF0 0000h~FFFF FFFFh	00F0 0000h~00FF FFFFh	256K	0000 0000h ~ 0003 FFFFh
			192K	0000 0000h ~ 0002 FFFFh
			128K	0000 0000h ~ 0001 FFFFh
768K	FFF4 0000h ~ FFFF FFFFh	00F4 0000h ~ 00FF FFFFh		
512K	FFF8 0000h~FFFF FFFFh	00F8 0000h ~ 00FF FFFFh		
384K	FFFA 0000h ~ FFFF FFFFh	00FA 0000h~00FF FFFFh		
256K	FFFC 0000h~FFFF FFFFh	00FC 0000h~00FF FFFFh		
512K	FFF8 0000h~FFFF FFFFh	00F8 0000h ~ 00FF FFFFh	64K	0000 0000h ~ 0000 FFFFh
384K	FFFA 0000h ~ FFFF FFFFh	00FA 0000h~00FF FFFFh		
256K	FFFC 0000h~FFFF FFFFh	00FC 0000h~00FF FFFFh		

注. 製品型名については「表1.3 製品一覧表」を参照してください。

予約領域は、アクセスしないでください。 FCUについての詳細は、ユーザーズマニュアル ハードウエア編の「47. フラッシュメモリ」を参照してください。 注3. 注4.

各動作モードのメモリマップ 図 3.1



### 3.2 外部アドレス空間

外部アドレス空間は、CS 領域(CS0  $\sim$  CS7)と SDRAM 領域(SDCS)に分割されています。CS 領域は、CSn# 端子 ( $n=0\sim7$ ) から出力される CSn# 信号によって最大 8 つの CS 領域(CS0  $\sim$  CS7)に分割できます。図 3.2 に内蔵 ROM 無効拡張モード時の CS 領域(CS0  $\sim$  CS7)、SDRAM 領域(SDCS)とアドレスの対応を示します。





図 3.2 外部アドレス空間と CS 領域(内蔵 ROM 無効拡張モードの場合)



## 4. I/O レジスタ

I/O レジスタ一覧では、内蔵レジスタのアドレスに関する情報をまとめています。表記方法は以下のとおりです。また、レジスタ書き込み時の注意事項についても以下に示します。

### (1) I/O レジスタアドレス一覧(アドレス順)

- 割り付けアドレスの小さいレジスタから順に記載しています。
- モジュールシンボルによる分類をしています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O レジスタの領域で、レジスタ一覧に記載のないアドレスの領域は、予約領域です。予約領域の アクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作については保 証できませんので、アクセスしないようにしてください。

#### (2) I/O レジスタ書き込み時の注意事項

CPU が I/O レジスタに書き込む際、CPU は書き込み完了を待たずに後続の命令を実行します。そのため、I/O レジスタ書き込みによる設定変更が、動作に反映されるより前に、後続の命令が実行されることがあります。

以下の例のように、I/O レジスタの設定変更が反映された状態で後続の命令を実行させなければならないときには、注意が必要です。

#### [注意が必要な動作の例]

- 割り込み要求許可ビット (ICU.IERn.IENj ビット) のクリアを行い、割り込み要求を禁止とした状態で 後続の命令を実行させたい場合
- 低消費電力状態へ遷移するための前処理に続いて WAIT 命令を実行する場合

このような場合には、I/O レジスタの書き込みを行った後、以下の手順で書き込みの完了を待ってから、 後続の命令を実行するようにしてください。

- (a) I/O レジスタの書き込み
- (b) 書き込んだI/Oレジスタの値を汎用レジスタに読み出し
- (c) 読み出し値を使って演算を実行
- (d) 後続の命令を実行

#### [命令例]

• I/O レジスタがバイトサイズの場合


MOV.L #SFR\_ADDR, R1 MOV.B #SFR\_DATA, [R1] CMP [R1].UB, R1

;; 次処理

• I/O レジスタがワードサイズの場合

MOV.L #SFR\_ADDR, R1 MOV.W #SFR\_DATA, [R1] CMP [R1].W, R1

;; 次処理



• I/O レジスタがロングワードサイズの場合

MOV.L #SFR\_ADDR, R1 MOV.L #SFR\_DATA, [R1] CMP [R1].L, R1 :: 次処理

なお、複数のレジスタに書き込みを行った後、それら書き込みの完了を待ってから後続の命令を実行させたい場合は、最後に書き込みを行った I/O レジスタを対象に読み出しと演算を実行してください。書き込みを行ったすべてのレジスタを対象にして実行する必要はありません。

### (3) I/O レジスタアクセスサイクル数

I/O レジスタアクセスサイクル数は、「表 4.1 I/O レジスタアドレス一覧」を参照してください。 I/O レジスタヘアクセスした場合のアクセスサイクル数は、以下の計算式によって表されます。(注 1)

I/O レジスタアクセスサイクル数=内部メインバス 1 のバスサイクル数+ 分周クロック同期化サイクル数+ 内部周辺バス  $1\sim 6$  のバスサイクル数

内部周辺バス1~6のバスサイクル数は、アクセス先のレジスタによって異なります。

内部周辺バス2~6に接続されている周辺機能、および外部バス制御部のレジスタ (バスエラー関連のレジスタは除く) ヘアクセスする場合には、分周クロック同期化サイクルが追加されます。

分周クロック同期化サイクル数は、ICLK と PCLK(または FCLK、BCLK)の周波数比やバスアクセスのタイミングによって異なります。

周辺機能部では  $ICLK \ge PCLK$ (または FCLK)の周波数関係の場合、内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、PCLK(または FCLK)で最大 1 サイクルとなるため、**表 4.1** では 1PCLK(または FCLK)の幅を持たせて記載しています。

また、ICLK < PCLK (または FCLK) の周波数関係の場合、次のバスアクセスが周辺機能が終了した次の ICLK サイクルから開始されるため、ICLK 単位の記載となっています。

外部バス制御部では内部メインバス1のバスサイクル数と分周クロック同期化サイクル数を合わせると、BCLKで最大1サイクルとなるため、表4.1では1BCLKの幅を持たせて記載しています。

注 1. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、異なるバスマスタ(DMAC、DTC)のバスアクセスと競合せずに実行された場合のサイクル数です。

#### (4) RMPA 命令、ストリング操作命令に関する制約事項

RMPA 命令、ストリング操作命令の操作対象データを I/O レジスタに配置することは禁止しており、その場合の動作は保証していません。



# 4.1 I/O レジスタアドレス一覧 (アドレス順)

### 表 4.1 I/O レジスタアドレス一覧 (1 / 4 5)

	±81= _		レジスタ	を数	アクセス	アクセスサ	トイクル数	
アドレス	モジュール シンボル	レジスタ名	シンボル	آب ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 0000h	SYSTEM	モードモニタレジスタ	MDMONR	16	16	3IC	LK	動作モート
0008 0002h	SYSTEM	モードステータスレジスタ	MDSR	16	16	3ICLK		
0008 0006h	SYSTEM	システムコントロールレジスタ0	SYSCR0	16	16	3IC	LK	
0008 0008h	SYSTEM	システムコントロールレジスタ1	SYSCR1	16	16	3IC	LK	
0008 000Ch	SYSTEM	スタンバイコントロールレジスタ	SBYCR	16	16	3IC	LK	消費電力低
0008 0010h	SYSTEM	モジュールストップコントロールレジスタA	MSTPCRA	32	32	3IC	LK	減機能
0008 0014h	SYSTEM	モジュールストップコントロールレジスタB	MSTPCRB	32	32	3IC	LK	
0008 0018h	SYSTEM	モジュールストップコントロールレジスタC	MSTPCRC	32	32	3IC	LK	
0008 001Ch	SYSTEM	モジュールストップコントロールレジスタD	MSTPCRD	32	32	3IC	LK	
0008 0020h	SYSTEM	システムクロックコントロールレジスタ	SCKCR	32	32	3IC	LK	クロック多
0008 0024h	SYSTEM	システムクロックコントロールレジスタ2	SCKCR2	16	16	3IC	LK	生回路
0008 0026h	SYSTEM	システムクロックコントロールレジスタ3	SCKCR3	16	16	3IC	LK	
0008 0028h	SYSTEM	PLLコントロールレジスタ	PLLCR	16	16	3IC	LK	
0008 002Ah	SYSTEM	PLLコントロールレジスタ2	PLLCR2	8	8	3IC	LK	
0008 0030h	SYSTEM	外部バスクロックコントロールレジスタ	BCKCR	8	8	3IC	LK	
0008 0032h	SYSTEM	メインクロック発振器コントロールレジスタ	MOSCCR	8	8	3IC	LK	
0008 0033h	SYSTEM	サブクロック発振器コントロールレジスタ	SOSCCR	8	8	3IC	LK	
0008 0034h	SYSTEM	低速オンチップオシレータコントロールレジスタ	LOCOCR	8	8	3IC	LK	
0008 0035h	SYSTEM	IWDT専用オンチップオシレータコントロールレジ スタ	ILOCOCR	8	8	3IC	LK	
0008 0036h	SYSTEM	高速オンチップオシレータコントロールレジスタ	HOCOCR	8	8	3IC	LK	
0008 0040h	SYSTEM	発振停止検出コントロールレジスタ	OSTDCR	8	8	3IC	LK	
0008 0041h	SYSTEM	発振停止検出ステータスレジスタ	OSTDSR	8	8	3ICLK		
0008 00A0h	SYSTEM	動作電力コントロールレジスタ	OPCCR	8	8	3ICLK		消費電力化
0008 00A1h	SYSTEM	スリープモード復帰クロックソース切り替えレジス タ	RSTCKCR	8	8	3IC	LK	減機能
0008 00A2h	SYSTEM	メインクロック発振器ウェイトコントロールレジス タ	MOSCWTCR	8	8	3IC	LK	
0008 00A3h	SYSTEM	サブクロック発振器ウェイトコントロールレジスタ	SOSCWTCR	8	8	3IC	LK	
0008 00A6h	SYSTEM	PLLウェイトコントロールレジスタ	PLLWTCR	8	8	3IC	LK	
0008 00C0h	SYSTEM	リセットステータスレジスタ2	RSTSR2	8	8	3IC	LK	リセット
0008 00C2h	SYSTEM	ソフトウェアリセットレジスタ	SWRR	16	16	3IC	LK	
0008 00E0h	SYSTEM	電圧監視1回路制御レジスタ1	LVD1CR1	8	8	3IC	LK	LVDA
0008 00E1h	SYSTEM	電圧監視1回路ステータスレジスタ	LVD1SR	8	8	3IC	LK	
0008 00E2h	SYSTEM	電圧監視2回路制御レジスタ1	LVD2CR1	8	8	3IC	LK	
0008 00E3h	SYSTEM	電圧監視2回路ステータスレジスタ	LVD2SR	8	8	3IC	LK	
0008 03FEh	SYSTEM	プロテクトレジスタ	PRCR	16	16	3IC	LK	レジスタ ライト プロテク ション機能
0008 1300h	BSC	バスエラーステータスクリアレジスタ	BERCLR	8	8	2IC	LK	バス
0008 1304h	BSC	バスエラー監視許可レジスタ	BEREN	8	8	2IC	LK	
0008 1308h	BSC	バスエラーステータスレジスタ1	BERSR1	8	8	2IC	LK	
0008 130Ah	BSC	バスエラーステータスレジスタ2	BERSR2	16	16	2IC	LK	
0008 1310h	BSC	バスプライオリティ制御レジスタ	BUSPRI	16	16	2IC	LK	1
0008 2000h	DMAC0	DMA転送元アドレスレジスタ	DMSAR	32	32	2IC	LK	DMACA
0008 2004h	DMAC0	DMA転送先アドレスレジスタ	DMDAR	32	32	2IC		
0008 2008h	DMAC0	DMA転送カウントレジスタ	DMCRA	32	32	2IC		1
0008 200Ch	DMAC0	DMA ブロック転送カウントレジスタ	DMCRB	16	16	2IC		
0008 2010h	DMAC0	DMA 転送モードレジスタ	DMTMD	16	16	2IC		



表 4.1 I/O レジスタアドレス一覧 (2 / 4 5)

<b></b>	モジュール		レジスタ	数数	アクセス	アクセスサ	トイクル数	pm sale to to
アドレス	シンボル	レジスタ名	シンボル	л ў	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
008 2013h	DMAC0	DMA割り込み設定レジスタ	DMINT	8	8	2IC	LK	DMACA
008 2014h	DMAC0	DMAアドレスモードレジスタ	DMAMD	16	16	2IC	LK	
008 2018h	DMAC0	DMAオフセットレジスタ	DMOFR	32	32	2IC	LK	
0008 201Ch	DMAC0	DMA転送許可レジスタ	DMCNT	8	8	2IC	LK	
0008 201Dh	DMAC0	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2IC	LK	
0008 201Eh	DMAC0	DMAステータスレジスタ	DMSTS	8	8	2IC	LK	
0008 201Fh	DMAC0	DMA起動要因フラグ制御レジスタ	DMCSL	8	8	2IC	LK	
0008 2040h	DMAC1	DMA転送元アドレスレジスタ	DMSAR	32	32	2IC	LK	
0008 2044h	DMAC1	DMA転送先アドレスレジスタ	DMDAR	32	32	2IC	LK	
0008 2048h	DMAC1	DMA転送カウントレジスタ	DMCRA	32	32	2IC	LK	
0008 204Ch	DMAC1	DMA ブロック転送カウントレジスタ	DMCRB	16	16	2IC	LK	
0008 2050h	DMAC1	DMA転送モードレジスタ	DMTMD	16	16	2IC	LK	
0008 2053h	DMAC1	DMA割り込み設定レジスタ	DMINT	8	8	2IC	LK	
0008 2054h	DMAC1	DMA アドレスモードレジスタ	DMAMD	16	16	2IC	LK	
0008 205Ch	DMAC1	DMA 転送許可レジスタ	DMCNT	8	8	2IC	LK	
0008 205Dh	DMAC1	DMAソフトウェア起動レジスタ	DMREQ	8	8	2IC	LK	
0008 205Eh	DMAC1	DMAステータスレジスタ	DMSTS	8	8	2IC		
0008 205Fh	DMAC1	DMA起動要因フラグ制御レジスタ	DMCSL	8	8	2IC		
0008 2080h	DMAC2	DMA転送元アドレスレジスタ	DMSAR	32	32	2IC		
0008 2084h	DMAC2	DMA転送先アドレスレジスタ	DMDAR	32	32	2IC		
0008 2088h	DMAC2	DMA転送カウントレジスタ	DMCRA	32	32	2IC		
0008 208Ch	DMAC2		DMCRB	16	16	2IC		
0008 2090h	DMAC2	DMA ブロック転送カウントレジスタ	DMTMD	16	16	2IC 2IC		
		DMA転送モードレジスタ						
0008 2093h	DMAC2	DMA割り込み設定レジスタ	DMINT	8	8	2IC		
0008 2094h	DMAC2	DMAアドレスモードレジスタ	DMAMD	16	16	2IC		
0008 209Ch	DMAC2	DMA 転送許可レジスタ	DMCNT	8	8	2IC		
0008 209Dh	DMAC2	DMA ソフトウェア起動レジスタ	DMREQ	8	8	210		
0008 209Eh	DMAC2	DMAステータスレジスタ	DMSTS	8	8	2IC		
0008 209Fh	DMAC2	DMA起動要因フラグ制御レジスタ	DMCSL	8	8	2IC		
0008 20C0h	DMAC3	DMA 転送元アドレスレジスタ	DMSAR	32	32	2IC		
0008 20C4h	DMAC3	DMA 転送先アドレスレジスタ	DMDAR	32	32	2IC		
0008 20C8h	DMAC3	DMA 転送カウントレジスタ	DMCRA	32	32	2IC	LK	
0008 20CCh	DMAC3	DMA ブロック転送カウントレジスタ	DMCRB	16	16	2IC	LK	
0008 20D0h	DMAC3	DMA転送モードレジスタ	DMTMD	16	16	2IC	LK	
0008 20D3h	DMAC3	DMA割り込み設定レジスタ	DMINT	8	8	2IC	LK	
0008 20D4h	DMAC3	DMAアドレスモードレジスタ	DMAMD	16	16	2IC	LK	
0008 20DCh	DMAC3	DMA転送許可レジスタ	DMCNT	8	8	2IC	LK	
0008 20DDh	DMAC3	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2IC	LK	
0008 20DEh	DMAC3	DMAステータスレジスタ	DMSTS	8	8	2IC	LK	
0008 20DFh	DMAC3	DMA起動要因フラグ制御レジスタ	DMCSL	8	8	2IC	LK	
0008 2200h	DMAC	DMAモジュール起動レジスタ	DMAST	8	8	2IC	LK	
0008 2400h	DTC	DTCコントロールレジスタ	DTCCR	8	8	2IC	LK	DTCa
0008 2404h	DTC	DTCベクタベースレジスタ	DTCVBR	32	32	2IC	LK	
0008 2408h	DTC	DTCアドレスモードレジスタ	DTCADMOD	8	8	2IC	LK	
0008 240Ch	DTC	DTCモジュール起動レジスタ	DTCST	8	8	2IC	LK	
0008 240Eh	DTC	DTCステータスレジスタ	DTCSTS	16	16	2IC	LK	
0008 2800h	EXDMAC0	EXDMA転送元アドレスレジスタ	EDMSAR	32	32	1 ~ 2	BCLK	EXDMA
0008 2804h	EXDMAC0	EXDMA転送先アドレスレジスタ	EDMDAR	32	32	1 ~ 2	BCLK	
0008 2808h	EXDMAC0	EXDMA転送カウントレジスタ	EDMCRA	32	32	1 ~ 2		
0008 280Ch	EXDMAC0	EXDMA ブロック転送カウントレジスタ	EDMCRB	16	16	1 ~ 2		
0008 2810h	EXDMAC0	EXDMA 転送モードレジスタ	EDMTMD	16	16	1 ~ 2		



表 4.1 I/O レジスタアドレス一覧 (3 / 4 5)

<b></b> .*	モジュール		レジスタ	を数	アクセス	アクセスサ	ナイクル数 T	DD vets 144. Co.
アドレス	シンボル	レジスタ名	シンボル	ボーッ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 2812h	EXDMAC0	EXDMA出力設定レジスタ	EDMOMD	8	8	1 ~ 2	BCLK	EXDMAC
008 2813h	EXDMAC0	EXDMA割り込み設定レジスタ	EDMINT	8	8	1 ~ 2	BCLK	
008 2814h	EXDMAC0	EXDMAアドレスモードレジスタ	EDMAMD	32	32	1 ~ 2	BCLK	
0008 2818h	EXDMAC0	EXDMAオフセットレジスタ	EDMOFR	32	32	1 ~ 2	BCLK	
0008 281Ch	EXDMAC0	EXDMA転送許可レジスタ	EDMCNT	8	8	1 ~ 2	BCLK	
0008 281Dh	EXDMAC0	EXDMA ソフトウェア起動レジスタ	EDMREQ	8	8	1 ~ 2	BCLK	
0008 281Eh	EXDMAC0	EXDMAステータスレジスタ	EDMSTS	8	8	1 ~ 2	BCLK	
0008 2820h	EXDMAC0	EXDMA 外部要求センスモードレジスタ	EDMRMD	8	8	1 ~ 2	BCLK	
0008 2821h	EXDMAC0	EXDMA外部要求フラグレジスタ	EDMERF	8	8	1 ~ 2	BCLK	
0008 2822h	EXDMAC0	EXDMA周辺要求フラグレジスタ	EDMPRF	8	8	1 ~ 2	BCLK	
0008 2840h	EXDMAC1	EXDMA 転送元アドレスレジスタ	EDMSAR	32	32	1 ~ 2	BCLK	
0008 2844h	EXDMAC1	EXDMA 転送先アドレスレジスタ	EDMDAR	32	32	1 ~ 2	BCLK	
0008 2848h	EXDMAC1	EXDMA 転送カウントレジスタ	EDMCRA	32	32	1 ~ 2	BCLK	
0008 284Ch	EXDMAC1	EXDMA ブロック転送カウントレジスタ	EDMCRB	16	16	1 ~ 2	BCLK	
0008 2850h	EXDMAC1	EXDMA 転送モードレジスタ	EDMTMD	16	16		BCLK	
0008 2852h	EXDMAC1	EXDMA 出力設定レジスタ	EDMOMD	8	8		BCLK	
0008 2853h	EXDMAC1	EXDMA割り込み設定レジスタ	EDMINT	8	8		BCLK	
0008 2854h	EXDMAC1	EXDMAアドレスモードレジスタ	EDMAMD	32	32		BCLK	
0008 285Ch	EXDMAC1	EXDMA 転送許可レジスタ	EDMCNT	8	8		BCLK	
0008 285Dh	EXDMAC1	EXDMA ソフトウェア起動レジスタ	EDMREQ	8	8		BCLK	
0008 285Eh	EXDMAC1	EXDMAステータスレジスタ	EDMSTS	8	8		BCLK	
0008 2860h	EXDMAC1		EDMRMD	8	8			
0008 2861h	EXDMAC1	EXDMA外部要求センスモードレジスタ	EDMERF	8	8		BCLK	
		EXDMA外部要求フラグレジスタ					BCLK	
0008 2862h	EXDMAC1	EXDMA周辺要求フラグレジスタ	EDMPRF	8	8		BCLK	
0008 2A00h	EXDMAC	EXDMA モジュール起動レジスタ	EDMAST	8	8	1 ~ 2		
0008 2BE0h	EXDMAC	クラスタバッファレジスタ0	CLSBR0	32	32		BCLK	
0008 2BE4h	EXDMAC	クラスタバッファレジスタ1	CLSBR1	32	32	1 ~ 2	BCLK	
0008 2BE8h	EXDMAC	クラスタバッファレジスタ2	CLSBR2	32	32	1 ~ 2	BCLK	
0008 2BECh	EXDMAC	クラスタバッファレジスタ3	CLSBR3	32	32	1 ~ 2	BCLK	
0008 2BF0h	EXDMAC	クラスタバッファレジスタ4	CLSBR4	32	32	1 ~ 2	BCLK	
0008 2BF4h	EXDMAC	クラスタバッファレジスタ5	CLSBR5	32	32	1 ~ 2	BCLK	
0008 2BF8h	EXDMAC	クラスタバッファレジスタ6	CLSBR6	32	32	1 ~ 2	BCLK	
0008 2BFCh	EXDMAC	クラスタバッファレジスタ7	CLSBR7	32	32	1 ~ 2	BCLK	
0008 3002h	BSC	CS0モードレジスタ	CS0MOD	16	16	1 ~ 2	BCLK	バス
0008 3004h	BSC	CS0ウェイト制御レジスタ1	CS0WCR1	32	32	1 ~ 2	BCLK	
0008 3008h	BSC	CSOウェイト制御レジスタ2	CS0WCR2	32	32	1 ~ 2	BCLK	
0008 3012h	BSC	CS1モードレジスタ	CS1MOD	16	16	1 ~ 2	BCLK	
0008 3014h	BSC	CS1ウェイト制御レジスタ1	CS1WCR1	32	32	1 ~ 2	BCLK	
0008 3018h	BSC	CS1ウェイト制御レジスタ2	CS1WCR2	32	32	1 ~ 2	BCLK	
0008 3022h	BSC	CS2モードレジスタ	CS2MOD	16	16	1 ~ 2	BCLK	
0008 3024h	BSC	CS2ウェイト制御レジスタ1	CS2WCR1	32	32	1 ~ 2	BCLK	
0008 3028h	BSC	CS2ウェイト制御レジスタ2	CS2WCR2	32	32	1 ~ 2	BCLK	
0008 3032h	BSC	CS3モードレジスタ	CS3MOD	16	16		BCLK	
0008 3034h	BSC	CS3ウェイト制御レジスタ1	CS3WCR1	32	32		BCLK	
0008 3038h	BSC	CS3ウェイト制御レジスタ2	CS3WCR2	32	32		BCLK	
0008 3042h	BSC	CS4モードレジスタ	CS4MOD	16	16		BCLK	
0008 3044h	BSC		CS4WCR1	32	32		BCLK	
0008 3048h	BSC	CS4ウェイト制御レジスタ1	CS4WCR1	32	32			
	BSC	CS4ウェイト制御レジスタ2					BCLK	
0008 3052h		CS5モードレジスタ	CS5MOD	16	16		BCLK	
0008 3054h	BSC	CS5ウェイト制御レジスタ1	CS5WCR1	32	32	1 ~ 2	BUIK	1



表 4.1 I/O レジスタアドレス一覧 (4 / 4 5)

· · · -	モジュール		レジスタ	教	アクセス	アクセスサ	ナイクル数	DE vete IAL CO
アドレス	シンボル	レジスタ名	シンボル	П, ž	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 3062h	BSC	CS6モードレジスタ	CS6MOD	16	16	1 ~ 2	BCLK	バス
0008 3064h	BSC	CS6ウェイト制御レジスタ1	CS6WCR1	32	32	1 ~ 2	BCLK	
0008 3068h	BSC	CS6ウェイト制御レジスタ2	CS6WCR2	32	32	1 ~ 2	BCLK	
0008 3072h	BSC	CS7モードレジスタ	CS7MOD	16	16	1 ~ 2	BCLK	
0008 3074h	BSC	CS7ウェイト制御レジスタ1	CS7WCR1	32	32	1 ~ 2	BCLK	
0008 3078h	BSC	CS7ウェイト制御レジスタ2	CS7WCR2	32	32	1 ~ 2	BCLK	
0008 3802h	BSC	CS0制御レジスタ	CS0CR	16	16	1 ~ 2	BCLK	
0008 380Ah	BSC	CS0 リカバリサイクル設定レジスタ	CS0REC	16	16	1 ~ 2	BCLK	
0008 3812h	BSC	CS1制御レジスタ	CS1CR	16	16	1 ~ 2	BCLK	
0008 381Ah	BSC	CS1 リカバリサイクル設定レジスタ	CS1REC	16	16	1 ~ 2	BCLK	
0008 3822h	BSC	CS2制御レジスタ	CS2CR	16	16	1 ~ 2	BCLK	
0008 382Ah	BSC	CS2リカバリサイクル設定レジスタ	CS2REC	16	16	1 ~ 2	BCLK	
0008 3832h	BSC	CS3制御レジスタ	CS3CR	16	16	1 ~ 2	BCLK	
0008 383Ah	BSC	CS3リカバリサイクル設定レジスタ	CS3REC	16	16	1 ~ 2	BCLK	
0008 3842h	BSC	CS4制御レジスタ	CS4CR	16	16	1 ~ 2	BCLK	
0008 384Ah	BSC	CS4リカバリサイクル設定レジスタ	CS4REC	16	16	1 ~ 2	BCLK	
0008 3852h	BSC	CS5制御レジスタ	CS5CR	16	16		BCLK	
0008 385Ah	BSC	CS5 リカバリサイクル設定レジスタ	CS5REC	16	16		BCLK	
0008 3862h	BSC	CS6制御レジスタ	CS6CR	16	16		BCLK	
0008 386Ah	BSC	CS6 リカバリサイクル設定レジスタ	CS6REC	16	16	1 ~ 2		
0008 3872h	BSC	CS7制御レジスタ	CS7CR	16	16	1 ~ 2	-	
0008 387Ah	BSC	CS7リカバリサイクル設定レジスタ	CS7REC	16	16	1 ~ 2		
0008 3880h	BSC	CS/ サガバリサイクル様人許可レジスタ	CSRECEN	16	16	1~2		
0008 3C00h	BSC		SDCCR	8	8			
0008 3C00H	BSC	SDC 制御レジスタ	SDCMOD	8	8	1 ~ 2		
	BSC	SDCモードレジスタ		8		1 ~ 2		
0008 3C02h		SDRAMアクセスモードレジスタ	SDAMOD		8	1 ~ 2		
0008 3C10h	BSC	SDRAMセルフリフレッシュ制御レジスタ	SDSELF	8	8	1 ~ 2		
0008 3C14h	BSC	SDRAM リフレッシュ制御レジスタ	SDRFCR	16	16		BCLK	
0008 3C16h	BSC	SDRAMオートリフレッシュ制御レジスタ	SDRFEN	8	8		BCLK	
0008 3C20h	BSC	SDRAM初期化シーケンス制御レジスタ	SDICR	8	8	1 ~ 2		
0008 3C24h	BSC	SDRAM 初期化レジスタ	SDIR	16	16	1 ~ 2	BCLK	
0008 3C40h	BSC	SDRAMアドレスレジスタ	SDADR	8	8	1 ~ 2	BCLK	
0008 3C44h	BSC	SDRAMタイミングレジスタ	SDTR	32	32	1 ~ 2	BCLK	
0008 3C48h	BSC	SDRAMモードレジスタ	SDMOD	16	16	1 ~ 2	BCLK	
0008 3C50h	BSC	SDRAMステータスレジスタ	SDSR	8	8	1 ~ 2	BCLK	
0008 6400h	MPU	領域0開始ページ番号レジスタ	RSPAGE0	32	32	1IC	CLK	MPU
0008 6404h	MPU	領域0終了ページ番号レジスタ	REPAGE0	32	32	1IC	CLK	
0008 6408h	MPU	領域1開始ページ番号レジスタ	RSPAGE1	32	32	1IC	CLK	
0008 640Ch	MPU	領域1終了ページ番号レジスタ	REPAGE1	32	32	1IC	CLK	
0008 6410h	MPU	領域2開始ページ番号レジスタ	RSPAGE2	32	32	1IC	CLK	
0008 6414h	MPU	領域2終了ページ番号レジスタ	REPAGE2	32	32	110	CLK	
0008 6418h	MPU	領域3開始ページ番号レジスタ	RSPAGE3	32	32	1IC	CLK	
0008 641Ch	MPU	領域3終了ページ番号レジスタ	REPAGE3	32	32	1IC	CLK	
0008 6420h	MPU	領域4開始ページ番号レジスタ	RSPAGE4	32	32	1IC	CLK	
0008 6424h	MPU	領域4終了ページ番号レジスタ	REPAGE4	32	32	1IC	CLK	
0008 6428h	MPU	領域5開始ページ番号レジスタ	RSPAGE5	32	32	1IC	CLK	
0008 642Ch	MPU	領域5終了ページ番号レジスタ	REPAGE5	32	32	1IC	CLK	
0008 6430h	MPU	領域6開始ページ番号レジスタ	RSPAGE6	32	32	1IC	CLK	
0008 6434h	MPU	領域6終了ページ番号レジスタ	REPAGE6	32	32	1IC	CLK	
0008 6438h	MPU	領域7開始ページ番号レジスタ	RSPAGE7	32	32	110		
0008 643Ch	MPU	領域7終了ページ番号レジスタ	REPAGE7	32	32	110		



表 4.1 I/O レジスタアドレス一覧 (5 / 4 5)

<b></b> .*	モジュール		レジスタ	を数	アクセス	アクセスサ		DE VAN 186 AV
アドレス	シンボル	レジスタ名	シンボル	, У	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 6500h	MPU	メモリプロテクション機能有効化レジスタ	MPEN	32	32	1IC	LK	MPU
0008 6504h	MPU	バッググラウンドアクセス制御レジスタ	MPBAC	32	32	1IC	LK	
0008 6508h	MPU	メモリプロテクションエラーステータスクリア レジスタ	MPECLR	32	32	1IC	ELK	
0008 650Ch	MPU	メモリプロテクションエラーステータスレジスタ	MPESTS	32	32	1IC	LK	
0008 6514h	MPU	データメモリプロテクションエラーアドレス レジスタ	MPDEA	32	32	1IC	LK	
0008 6520h	MPU	領域サーチアドレスレジスタ	MPSA	32	32	1IC	LK	
0008 6524h	MPU	領域サーチオペレーションレジスタ	MPOPS	16	16	1IC	LK	
0008 6526h	MPU	領域インバリデートオペレーションレジスタ	MPOPI	16	16	1IC	LK	
0008 6528h	MPU	命令ヒット領域レジスタ	MHITI	32	32	1IC	LK	
0008 652Ch	MPU	データヒット領域レジスタ	MHITD	32	32	1IC	LK	
0008 7010h	ICU	割り込み要求レジスタ 016	IR016	8	8	2IC	LK	ICUb
0008 7015h	ICU	割り込み要求レジスタ 021	IR021	8	8	2IC	LK	
0008 7017h	ICU	割り込み要求レジスタ 023	IR023	8	8	2IC	LK	
0008 701Bh	ICU	割り込み要求レジスタ 027	IR027	8	8	2IC	LK	
0008 701Ch	ICU	割り込み要求レジスタ 028	IR028	8	8	2IC	LK	
0008 701Dh	ICU	割り込み要求レジスタ 029	IR029	8	8	2IC	LK	
0008 701Eh	ICU	割り込み要求レジスタ 030	IR030	8	8	2IC	LK	
0008 701Fh	ICU	割り込み要求レジスタ 031	IR031	8	8	2IC	LK	
0008 7020h	ICU	割り込み要求レジスタ 032	IR032	8	8	2IC	LK	
0008 7021h	ICU	割り込み要求レジスタ 033	IR033	8	8	2IC	LK	
0008 7022h	ICU	割り込み要求レジスタ 034	IR034	8	8	2IC	LK	
0008 7023h	ICU	割り込み要求レジスタ 035	IR035	8	8	2IC	LK	
0008 7024h	ICU	割り込み要求レジスタ 036	IR036	8	8	2IC	LK	
0008 7025h	ICU	割り込み要求レジスタ 037	IR037	8	8	2IC	LK	
0008 7026h	ICU	割り込み要求レジスタ 038	IR038	8	8	2IC		
0008 7027h	ICU	割り込み要求レジスタ 039	IR039	8	8	2IC	LK	
0008 7028h	ICU	割り込み要求レジスタ 040	IR040	8	8	2IC	LK	
0008 7029h	ICU	割り込み要求レジスタ 041	IR041	8	8	2IC		
0008 702Ah	ICU	割り込み要求レジスタ 042	IR042	8	8	2IC	LK	
0008 702Bh	ICU	割り込み要求レジスタ 043	IR043	8	8	2IC		
0008 702Ch	ICU	割り込み要求レジスタ 044	IR044	8	8	2IC		
0008 702Dh	ICU	割り込み要求レジスタ 045	IR045	8	8	2IC		
0008 702Eh	ICU	割り込み要求レジスタ 046	IR046	8	8	2IC		
0008 702Fh	ICU	割り込み要求レジスタ 047	IR047	8	8	2IC		
0008 7030h	ICU	割り込み要求レジスタ 048	IR048	8	8	2IC		
0008 7031h	ICU	割り込み要求レジスタ 048	IR049	8	8	2IC 2IC		
0008 7031h	ICU	割り込み要求レジスタ 049	IR050	8	8	2IC 2IC		
0008 7033h	ICU		IR050	8	8	2IC 2IC		
0008 7033h 0008 7034h	ICU	割り込み要求レジスタ 051 割り込み要求レジスタ 052	IR051	8	8	2IC 2IC		
0008 7034H 0008 7035h	ICU	割り込み要求レジスタ 052	IR052	8	8	2IC 2IC		
0008 7036h	ICU		IR053	8	8	2IC 2IC		
0008 7037h	ICU	割り込み要求レジスタ 054	IR054	8	8	2IC 2IC		
0008 7038h	ICU	割り込み要求レジスタ 055	IR055	8	8	2IC 2IC		
0008 7038h	ICU	割り込み要求レジスタ 056	IR057	8	8	2IC 2IC		
		割り込み要求レジスタ 057						
0008 703Ah	ICU	割り込み要求レジスタ 058	IR058	8	8	2IC		
0008 703Bh	ICU	割り込み要求レジスタ 059	IR059	8	8	2IC		
0008 703Eh	ICU	割り込み要求レジスタ 062	IR062	8	8	2IC		
0008 7040h	ICU	割り込み要求レジスタ 064	IR064	8	8	210		
0008 7041h	ICU	割り込み要求レジスタ 065	IR065	8	8	2IC		
0008 7041h	ICU	割り込み要求レジスタ 066	IR066	8	8	2IC 2IC		



表 4.1 I/O レジスタアドレス一覧 (6 / 45)

	モジュール		レジスタ	対数	アクセス	アクセスサ	月月 V吉 486 AV.	
アドレス	シンボル	レジスタ名	シンボル	بر خ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 7043h	ICU	割り込み要求レジスタ 067	IR067	8	8	2IC	LK	ICUb
0008 7044h	ICU	割り込み要求レジスタ 068	IR068	8	8	2IC	LK	
0008 7045h	ICU	割り込み要求レジスタ 069	IR069	8	8	2IC	LK	
0008 7046h	ICU	割り込み要求レジスタ 070	IR070	8	8	2IC	LK	
0008 7047h	ICU	割り込み要求レジスタ 071	IR071	8	8	2IC	LK	
0008 7048h	ICU	割り込み要求レジスタ 072	IR072	8	8	2IC	LK	
0008 7049h	ICU	割り込み要求レジスタ 073	IR073	8	8	2IC	LK	
0008 704Ah	ICU	割り込み要求レジスタ 074	IR074	8	8	2IC	LK	
0008 704Bh	ICU	割り込み要求レジスタ 075	IR075	8	8	2IC	LK	
0008 704Ch	ICU	割り込み要求レジスタ 076	IR076	8	8	2IC	LK	
0008 704Dh	ICU	割り込み要求レジスタ 077	IR077	8	8	2IC	LK	
0008 704Eh	ICU	割り込み要求レジスタ 078	IR078	8	8	2IC	LK	
0008 704Fh	ICU	割り込み要求レジスタ 079	IR079	8	8	2IC	LK	
0008 705Ah	ICU	割り込み要求レジスタ 090	IR090	8	8	2IC	LK	
0008 705Bh	ICU	割り込み要求レジスタ 091	IR091	8	8	2IC	LK	
0008 705Ch	ICU	割り込み要求レジスタ 092	IR092	8	8	2IC	LK	
0008 705Dh	ICU	割り込み要求レジスタ 093	IR093	8	8	2IC	LK	
0008 7062h	ICU	割り込み要求レジスタ 098	IR098	8	8	2IC		
0008 7066h	ICU	割り込み要求レジスタ 102	IR102	8	8	2IC	LK	
0008 706Ah	ICU	割り込み要求レジスタ 106	IR106	8	8	2IC		
0008 706Bh	ICU	割り込み要求レジスタ 107	IR107	8	8	2IC		
0008 706Ch	ICU	割り込み要求レジスタ 108	IR108	8	8	2IC		
0008 706Dh	ICU	割り込み要求レジスタ 109	IR109	8	8	2IC		
0008 706Eh	ICU	割り込み要求レジスタ 109	IR110	8	8	2IC		
0008 706Fh	ICU		IR111	8	8	2IC		
0008 7070h	ICU	割り込み要求レジスタ 111	IR112	8	8	2IC 2IC		
		割り込み要求レジスタ 112		<del> </del>				
0008 7072h	ICU	割り込み要求レジスタ 114	IR114	8	8	2IC		
0008 707Ah	ICU	割り込み要求レジスタ 122	IR122	8	8	2IC		
0008 707Bh	ICU	割り込み要求レジスタ 123	IR123	8	8	2IC		
0008 707Ch	ICU	割り込み要求レジスタ 124	IR124	8	8	2IC		
0008 707Dh	ICU	割り込み要求レジスタ 125	IR125	8	8	2IC		
0008 707Eh	ICU	割り込み要求レジスタ 126	IR126	8	8	2IC		
0008 707Fh	ICU	割り込み要求レジスタ 127	IR127	8	8	2IC		
0008 7080h	ICU	割り込み要求レジスタ 128	IR128	8	8	2IC		
0008 7081h	ICU	割り込み要求レジスタ 129	IR129	8	8	2IC		
0008 7082h	ICU	割り込み要求レジスタ 130	IR130	8	8	2IC	LK	
0008 7083h	ICU	割り込み要求レジスタ 131	IR131	8	8	2IC	LK	
0008 7084h	ICU	割り込み要求レジスタ 132	IR132	8	8	2IC	LK	
0008 7085h	ICU	割り込み要求レジスタ 133	IR133	8	8	2IC	LK	
0008 7086h	ICU	割り込み要求レジスタ 134	IR134	8	8	2IC	LK	
0008 7087h	ICU	割り込み要求レジスタ 135	IR135	8	8	2IC	LK	
0008 7088h	ICU	割り込み要求レジスタ 136	IR136	8	8	2IC	LK	
0008 7089h	ICU	割り込み要求レジスタ 137	IR137	8	8	2IC	LK	
0008 708Ah	ICU	割り込み要求レジスタ 138	IR138	8	8	2IC	LK	
0008 708Bh	ICU	割り込み要求レジスタ 139	IR139	8	8	2IC	LK	
0008 708Ch	ICU	割り込み要求レジスタ 140	IR140	8	8	2IC	LK	
0008 708Dh	ICU	割り込み要求レジスタ 141	IR141	8	8	2IC	LK	
0008 708Eh	ICU	割り込み要求レジスタ 142	IR142	8	8	2IC	LK	
0008 708Fh	ICU	割り込み要求レジスタ 143	IR143	8	8	2IC	LK	
0008 7090h	ICU	割り込み要求レジスタ 144	IR144	8	8	2IC	ıĸ	
0000 709011	100	司り匹クク女小レノヘメ 144	111177	0	U	210	LIX	



表 4.1 I/O レジスタアドレス一覧 (7 / 4 5)

	モジュール	レジス々名	レジスタ	を数	アクセス	アクセスサイクル数		
アドレス	シンボル	レジスタ名	シンボル	بر پ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機制
0008 7092h	ICU	割り込み要求レジスタ 146	IR146	8	8	210	LK	ICUb
0008 7093h	ICU	割り込み要求レジスタ 147	IR147	8	8	210	LK	
0008 7094h	ICU	割り込み要求レジスタ 148	IR148	8	8	210	LK	
0008 7095h	ICU	割り込み要求レジスタ 149	IR149	8	8	210	LK	
0008 7096h	ICU	割り込み要求レジスタ 150	IR150	8	8	2IC	LK	
0008 7097h	ICU	割り込み要求レジスタ 151	IR151	8	8	210	LK	
0008 7098h	ICU	割り込み要求レジスタ 152	IR152	8	8	2IC	LK	
0008 7099h	ICU	割り込み要求レジスタ 153	IR153	8	8	210	LK	
0008 709Ah	ICU	割り込み要求レジスタ 154	IR154	8	8	210	LK	
0008 709Bh	ICU	割り込み要求レジスタ 155	IR155	8	8	210	LK	
0008 709Ch	ICU	割り込み要求レジスタ 156	IR156	8	8	210	LK	
0008 709Dh	ICU	割り込み要求レジスタ 157	IR157	8	8	210	LK	
0008 709Eh	ICU	割り込み要求レジスタ 158	IR158	8	8	210	LK	
0008 709Fh	ICU	割り込み要求レジスタ 159	IR159	8	8	210	LK	
0008 70A0h	ICU	割り込み要求レジスタ 160	IR160	8	8	210	LK	
0008 70A1h	ICU	割り込み要求レジスタ 161	IR161	8	8	2IC	LK	
0008 70A2h	ICU	割り込み要求レジスタ 162	IR162	8	8	210	LK	
0008 70A3h	ICU	割り込み要求レジスタ 163	IR163	8	8	210	LK	
0008 70A4h	ICU	割り込み要求レジスタ 164	IR164	8	8	210	LK	
0008 70A5h	ICU	割り込み要求レジスタ 165	IR165	8	8	210	LK	
0008 70A6h	ICU	割り込み要求レジスタ 166	IR166	8	8	210	LK	
0008 70A7h	ICU	割り込み要求レジスタ 167	IR167	8	8	210	LK	
0008 70AAh	ICU	割り込み要求レジスタ 170	IR170	8	8	2IC		
0008 70ABh	ICU	割り込み要求レジスタ 171	IR171	8	8	2IC	LK	
0008 70ACh	ICU	割り込み要求レジスタ 172	IR172	8	8	210	LK	
0008 70ADh	ICU	割り込み要求レジスタ 173	IR173	8	8	2IC	LK	
0008 70AEh	ICU	割り込み要求レジスタ 174	IR174	8	8	2IC	LK	
0008 70AFh	ICU	割り込み要求レジスタ 175	IR175	8	8	2IC		
0008 70B0h	ICU	割り込み要求レジスタ 176	IR176	8	8	2IC	LK	
0008 70B1h	ICU	割り込み要求レジスタ 177	IR177	8	8	210		
0008 70B2h	ICU	割り込み要求レジスタ 178	IR178	8	8	210		
0008 70B3h	ICU	割り込み要求レジスタ 179	IR179	8	8	210		
0008 70B4h	ICU	割り込み要求レジスタ 180	IR180	8	8	210		
0008 70B5h	ICU	割り込み要求レジスタ 181	IR181	8	8	210		
0008 70B6h	ICU	割り込み要求レジスタ 182	IR182	8	8	210		
0008 70B7h	ICU	割り込み要求レジスタ 182	IR183	8	8	210		
0008 70B8h	ICU	割り込み要求レジスタ 183	IR184	8	8	210		
0008 70B9h	ICU	割り込み要求レジスタ 184	IR185	8	8	210		
0008 70BAh	ICU	割り込み要求レジスタ 186	IR186	8	8	210		
0008 70BBh	ICU	割り込み要求レジスタ 187	IR187	8	8	210		
0008 70BCh	ICU	割り込み要求レジスタ 187	IR188	8	8	210		
0008 70BDh	ICU	割り込み要求レジスタ 189	IR189	8	8	210		
0008 70BEh	ICU	割り込み要求レンスタ 189	IR190	8	8	210		
0008 70BFh	ICU	割り込み要求レジスタ 190	IR191	8	8	210		
0008 70C0h	ICU		IR192	8	8	210		
0008 70C0h	ICU	割り込み要求レジスタ 192	IR193	8	8	210		
		割り込み要求レジスタ 193			8			
0008 70C2h	ICU	割り込み要求レジスタ 194	IR194	8		210		
0008 70C3h	ICU	割り込み要求レジスタ 195	IR195	8	8	210		
0008 70C4h	ICU	割り込み要求レジスタ 196	IR196	8	8	210		
0008 70C5h	ICU	割り込み要求レジスタ 197	IR197	8	8	210	LN	



表 4.1 I/O レジスタアドレス一覧 (8 / 4 5)

	モジュール		レジスタ	数	アクセス	アクセスサ	ナイクル数	<b>則清地</b>
アドレス	シンボル	レジスタ名 	シンボル	シ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 70C7h	ICU	割り込み要求レジスタ 199	IR199	8	8	2IC	LK	ICUb
0008 70C8h	ICU	割り込み要求レジスタ 200	IR200	8	8	2IC	LK	
0008 70C9h	ICU	割り込み要求レジスタ 201	IR201	8	8	2IC	LK	
0008 70CAh	ICU	割り込み要求レジスタ 202	IR202	8	8	2IC	LK	
0008 70CBh	ICU	割り込み要求レジスタ 203	IR203	8	8	2IC	LK	
0008 70D6h	ICU	割り込み要求レジスタ 214	IR214	8	8	2IC	LK	
0008 70D7h	ICU	割り込み要求レジスタ 215	IR215	8	8	2IC	LK	
0008 70D8h	ICU	割り込み要求レジスタ 216	IR216	8	8	2IC	LK	
0008 70D9h	ICU	割り込み要求レジスタ 217	IR217	8	8	2IC	LK	
0008 70DAh	ICU	割り込み要求レジスタ 218	IR218	8	8	2IC	LK	
0008 70DBh	ICU	割り込み要求レジスタ 219	IR219	8	8	2IC	LK	
0008 70DCh	ICU	割り込み要求レジスタ 220	IR220	8	8	2IC	LK	
0008 70DDh	ICU	割り込み要求レジスタ 221	IR221	8	8	2IC	LK	
0008 70DEh	ICU	割り込み要求レジスタ 222	IR222	8	8	2IC	LK	
0008 70DFh	ICU	割り込み要求レジスタ 223	IR223	8	8	2IC	LK	
0008 70E0h	ICU	割り込み要求レジスタ 224	IR224	8	8	2IC	LK	
0008 70E1h	ICU	割り込み要求レジスタ 225	IR225	8	8	2IC	LK	
0008 70E2h	ICU	割り込み要求レジスタ 226	IR226	8	8	2IC	LK	
0008 70E3h	ICU	割り込み要求レジスタ 227	IR227	8	8	2IC	LK	
0008 70E4h	ICU	割り込み要求レジスタ 228	IR228	8	8	2IC	LK	
0008 70E5h	ICU	割り込み要求レジスタ 229	IR229	8	8	2IC	LK	
0008 70E6h	ICU	割り込み要求レジスタ 230	IR230	8	8	2IC	LK	
0008 70E7h	ICU	割り込み要求レジスタ 231	IR231	8	8	2IC		
0008 70E8h	ICU	割り込み要求レジスタ 232	IR232	8	8	2IC	LK	
0008 70E9h	ICU	割り込み要求レジスタ 233	IR233	8	8	2IC		
0008 70EAh	ICU	割り込み要求レジスタ 234	IR234	8	8	2IC		
0008 70EBh	ICU	割り込み要求レジスタ 235	IR235	8	8	2IC		
0008 70ECh	ICU	割り込み要求レジスタ 236	IR236	8	8	2IC		
0008 70EDh	ICU	割り込み要求レジスタ 237	IR237	8	8	2IC		
0008 70EEh	ICU	割り込み要求レジスタ 238	IR238	8	8	2IC		
0008 70EFh	ICU	割り込み要求レジスタ 239	IR239	8	8	2IC		
0008 70F0h	ICU	割り込み要求レジスタ 240	IR240	8	8	2IC		
0008 70F1h	ICU		IR241	8	8	2IC		
0008 70F2h	ICU	割り込み要求レジスタ 241	IR242	8	8	2IC		
0008 70F3h	ICU	割り込み要求レジスタ 242	IR243	8	8	2IC 2IC		
0008 70F4h	ICU	割り込み要求レジスタ 243	IR243	8	8	2IC 2IC		
0008 70F4h	ICU	割り込み要求レジスタ 244	IR244 IR245	8	8	2IC 2IC		
0008 70F6h	ICU	割り込み要求レジスタ 245	IR245	8	8	2IC 2IC		
	ICU	割り込み要求レジスタ 246	IR246 IR247	8	8	2IC 2IC		
0008 70F7h 0008 70F8h	ICU	割り込み要求レジスタ 247	IR247	8	8	2IC 2IC		
	ICU	割り込み要求レジスタ 248			8	2IC 2IC		
0008 70F9h 0008 70FAh		割り込み要求レジスタ 249	IR249	8				
	ICU	割り込み要求レジスタ 250	IR250	8	8	2IC		
0008 70FBh	ICU	割り込み要求レジスタ 251	IR251	8	8	2IC		
0008 70FCh	ICU	割り込み要求レジスタ 252	IR252	8	8	2IC		
0008 70FDh	ICU	割り込み要求レジスタ 253	IR253	8	8	210		
0008 711Bh	ICU	DTC 起動許可レジスタ 027	DTCER027	8	8	2IC		
0008 711Ch	ICU	DTC 起動許可レジスタ 028	DTCER028	8	8	2IC		
0008 711Dh	ICU	DTC 起動許可レジスタ 029	DTCER029	8	8	2IC		
0008 711Eh	ICU	DTC 起動許可レジスタ 030	DTCER030	8	8	2IC		
0008 711Fh	ICU	DTC 起動許可レジスタ 031	DTCER031	8	8	2IC		
0008 7121h	ICU	DTC 起動許可レジスタ 033	DTCER033	8	8	2IC	LK	



表 4.1 I/O レジスタアドレス一覧 (9 / 4 5)

	モジュール	1 . ジフ カ タ	レジスタ	数	アクセス	アクセスサ	ナイクル数	月1:亩 +燃 - 公上
アドレス	シンボル	レジスタ名 	シンボル	グー	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 7122h	ICU	DTC 起動許可レジスタ 034	DTCER034	8	8	2IC	LK	ICUb
0008 7124h	ICU	DTC 起動許可レジスタ 036	DTCER036	8	8	2IC	LK	
0008 7125h	ICU	DTC 起動許可レジスタ 037	DTCER037	8	8	2IC	LK	
0008 7127h	ICU	DTC 起動許可レジスタ 039	DTCER039	8	8	2IC	LK	
0008 7128h	ICU	DTC 起動許可レジスタ 040	DTCER040	8	8	2IC	LK	
0008 712Ah	ICU	DTC 起動許可レジスタ 042	DTCER042	8	8	2IC	LK	
0008 712Bh	ICU	DTC 起動許可レジスタ 043	DTCER043	8	8	2IC	LK	
0008 712Dh	ICU	DTC 起動許可レジスタ 045	DTCER045	8	8	2IC	LK	
0008 712Eh	ICU	DTC 起動許可レジスタ 046	DTCER046	8	8	2IC	LK	
0008 7140h	ICU	DTC 起動許可レジスタ 064	DTCER064	8	8	2IC	LK	
0008 7141h	ICU	DTC 起動許可レジスタ 065	DTCER065	8	8	2IC	LK	
0008 7142h	ICU	DTC 起動許可レジスタ 066	DTCER066	8	8	2IC	LK	
0008 7143h	ICU	DTC 起動許可レジスタ 067	DTCER067	8	8	2IC	LK	
0008 7144h	ICU	DTC 起動許可レジスタ 068	DTCER068	8	8	2IC	LK	
0008 7145h	ICU	DTC 起動許可レジスタ 069	DTCER069	8	8	2IC	LK	
0008 7146h	ICU	DTC 起動許可レジスタ 070	DTCER070	8	8	2IC	LK	
0008 7147h	ICU	DTC 起動許可レジスタ 071	DTCER071	8	8	2IC	LK	
0008 7148h	ICU	DTC 起動許可レジスタ 072	DTCER072	8	8	2IC	LK	
0008 7149h	ICU	DTC 起動許可レジスタ 073	DTCER073	8	8	2IC	LK	
0008 714Ah	ICU	DTC 起動許可レジスタ 074	DTCER074	8	8	2IC	LK	
0008 714Bh	ICU	DTC 起動許可レジスタ 075	DTCER075	8	8	2IC		
0008 714Ch	ICU	DTC 起動許可レジスタ 076	DTCER076	8	8	2IC		
0008 714Dh	ICU	DTC 起動許可レジスタ 077	DTCER077	8	8	2IC		
0008 714Eh	ICU	DTC 起動許可レジスタ 078	DTCER078	8	8	2IC		
0008 714Fh	ICU	DTC 起動許可レジスタ 079	DTCER079	8	8	2IC		
0008 7162h	ICU	DTC 起動許可レジスタ 098	DTCER098	8	8	2IC		
0008 7166h	ICU		DTCER102	8	8	2IC		
0008 717Eh	ICU	DTC 起動許可レジスタ 102	DTCER126	8	8	2IC		
0008 717Fh	ICU	DTC 起動許可レジスタ 126	DTCER127	8	8	2IC 2IC		
0008 717FII 0008 7180h	ICU	DTC 起動許可レジスタ 127	DTCER128	8	8	2IC 2IC		
		DTC 起動許可レジスタ 128						
0008 7181h	ICU	DTC 起動許可レジスタ 129	DTCER129	8	8	2IC		
0008 7182h	ICU	DTC 起動許可レジスタ 130	DTCER130	8	8	210		
0008 7183h	ICU	DTC 起動許可レジスタ 131	DTCER131	8	8	2IC		
0008 7184h	ICU	DTC 起動許可レジスタ 132	DTCER132	8	8	2IC		
0008 7185h	ICU	DTC 起動許可レジスタ 133	DTCER133	8	8	2IC		
0008 7186h	ICU	DTC 起動許可レジスタ 134	DTCER134	8	8	2IC		
0008 7187h	ICU	DTC 起動許可レジスタ 135	DTCER135	8	8	210		
0008 7188h	ICU	DTC 起動許可レジスタ 136	DTCER136	8	8	2IC		
0008 7189h	ICU	DTC 起動許可レジスタ 137	DTCER137	8	8	2IC		
0008 718Ah	ICU	DTC 起動許可レジスタ 138	DTCER138	8	8	2IC		
0008 718Bh	ICU	DTC 起動許可レジスタ 139	DTCER139	8	8	2IC		
0008 718Ch	ICU	DTC 起動許可レジスタ 140	DTCER140	8	8	2IC		
0008 718Dh	ICU	DTC 起動許可レジスタ 141	DTCER141	8	8	2IC		
0008 718Eh	ICU	DTC 起動許可レジスタ 142	DTCER142	8	8	2IC		
0008 718Fh	ICU	DTC 起動許可レジスタ 143	DTCER143	8	8	2IC		
0008 7190h	ICU	DTC 起動許可レジスタ 144	DTCER144	8	8	2IC	LK	
0008 7191h	ICU	DTC 起動許可レジスタ 145	DTCER145	8	8	2IC		
0008 7194h	ICU	DTC 起動許可レジスタ 148	DTCER148	8	8	2IC	LK	
0008 7195h	ICU	DTC 起動許可レジスタ 149	DTCER149	8	8	2IC	LK	
0008 7196h	ICU	DTC 起動許可レジスタ 150	DTCER150	8	8	2IC	LK	
0008 7197h	ICU	DTC 起動許可レジスタ 151	DTCER151	8	8	2IC	LK	



表 4.1 I/O レジスタアドレス一覧 (10/45)

	モジュール	しごフカタ	レジスタ	数	アクセス	アクセスサ	ナイクル数	問:南 ±歩 台:
アドレス	シンボル	レジスタ名	シンボル	グー	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 7198h	ICU	DTC 起動許可レジスタ 152	DTCER152	8	8	210	LK	ICUb
0008 7199h	ICU	DTC 起動許可レジスタ 153	DTCER153	8	8	210	LK	
0008 719Ah	ICU	DTC 起動許可レジスタ 154	DTCER154	8	8	210	LK	
0008 719Bh	ICU	DTC 起動許可レジスタ 155	DTCER155	8	8	210	LK	
0008 719Ch	ICU	DTC 起動許可レジスタ 156	DTCER156	8	8	2IC	CLK	
0008 719Dh	ICU	DTC 起動許可レジスタ 157	DTCER157	8	8	210	LK	
0008 719Eh	ICU	DTC 起動許可レジスタ 158	DTCER158	8	8	2IC	CLK	
0008 719Fh	ICU	DTC 起動許可レジスタ 159	DTCER159	8	8	210	CLK	
0008 71A0h	ICU	DTC 起動許可レジスタ 160	DTCER160	8	8	210	LK	
0008 71A1h	ICU	DTC 起動許可レジスタ 161	DTCER161	8	8	210	LK	
0008 71A2h	ICU	DTC 起動許可レジスタ 162	DTCER162	8	8	210	LK	
0008 71A3h	ICU	DTC 起動許可レジスタ 163	DTCER163	8	8	210	CLK	
0008 71A4h	ICU	DTC 起動許可レジスタ 164	DTCER164	8	8	2IC	LK	
0008 71A5h	ICU	DTC 起動許可レジスタ 165	DTCER165	8	8	210	LK	
0008 71AAh	ICU	DTC 起動許可レジスタ 170	DTCER170	8	8	2IC	LK	
0008 71ABh	ICU	DTC 起動許可レジスタ 171	DTCER171	8	8	210	LK	
0008 71ADh	ICU	DTC 起動許可レジスタ 173	DTCER173	8	8	210	LK	
0008 71AEh	ICU	DTC 起動許可レジスタ 174	DTCER174	8	8	210	CLK	
0008 71B0h	ICU	DTC 起動許可レジスタ 176	DTCER176	8	8	2IC		
0008 71B1h	ICU	DTC 起動許可レジスタ 177	DTCER177	8	8	210	LK	
0008 71B3h	ICU	DTC 起動許可レジスタ 179	DTCER179	8	8		LK	
0008 71B4h	ICU	DTC 起動許可レジスタ 180	DTCER180	8	8	210		
0008 71B7h	ICU	DTC 起動許可レジスタ 183	DTCER183	8	8	210		
0008 71B8h	ICU	DTC 起動計可レジスタ 184	DTCER184	8	8		LK	
0008 71BBh	ICU	DTC 起動計可レジスタ 187	DTCER187	8	8	210		
0008 71BCh	ICU	DTC 起動許可レジスタ 188	DTCER188	8	8	210		
0008 71BFh	ICU		DTCER191	8	8	210		
0008 71C0h	ICU	DTC 起動許可レジスタ 191	DTCER192	8	8	210		
0008 71C3h	ICU	DTC 起動許可レジスタ 192	DTCER195	8	8	210		
0008 71C3H	ICU	DTC 起動許可レジスタ 195	DTCER196	8	8	210		
	ICU	DTC 起動許可レジスタ 196						
0008 71C6h	+	DTC 起動許可レジスタ 198	DTCER198	8	8	210		
0008 71C7h	ICU	DTC 起動許可レジスタ 199	DTCER199	8	8	210		
0008 71C8h	ICU	DTC 起動許可レジスタ 200	DTCER200	8	8	210		
0008 71C9h	ICU	DTC 起動許可レジスタ 201	DTCER201	8	8		LK	
0008 71CAh	ICU	DTC 起動許可レジスタ 202	DTCER202	8	8		LK	
0008 71CBh	ICU	DTC 起動許可レジスタ 203	DTCER203	8	8		ELK	
0008 71CEh	ICU	DTC 起動許可レジスタ 206	DTCER206	8	8	210		
0008 71CFh	ICU	DTC 起動許可レジスタ 207	DTCER207	8	8	210		
0008 71D0h	ICU	DTC 起動許可レジスタ 208	DTCER208	8	8	210		
0008 71D6h	ICU	DTC 起動許可レジスタ 214	DTCER214	8	8	210		
0008 71D7h	ICU	DTC 起動許可レジスタ 215	DTCER215	8	8		ELK	
0008 71D9h	ICU	DTC 起動許可レジスタ 217	DTCER217	8	8	2IC		
0008 71DAh	ICU	DTC 起動許可レジスタ 218	DTCER218	8	8	2IC		
0008 71DCh	ICU	DTC 起動許可レジスタ 220	DTCER220	8	8		LK	
0008 71DDh	ICU	DTC 起動許可レジスタ 221	DTCER221	8	8		LK	
0008 71DFh	ICU	DTC 起動許可レジスタ 223	DTCER223	8	8	210	LK	
0008 71E0h	ICU	DTC 起動許可レジスタ 224	DTCER224	8	8	2IC	LK	
0008 71E2h	ICU	DTC 起動許可レジスタ 226	DTCER226	8	8	2IC	ELK	
0008 71E3h	ICU	DTC 起動許可レジスタ 227	DTCER227	8	8	2IC	LK	
0008 71E5h	ICU	DTC 起動許可レジスタ 229	DTCER229	8	8	210	ELK	
0008 71E6h	ICU	DTC 起動許可レジスタ 230	DTCER230	8	8	210	CLK	




表 4.1 I/O レジスタアドレス一覧 (11/45)

	モジュール	しぶっちゃ	レジスタ	教	アクセス	アクセスサイクル数		日日・本・4巻ムト
アドレス	シンボル	レジスタ名   	シンボル	л У	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 71E8h	ICU	DTC 起動許可レジスタ 232	DTCER232	8	8	2IC	LK	ICUb
0008 71E9h	ICU	DTC 起動許可レジスタ 233	DTCER233	8	8	2IC	LK	
0008 71EBh	ICU	DTC 起動許可レジスタ 235	DTCER235	8	8	2IC	LK	
0008 71ECh	ICU	DTC 起動許可レジスタ 236	DTCER236	8	8	2IC	LK	
0008 71EEh	ICU	DTC 起動許可レジスタ 238	DTCER238	8	8	2IC	LK	
0008 71EFh	ICU	DTC 起動許可レジスタ 239	DTCER239	8	8	2IC	LK	
0008 71F1h	ICU	DTC 起動許可レジスタ 241	DTCER241	8	8	2IC	LK	
0008 71F2h	ICU	DTC 起動許可レジスタ 242	DTCER242	8	8	2IC	LK	
0008 71F4h	ICU	DTC 起動許可レジスタ 244	DTCER244	8	8	2IC	LK	
0008 71F5h	ICU	DTC 起動許可レジスタ 245	DTCER245	8	8	2IC	LK	
0008 71F7h	ICU	DTC 起動許可レジスタ 247	DTCER247	8	8	2IC	LK	
0008 71F8h	ICU	DTC 起動許可レジスタ 248	DTCER248	8	8	2IC	LK	
0008 71FAh	ICU	DTC 起動許可レジスタ 250	DTCER250	8	8	2IC	LK	
0008 71FBh	ICU	DTC 起動許可レジスタ 251	DTCER251	8	8	2IC	LK	
0008 7202h	ICU	割り込み要求許可レジスタ 02	IER02	8	8	2IC	LK	
0008 7203h	ICU	割り込み要求許可レジスタ 03	IER03	8	8	2IC	LK	
0008 7204h	ICU	割り込み要求許可レジスタ 04	IER04	8	8	2IC	LK	
0008 7205h	ICU	割り込み要求許可レジスタ 05	IER05	8	8	2IC		
0008 7206h	ICU	割り込み要求許可レジスタ 06	IER06	8	8	2IC	LK	
0008 7207h	ICU	割り込み要求許可レジスタ 07	IER07	8	8	2IC		
0008 7208h	ICU	割り込み要求許可レジスタ 08	IER08	8	8	2IC		
0008 7209h	ICU	割り込み要求許可レジスタ 09	IER09	8	8	2IC		
0008 720Bh	ICU	割り込み要求許可レジスタ 0B	IER0B	8	8	2IC		
0008 720Ch	ICU	割り込み要求許可レジスタ OC	IEROC	8	8	2IC		
0008 720Dh	ICU	割り込み要求許可レジスタ OD	IEROD	8	8	2IC		
0008 720Eh	ICU	割り込み要求許可レジスタ OE	IER0E	8	8	2IC		
0008 720Fh	ICU		IER0F	8	8	2IC		
0008 7210h	ICU	割り込み要求許可レジスタ OF	IER10	8	8	2IC 2IC		
0008 7210h	ICU	割り込み要求許可レジスタ 10	IER11	8	8	2IC 2IC		
0008 721111 0008 7212h	ICU	割り込み要求許可レジスタ 11	IER12	8	8	2IC		
	ICU	割り込み要求許可レジスタ 12			8			
0008 7213h		割り込み要求許可レジスタ 13	IER13	8		210		
0008 7214h	ICU	割り込み要求許可レジスタ 14	IER14	8	8	210		
0008 7215h	ICU	割り込み要求許可レジスタ 15	IER15	8	8	210		
0008 7216h	ICU	割り込み要求許可レジスタ 16	IER16	8	8	210		
0008 7217h	ICU	割り込み要求許可レジスタ 17	IER17	8	8	210		
0008 7218h	ICU	割り込み要求許可レジスタ 18	IER18	8	8	210		
0008 7219h	ICU	割り込み要求許可レジスタ 19	IER19	8	8	210		
0008 721Ah	ICU	割り込み要求許可レジスタ 1A	IER1A	8	8	2IC		
0008 721Bh	ICU	割り込み要求許可レジスタ 1B	IER1B	8	8	2IC		
0008 721Ch	ICU	割り込み要求許可レジスタ 1C	IER1C	8	8	2IC		
0008 721Dh	ICU	割り込み要求許可レジスタ 1D	IER1D	8	8	2IC		
0008 721Eh	ICU	割り込み要求許可レジスタ 1E	IER1E	8	8	2IC		
0008 721Fh	ICU	割り込み要求許可レジスタ 1F	IER1F	8	8	2IC		
0008 72E0h	ICU	ソフトウェア割り込み起動レジスタ	SWINTR	8	8	2IC		
0008 72F0h	ICU	高速割り込み設定レジスタ	FIR	16	16	2IC		
0008 7300h	ICU	割り込み要因プライオリティレジスタ 000	IPR000	8	8	2IC	LK	
0008 7301h	ICU	割り込み要因プライオリティレジスタ 001	IPR001	8	8	2IC	LK	
0008 7302h	ICU	割り込み要因プライオリティレジスタ 002	IPR002	8	8	2IC	LK	
0008 7303h	ICU	割り込み要因プライオリティレジスタ 003	IPR003	8	8	2IC	LK	
0008 7304h	ICU	割り込み要因プライオリティレジスタ 004	IPR004	8	8	2IC	LK	
0008 7305h	ICU	割り込み要因プライオリティレジスタ 005	IPR005	8	8	2IC	LK	



表 4.1 I/O レジスタアドレス一覧 (12/45)

	T 25 = 0		L 25 7 7	ト数	7247	アクセスサ	イクル数	
アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	シ	アクセス サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 7306h	ICU	割り込み要因プライオリティレジスタ 006	IPR006	8	8	2IC	LK	ICUb
0008 7307h	ICU	割り込み要因プライオリティレジスタ 007	IPR007	8	8	2IC	LK	
0008 7320h	ICU	割り込み要因プライオリティレジスタ 032	IPR032	8	8	2IC	LK	
0008 7321h	ICU	割り込み要因プライオリティレジスタ 033	IPR033	8	8	2IC	LK	
0008 7322h	ICU	割り込み要因プライオリティレジスタ 034	IPR034	8	8	2IC	LK	
0008 7323h	ICU	割り込み要因プライオリティレジスタ 035	IPR035	8	8	2IC	LK	
0008 7324h	ICU	割り込み要因プライオリティレジスタ 036	IPR036	8	8	2IC	LK	
0008 7325h	ICU	割り込み要因プライオリティレジスタ 037	IPR037	8	8	2IC	LK	
0008 7326h	ICU	割り込み要因プライオリティレジスタ 038	IPR038	8	8	2IC	LK	
0008 7327h	ICU	割り込み要因プライオリティレジスタ 039	IPR039	8	8	2IC	LK	
0008 732Ah	ICU	割り込み要因プライオリティレジスタ 042	IPR042	8	8	2IC	LK	
0008 732Dh	ICU	割り込み要因プライオリティレジスタ 045	IPR045	8	8	2IC	LK	
0008 7330h	ICU	割り込み要因プライオリティレジスタ 048	IPR048	8	8	2IC	LK	
0008 7334h	ICU	割り込み要因プライオリティレジスタ 052	IPR052	8	8	2IC	LK	
0008 7338h	ICU	割り込み要因プライオリティレジスタ 056	IPR056	8	8	2IC	LK	
0008 733Eh	ICU	割り込み要因プライオリティレジスタ 062	IPR062	8	8	2IC	LK	
0008 7340h	ICU	割り込み要因プライオリティレジスタ 064	IPR064	8	8	2IC	LK	
0008 7341h	ICU	割り込み要因プライオリティレジスタ 065	IPR065	8	8	2IC	LK	
0008 7342h	ICU	割り込み要因プライオリティレジスタ 066	IPR066	8	8	2IC	LK	
0008 7343h	ICU	割り込み要因プライオリティレジスタ 067	IPR067	8	8	2IC	LK	
0008 7344h	ICU	割り込み要因プライオリティレジスタ 068	IPR068	8	8	2IC	LK	
0008 7345h	ICU	割り込み要因プライオリティレジスタ 069	IPR069	8	8	2IC	LK	
0008 7346h	ICU	割り込み要因プライオリティレジスタ 070	IPR070	8	8	2IC	LK	
0008 7347h	ICU	割り込み要因プライオリティレジスタ 071	IPR071	8	8	2IC	LK	
0008 7348h	ICU	割り込み要因プライオリティレジスタ 072	IPR072	8	8	2IC		
0008 7349h	ICU	割り込み要因プライオリティレジスタ 073	IPR073	8	8	2IC		
0008 734Ah	ICU	割り込み要因プライオリティレジスタ 074	IPR074	8	8	2IC		
0008 734Bh	ICU	割り込み要因プライオリティレジスタ 075	IPR075	8	8	2IC		
0008 734Ch	ICU	割り込み要因プライオリティレジスタ 076	IPR076	8	8	2IC		
0008 734Dh	ICU	割り込み要因プライオリティレジスタ 077	IPR077	8	8	2IC		
0008 734Eh	ICU	割り込み要因プライオリティレジスタ 078	IPR078	8	8	2IC		
0008 734Fh	ICU	割り込み要因プライオリティレジスタ 079	IPR079	8	8	2IC		
0008 735Ah	ICU	割り込み要因プライオリティレジスタ 090	IPR090	8	8	2IC		
0008 735Bh	ICU		IPR091	8	8	2IC		
0008 735Dh	ICU	割り込み要因プライオリティレジスタ 091	IPR092	8	8	2IC		
0008 735Dh	ICU	割り込み要因プライオリティレジスタ 092	IPR093	8	8	2IC 2IC		
0008 735DH 0008 7362h	ICU	割り込み要因プライオリティレジスタ 093	IPR098	8	8	2IC 2IC		
0008 7362h	ICU	割り込み要因プライオリティレジスタ 098	IPR098	8	8	2IC 2IC		
0008 736Ah	ICU	割り込み要因プライオリティレジスタ 102	IPR102	8	8	2IC 2IC		
0008 736Ah	ICU	割り込み要因プライオリティレジスタ 106	IPR106	8	8	2IC 2IC		
	ICU	割り込み要因プライオリティレジスタ 107						
0008 736Ch		割り込み要因プライオリティレジスタ 108	IPR108	8	8	2IC		
0008 736Dh	ICU	割り込み要因プライオリティレジスタ 109	IPR109	8	8	2IC		
0008 736Eh	ICU	割り込み要因プライオリティレジスタ 110	IPR110	8	8	2IC		
0008 736Fh	ICU	割り込み要因プライオリティレジスタ 111	IPR111	8	8	2IC		
0008 7370h	ICU	割り込み要因プライオリティレジスタ 112	IPR112	8	8	2IC		
0008 7372h	ICU	割り込み要因プライオリティレジスタ 114	IPR114	8	8	2IC		
0008 737Ah	ICU	割り込み要因プライオリティレジスタ 122	IPR122	8	8	2IC		
0008 737Eh	ICU	割り込み要因プライオリティレジスタ 126	IPR126	8	8	2IC		
0008 7382h	ICU	割り込み要因プライオリティレジスタ 130	IPR130	8	8	2IC		
0008 7384h	ICU	割り込み要因プライオリティレジスタ 132	IPR132	8	8	2IC		
0008 7386h	ICU	割り込み要因プライオリティレジスタ 134	IPR134	8	8	2IC	LK	



表 4.1 I/O レジスタアドレス一覧 (13/45)

	モジュール		レジスタ	を数	アクセス	アクセスサ	ナイクル数	
アドレス	シンボル	レジスタ名   	シンボル	ブッ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 738Ah	ICU	割り込み要因プライオリティレジスタ 138	IPR138	8	8	2IC	LK	ICUb
0008 738Ch	ICU	割り込み要因プライオリティレジスタ 140	IPR140	8	8	2IC	LK	
0008 738Eh	ICU	割り込み要因プライオリティレジスタ 142	IPR142	8	8	2IC	LK	
0008 7392h	ICU	割り込み要因プライオリティレジスタ 146	IPR146	8	8	2IC	LK	
0008 7394h	ICU	割り込み要因プライオリティレジスタ 148	IPR148	8	8	2IC	LK	
0008 7396h	ICU	割り込み要因プライオリティレジスタ 150	IPR150	8	8	2IC	LK	
0008 7398h	ICU	割り込み要因プライオリティレジスタ 152	IPR152	8	8	2IC	LK	
0008 739Ch	ICU	割り込み要因プライオリティレジスタ 156	IPR156	8	8	2IC	LK	
0008 73A0h	ICU	割り込み要因プライオリティレジスタ 160	IPR160	8	8	2IC	LK	
0008 73A1h	ICU	割り込み要因プライオリティレジスタ 161	IPR161	8	8	2IC	LK	
0008 73A4h	ICU	割り込み要因プライオリティレジスタ 164	IPR164	8	8	2IC	LK	
0008 73A6h	ICU	割り込み要因プライオリティレジスタ 166	IPR166	8	8	2IC	LK	
0008 73AAh	ICU	割り込み要因プライオリティレジスタ 170	IPR170	8	8	2IC	LK	
0008 73ADh	ICU	割り込み要因プライオリティレジスタ 173	IPR173	8	8	2IC	LK	
0008 73B0h	ICU	割り込み要因プライオリティレジスタ 176	IPR176	8	8	2IC	LK	
0008 73B3h	ICU	割り込み要因プライオリティレジスタ 179	IPR179	8	8	2IC	LK	
0008 73B6h	ICU	割り込み要因プライオリティレジスタ 182	IPR182	8	8	2IC	LK	
0008 73B7h	ICU	割り込み要因プライオリティレジスタ 183	IPR183	8	8	2IC	LK	
0008 73B8h	ICU	割り込み要因プライオリティレジスタ 184	IPR184	8	8	2IC	LK	
0008 73B9h	ICU	割り込み要因プライオリティレジスタ 185	IPR185	8	8	2IC	LK	
0008 73BAh	ICU	割り込み要因プライオリティレジスタ 186	IPR186	8	8	2IC	LK	
0008 73BBh	ICU	割り込み要因プライオリティレジスタ 187	IPR187	8	8	2IC	LK	
0008 73BCh	ICU	割り込み要因プライオリティレジスタ 188	IPR188	8	8	2IC		
0008 73BDh	ICU	割り込み要因プライオリティレジスタ 189	IPR189	8	8	2IC	LK	
0008 73BEh	ICU	割り込み要因プライオリティレジスタ 190	IPR190	8	8	2IC		
0008 73BFh	ICU	割り込み要因プライオリティレジスタ 191	IPR191	8	8	2IC		
0008 73C0h	ICU	割り込み要因プライオリティレジスタ 192	IPR192	8	8	2IC		
0008 73C1h	ICU	割り込み要因プライオリティレジスタ 193	IPR193	8	8	2IC		
0008 73C2h	ICU	割り込み要因プライオリティレジスタ 194	IPR194	8	8	2IC		
0008 73C3h	ICU	割り込み要因プライオリティレジスタ 195	IPR195	8	8	2IC		
0008 73C4h	ICU	割り込み要因プライオリティレジスタ 196	IPR196	8	8	2IC		
0008 73C5h	ICU		IPR197	8	8	2IC		
0008 73C6h		割り込み要因プライオリティレジスタ 197		8	8			
0008 73C7h	ICU	割り込み要因プライオリティレジスタ 198	IPR198 IPR199	8	8	2IC 2IC		
	ICU	割り込み要因プライオリティレジスタ 199	IPR200	_		2IC 2IC		
0008 73C8h 0008 73C9h	ICU	割り込み要因プライオリティレジスタ 200	IPR200	8	8	2IC 2IC		
	ICU	割り込み要因プライオリティレジスタ 201			8			
0008 73CAh 0008 73CBh	ICU	割り込み要因プライオリティレジスタ 202	IPR202	8		2IC 2IC		
		割り込み要因プライオリティレジスタ 203	IPR203	8	8			
0008 73CEh	ICU	割り込み要因プライオリティレジスタ 206	IPR206	8	8	210		
0008 73CFh	ICU	割り込み要因プライオリティレジスタ 207	IPR207	8	8	2IC		
0008 73D0h	ICU	割り込み要因プライオリティレジスタ 208	IPR208	8	8	2IC		
0008 73D6h	ICU	割り込み要因プライオリティレジスタ 214	IPR214	8	8	2IC		
0008 73D9h	ICU	割り込み要因プライオリティレジスタ 217	IPR217	8	8	2IC		
0008 73DCh	ICU	割り込み要因プライオリティレジスタ 220	IPR220	8	8	210		
0008 73DFh	ICU	割り込み要因プライオリティレジスタ 223	IPR223	8	8	210		
0008 73E2h	ICU	割り込み要因プライオリティレジスタ 226	IPR226	8	8	2IC		
0008 73E5h	ICU	割り込み要因プライオリティレジスタ 229	IPR229	8	8	2IC		
0008 73E8h	ICU	割り込み要因プライオリティレジスタ 232	IPR232	8	8	2IC		
0008 73EBh	ICU	割り込み要因プライオリティレジスタ 235	IPR235	8	8	2IC		
0008 73EEh	ICU	割り込み要因プライオリティレジスタ 238	IPR238	8	8	2IC		
0008 73F1h	ICU	割り込み要因プライオリティレジスタ 241	IPR241	8	8	2IC	LK	



表 4.1 I/O レジスタアドレス一覧 (14/45)

210 210 210 210 210 210 210 210 210 210	ICLK SPCLK OMAC  CLK CLK CLK CLK CLK CLK CLK CLK CLK C	関連機能 ICUb
210 210 210 210 210 210 210 210 210 210	CLK	ICUb
210 210 210 210 210 210 210 210 210 210	CLK	
210 210 210 210 210 210 210 210 210 210	CLK	
21C 21C 21C 21C 21C 21C 21C 21C 21C 21C	CLK	
21C 21C 21C 21C 21C 21C 21C 21C 21C 21C	CLK	
21C 21C 21C 21C 21C 21C 21C 21C 21C 21C	CLK	
21C 21C 21C 21C 21C 21C 21C 21C 21C 21C	CLK CLK CLK CLK CLK CLK CLK CLK CLK	
21C 21C 21C 21C 21C 21C 21C 21C 21C	CLK CLK CLK CLK CLK	
21C 21C 21C 21C 21C 21C 21C 21C	CLK CLK CLK CLK	
21C 21C 21C 21C 21C 21C 21C	CLK CLK CLK	
21C 21C 21C 21C 21C 21C	DER DER DER	
21C 21C 21C 21C 21C	DLK DLK DLK	
21C 21C 21C 21C	CLK CLK	
21C 21C 21C	OLK OLK	] - -
2IC 2IC	CLK	
210		1
	21.14	
210	JLK	
	CLK	
210	CLK	
		1
2 ~ 3PCLKB	2ICLK	CMT
2 ~ 3PCLKB	2ICLK	1
2 ~ 3PCLKB	2ICLK	1
2 ~ 3PCLKB	2ICLK	1
	2ICLK	1
2 ~ 3PCLKB	2ICLK	1
2 ~ 3PCLKB	2ICLK	†
	2ICLK	†
	2ICLK	1
	2ICLK	1
		†
+		†
		†
+		-
	210 210 210 210 210 210 210 210 210 210	2ICLK



表 4.1 I/O レジスタアドレス一覧 (15/45)

	モジュール		レジスタ	教	アクセス	アクセスサイクル数		
アドレス	シンボル	レジスタ名	シンボル	لب ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 8020h	WDT	WDT リフレッシュレジスタ	WDTRR	8	8	2 ~ 3PCLKB	2ICLK	WDTA
0008 8022h	WDT	WDTコントロールレジスタ	WDTCR	16	16	2 ~ 3PCLKB	2ICLK	
0008 8024h	WDT	WDTステータスレジスタ	WDTSR	16	16	2 ~ 3PCLKB	2ICLK	
0008 8026h	WDT	WDT リセットコントロールレジスタ	WDTRCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8030h	IWDT	IWDTリフレッシュレジスタ	IWDTRR	8	8	2 ~ 3PCLKB	2ICLK	IWDTa
0008 8032h	IWDT	IWDTコントロールレジスタ	IWDTCR	16	16	2 ~ 3PCLKB	2ICLK	
0008 8034h	IWDT	IWDTステータスレジスタ	IWDTSR	16	16	2 ~ 3PCLKB	2ICLK	
0008 8036h	IWDT	IWDTリセットコントロールレジスタ	IWDTRCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8038h	IWDT	IWDT カウント停止コントロールレジスタ	IWDTCSTPR	8	8	2 ~ 3PCLKB	2ICLK	
0008 80C0h	DA	D/A データレジスタ 0	DADR0	16	16	2 ~ 3PCLKB	2ICLK	DAa
0008 80C2h	DA	D/A データ レジスタ 1	DADR1	16	16	2 ~ 3PCLKB	2ICLK	
0008 80C4h	DA	D/Aコントロールレジスタ	DACR	8	8	2 ~ 3PCLKB	2ICLK	
0008 80C5h	DA	DADRmフォーマット選択レジスタ	DADPR	8	8	2 ~ 3PCLKB	2ICLK	
0008 80C6h	DA	D/A A/D同期スタート制御レジスタ	DAADSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8100h	TPUA	タイマスタートレジスタ	TSTR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8101h	TPUA	タイマシンクロレジスタ	TSYR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8108h	TPU0	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8109h	TPU1	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 810Ah	TPU2	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 810Bh	TPU3	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 810Ch	TPU4	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 810Dh	TPU5	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8110h	TPU0	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8111h	TPU0	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8112h	TPU0	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8113h	TPU0	タイマ!/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8114h	TPU0	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8115h	TPU0	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8116h	TPU0	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8118h	TPU0	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 811Ah	TPU0	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 811Ch	TPU0		TGRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 811Eh	TPU0	タイマジェネラルレジスタC	TGRD	16	16		2ICLK	
0008 8120h	TPU1	タイマジェネラルレジスタD	TCR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8121h	TPU1	タイマコントロールレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8122h	TPU1	タイマモードレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8124h		タイマ!/0コントロールレジスタ				2 ~ 3PCLKB		
	TPU1	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8125h	TPU1	タイマステータスレジスタ	TSR	16	8	2 ~ 3PCLKB	2ICLK	
0008 8126h	TPU1	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8128h	TPU1	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 812Ah	TPU1	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8130h	TPU2	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8131h	TPU2	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8132h	TPU2	タイマ I/O コントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8134h	TPU2	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8135h	TPU2	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8136h	TPU2	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8138h	TPU2	タイマジェネラルレジスタ A	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 813Ah	TPU2	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8140h	TPU3	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8141h	TPU3	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	



表4.1 I/O レジスタアドレス一覧 (16/45)

7 10 7	モジュール	レジスタ名	レジスタ	を数	アクセス	アクセスサイクル数		田・市 北ധ から
アドレス	シンボル	レジスタ名	シンボル	لړ ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 8142h	TPU3	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8143h	TPU3	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8144h	TPU3	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8145h	TPU3	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8146h	TPU3	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8148h	TPU3	タイマジェネラルレジスタ A	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 814Ah	TPU3	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 814Ch	TPU3	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 814Eh	TPU3	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	
0008 8150h	TPU4	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8151h	TPU4	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8152h	TPU4	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8154h	TPU4	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8155h	TPU4	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8156h	TPU4	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8158h	TPU4	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 815Ah	TPU4	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8160h	TPU5	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8161h	TPU5	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8162h	TPU5	タイマルのコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8164h	TPU5	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8165h	TPU5	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8166h	TPU5	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8168h	TPU5	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 816Ah	TPU5	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8170h	TPUB		TSTR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8171h	TPUB	タイマスタートレジスタ	TSYR	8	8		2ICLK	
0008 8178h	TPU6	タイマシンクロレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8179h	TPU7	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8179h	TPU8	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
		ノイズフィルタコントロールレジスタ				2 ~ 3PCLKB		
0008 817Bh	TPU9	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 817Ch	TPU10	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 817Dh	TPU11	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8180h	TPU6	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8181h	TPU6	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8182h	TPU6	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8183h	TPU6	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8184h	TPU6	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8185h	TPU6	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8186h	TPU6	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8188h	TPU6	タイマジェネラルレジスタ A	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 818Ah	TPU6	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 818Ch	TPU6	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 818Eh	TPU6	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	
0008 8190h	TPU7	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8191h	TPU7	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8192h	TPU7	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8194h	TPU7	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8195h	TPU7	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8196h	TPU7	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8198h	TPU7	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (17/45)

	モジュール		レジスタ	教	アクセス	アクセスサイクル数		
アドレス	シンボル	レジスタ名	シンボル	آپ خ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 819Ah	TPU7	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 81A0h	TPU8	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81A1h	TPU8	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81A2h	TPU8	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81A4h	TPU8	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 81A5h	TPU8	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81A6h	TPU8	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 81A8h	TPU8	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 81AAh	TPU8	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 81B0h	TPU9	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81B1h	TPU9	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81B2h	TPU9	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	
0008 81B3h	TPU9	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 81B4h	TPU9	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 81B5h	TPU9	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81B6h	TPU9	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 81B8h	TPU9	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 81BAh	TPU9	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 81BCh	TPU9	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 81BEh	TPU9	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	
0008 81C0h	TPU10	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81C1h	TPU10	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81C2h	TPU10	タイマ1/0コントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81C4h	TPU10	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 81C5h	TPU10	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81C6h	TPU10		TCNT	16	16		2ICLK	
0008 81C8h	TPU10	タイマカウンタ	TGRA	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 81CAh	TPU10	タイマジェネラルレジスタA	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 81D0h	TPU11	タイマジェネラルレジスタB	TCR	8	8	2 ~ 3PCLKB	2ICLK	
		タイマコントロールレジスタ				2 ~ 3PCLKB	2ICLK 2ICLK	
0008 81D1h	TPU11	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB		
0008 81D2h	TPU11	タイマ1/0コントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81D4h	TPU11	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 81D5h	TPU11	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81D6h	TPU11	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 81D8h	TPU11	タイマジェネラルレジスタ A	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 81DAh	TPU11	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 81E6h	PPG0	PPG出力コントロールレジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	PPG
0008 81E7h	PPG0	PPG出力モードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81E8h	PPG0	ネクストデータイネーブルレジスタH	NDERH	8	8	2 ~ 3PCLKB	2ICLK	
0008 81E9h	PPG0	ネクストデータイネーブルレジスタL	NDERL	8	8	2 ~ 3PCLKB	2ICLK	
0008 81EAh	PPG0	アウトプットデータレジスタH	PODRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 81EBh	PPG0	アウトプットデータレジスタL	PODRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 81ECh <sup>(注</sup>	PPG0	ネクストデータレジスタH	NDRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 81EDh <sup>(注</sup>	PPG0	ネクストデータレジスタL	NDRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 81EEh <sup>(注</sup>	PPG0	ネクストデータレジスタH	NDRH2	8	8	2 ~ 3PCLKB	2ICLK	
0008 81EFh <sup>(注</sup>	PPG0	ネクストデータレジスタL	NDRL2	8	8	2 ~ 3PCLKB	2ICLK	
0008 81F0h	PPG1	PPG トリガセレクトレジスタ	PTRSLR	8	8	2 ~ 3PCLKB	2ICLK	
0008 81F6h	PPG1	PPG出力コントロールレジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
	PPG1		PMR	8	8	2 ~ 3PCLKB	2ICLK	



表4.1 I/O レジスタアドレス一覧 (18/45)

	モジュール		レジスタ	数	アクセス	アクセスサイクル数		··· ··
アドレス	シンボル	レジスタ名	シンボル	л У	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 81F8h	PPG1	ネクストデータイネーブルレジスタH	NDERH	8	8	2 ~ 3PCLKB	2ICLK	PPG
008 81F9h	PPG1	ネクストデータイネーブルレジスタL	NDERL	8	8	2 ~ 3PCLKB	2ICLK	
008 81FAh	PPG1	アウトプットデータレジスタH	PODRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 81FBh	PPG1	アウトプットデータレジスタL	PODRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 81FCh <sup>(注</sup> 3)	PPG1	ネクストデータレジスタH	NDRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 81FDh <sup>(注</sup>	PPG1	ネクストデータレジスタL	NDRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 81FEh <sup>(注</sup> 3)	PPG1	ネクストデータレジスタH	NDRH2	8	8	2 ~ 3PCLKB	2ICLK	
0008 81FFh <sup>(注</sup>	PPG1	ネクストデータレジスタL	NDRL2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8200h	TMR0	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TMR
0008 8201h	TMR1	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8202h	TMR0	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8203h	TMR1	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8204h	TMR0	タイムコンスタントレジスタA	TCORA	8	8	2 ~ 3PCLKB	2ICLK	
0008 8205h	TMR1	タイムコンスタントレジスタA	TCORA	8	8 (注5)	2 ~ 3PCLKB	2ICLK	
0008 8206h	TMR0	タイムコンスタントレジスタB	TCORB	8	8	2 ~ 3PCLKB	2ICLK	
0008 8207h	TMR1	タイムコンスタントレジスタB	TCORB	8	8 (注5)	2 ~ 3PCLKB	2ICLK	
0008 8208h	TMR0	タイマカウンタ	TCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 8209h	TMR1	タイマカウンタ	TCNT	8	8 (注5)	2 ~ 3PCLKB	2ICLK	
0008 820Ah	TMR0	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 820Bh	TMR1	タイマカウンタコントロールレジスタ	TCCR	8	8 (注5)	2 ~ 3PCLKB	2ICLK	
0008 8210h	TMR2	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8211h	TMR3	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8212h	TMR2		TCSR	8	8		2ICLK	
0008 8213h	TMR3	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8214h	TMR2	タイマコントロール/ステータスレジスタ	TCORA	8	8	2 ~ 3PCLKB	2ICLK	
		タイムコンスタントレジスタA		8		2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8215h 0008 8216h	TMR3 TMR2	タイムコンスタントレジスタA	TCORA TCORB	8	8 (注 5)	2 ~ 3PCLKB	2ICLK 2ICLK	
		タイムコンスタントレジスタB				2 ~ 3PCLKB		
0008 8217h	TMR3	タイムコンスタントレジスタB	TCORB	8	8 (注 5)	2 ~ 3PCLKB	2ICLK	
0008 8218h	TMR2	タイマカウンタ	TCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 8219h	TMR3	タイマカウンタ	TCNT	8	8 (注5)	2 ~ 3PCLKB	2ICLK	
0008 821Ah	TMR2	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 821Bh	TMR3	タイマカウンタコントロールレジスタ	TCCR	8	8 (注5)	2 ~ 3PCLKB	2ICLK	
0008 8280h	CRC	CRCコントロールレジスタ	CRCCR	8	8	2 ~ 3PCLKB	2ICLK	CRC
0008 8281h	CRC	CRC データ入力レジスタ	CRCDIR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8282h	CRC	CRC データ出力レジスタ	CRCDOR	16	16	2 ~ 3PCLKB	2ICLK	_
0008 8300h	RIIC0	2Cバスコントロールレジスタ1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	RIIC
0008 8301h	RIIC0	2Cバスコントロールレジスタ2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8302h	RIIC0	2Cバスモードレジスタ1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8303h	RIIC0	2Cバスモードレジスタ2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8304h	RIIC0	2Cバスモードレジスタ3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 8305h	RIIC0	I <sup>2</sup> Cバスファンクションイネーブルレジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8306h	RIIC0	I <sup>2</sup> Cバスステータスイネーブルレジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8307h	RIIC0	I <sup>2</sup> Cバスインタラプトイネーブルレジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8308h	RIIC0	I <sup>2</sup> Cバスステータスレジスタ1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8309h	RIIC0	I <sup>2</sup> Cバスステータスレジスタ2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 830Ah	RIIC0	スレーブアドレスレジスタL0	SARL0	8	8	2 ~ 3PCLKB	2ICLK	
0008 830Ah	RIIC0	タイムアウト内部カウンタL	TMOCNTL	8	8	2 ~ 3PCLKB	2ICLK	
0008 830Bh	RIIC0	スレーブアドレスレジスタU0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	
0008 830Bh	RIIC0	タイムアウト内部カウンタU	TMOCNTU	8	8 (注7)	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (19/45)

	モジュール	1 22 - 4 22	レジスタ	教	アクセス	アクセスサイクル数		
アドレス	シンボル	レジスタ名	シンボル	, У	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 830Ch	RIIC0	スレーブアドレスレジスタL1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	RIIC
0008 830Dh	RIIC0	スレーブアドレスレジスタU1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	
008 830Eh	RIIC0	スレーブアドレスレジスタL2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	
0008 830Fh	RIIC0	スレーブアドレスレジスタ U2	SARU2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8310h	RIIC0	I <sup>2</sup> Cバスビットレートローレベルレジスタ	ICBRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8311h	RIIC0	I <sup>2</sup> Cバスビットレートハイレベルレジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8312h	RIIC0	I <sup>2</sup> C バス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK	
0008 8313h	RIIC0	I <sup>2</sup> C バス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8320h	RIIC1	I <sup>2</sup> Cバスコントロールレジスタ1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8321h	RIIC1	I <sup>2</sup> Cバスコントロールレジスタ2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8322h	RIIC1	I <sup>2</sup> Cバスモードレジスタ1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8323h	RIIC1	I <sup>2</sup> Cバスモードレジスタ2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8324h	RIIC1	I <sup>2</sup> Cバスモードレジスタ3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 8325h	RIIC1	I <sup>2</sup> C バスファンクションイネーブルレジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8326h	RIIC1	I <sup>2</sup> C バスステータスイネーブルレジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8327h	RIIC1	I <sup>2</sup> Cバスインタラプトイネーブルレジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8328h	RIIC1	I <sup>2</sup> Cバスステータスレジスタ1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8329h	RIIC1	I <sup>2</sup> Cバスステータスレジスタ2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Ah	RIIC1	スレーブアドレスレジスタLO	SARL0	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Ah	RIIC1	タイムアウト内部カウンタし	TMOCNTL	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Bh	RIIC1	スレーブアドレスレジスタU0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Bh	RIIC1	タイムアウト内部カウンタリ	TMOCNTU	8	8 (注7)	2 ~ 3PCLKB	2ICLK	
0008 832Ch	RIIC1	スレーブアドレスレジスタL1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Dh	RIIC1	スレーブアドレスレジスタU1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Eh	RIIC1	スレーブアドレスレジスタL2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	
0008 832Fh	RIIC1	スレーブアドレスレジスタU2	SARU2	8	8		2ICLK	
0008 8330h	RIIC1		ICBRL	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8331h	RIIC1	2Cパスピットレートローレベルレジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
		2Cパスピットレートハイレベルレジスタ				2 ~ 3PCLKB		
0008 8332h	RIIC1	2Cパス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8333h		2Cパス受信データレジスタ	ICDRR	8		2 ~ 3PCLKB		
0008 8340h	RIIC2	2Cバスコントロールレジスタ1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8341h	RIIC2	2Cバスコントロールレジスタ2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8342h	RIIC2	<sup>12</sup> Cバスモードレジスタ1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8343h	RIIC2	<sup>2</sup> Cバスモードレジスタ2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8344h	RIIC2	2Cバスモードレジスタ3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 8345h	RIIC2	<sup>12</sup> Cバスファンクションイネーブルレジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8346h	RIIC2	I <sup>2</sup> Cバスステータスイネーブルレジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8347h	RIIC2	I <sup>2</sup> Cバスインタラプトイネーブルレジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8348h	RIIC2	2Cバスステータスレジスタ1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8349h	RIIC2	I <sup>2</sup> Cバスステータスレジスタ2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 834Ah	RIIC2	スレーブアドレスレジスタL0	SARL0	8	8	2 ~ 3PCLKB	2ICLK	
0008 834Bh	RIIC2	スレーブアドレスレジスタ U0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	
0008 834Ch	RIIC2	スレーブアドレスレジスタL1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	
0008 834Dh	RIIC2	スレーブアドレスレジスタU1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	
0008 834Eh	RIIC2	スレーブアドレスレジスタL2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	
0008 834Fh	RIIC2	スレーブアドレスレジスタU2	SARU2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8350h	RIIC2	I <sup>2</sup> Cバスビットレートローレベルレジスタ	ICBRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8351h	RIIC2	I <sup>2</sup> Cバスビットレートハイレベルレジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8352h	RIIC2	I <sup>2</sup> C バス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK	
0008 8353h	RIIC2	I <sup>2</sup> Cバス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8360h	RIIC3	I <sup>2</sup> Cバスコントロールレジスタ1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (20/45)

	モジュール	しいでスセタ	レジスタ	を数	アクセス	アクセスサイクル数		関連操作
アドレス	シンボル	レジスタ名	シンボル	л ~ _	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 8361h	RIIC3	l <sup>2</sup> Cバスコントロールレジスタ2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	RIIC
0008 8362h	RIIC3	I <sup>2</sup> C バスモードレジスタ1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8363h	RIIC3	I <sup>2</sup> Cバスモードレジスタ2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8364h	RIIC3	I <sup>2</sup> Cバスモードレジスタ3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 8365h	RIIC3	l <sup>2</sup> C バスファンクションイネーブルレジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8366h	RIIC3	I <sup>2</sup> C バスステータスイネーブルレジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8367h	RIIC3	l <sup>2</sup> C バスインタラプトイネーブルレジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8368h	RIIC3	I <sup>2</sup> Cバスステータスレジスタ1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 8369h	RIIC3	I <sup>2</sup> Cバスステータスレジスタ2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 836Ah	RIIC3	スレーブアドレスレジスタL0	SARL0	8	8	2 ~ 3PCLKB	2ICLK	
0008 836Bh	RIIC3	スレーブアドレスレジスタU0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	
0008 836Ch	RIIC3	スレーブアドレスレジスタL1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	
0008 836Dh	RIIC3	スレーブアドレスレジスタ U1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	
0008 836Eh	RIIC3	スレーブアドレスレジスタL2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	
0008 836Fh	RIIC3	スレーブアドレスレジスタ U2	SARU2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8370h	RIIC3	I <sup>2</sup> Cパスビットレートローレベルレジスタ	ICBRL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8371h	RIIC3	I <sup>2</sup> Cバスビットレートハイレベルレジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8372h	RIIC3	I <sup>2</sup> C バス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK	
0008 8373h	RIIC3	I <sup>2</sup> C バス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8380h	RSPI0	RSPI制御レジスタ	SPCR	8	8	2 ~ 3PCLKB	2ICLK	RSPI
0008 8381h	RSPI0	RSPIスレーブセレクト極性レジスタ	SSLP	8	8	2 ~ 3PCLKB	2ICLK	
0008 8382h	RSPI0	RSPI端子制御レジスタ	SPPCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8383h	RSPI0	RSPIステータスレジスタ	SPSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8384h	RSPI0	RSPIデータレジスタ	SPDR	32	16、32	2 ~ 3PCLKB	2ICLK	
0008 8388h	RSPI0	RSPIシーケンス制御レジスタ	SPSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8389h	RSPI0	RSPIシーケンスステータスレジスタ	SPSSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 838Ah	RSPI0	RSPIビットレートレジスタ	SPBR	8	8	2 ~ 3PCLKB	2ICLK	
0008 838Bh	RSPI0	RSPIデータコントロールレジスタ	SPDCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 838Ch	RSPI0	RSPIクロック遅延レジスタ	SPCKD	8	8	2 ~ 3PCLKB	2ICLK	
0008 838Dh	RSPI0	RSPIスレーブセレクトネゲート遅延レジスタ	SSLND	8	8	2 ~ 3PCLKB	2ICLK	
0008 838Eh	RSPI0	RSPI次アクセス遅延レジスタ	SPND	8	8	2 ~ 3PCLKB	2ICLK	
0008 838Fh	RSPI0	RSPI制御レジスタ2	SPCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8390h	RSPI0	RSPIコマンドレジスタ 0	SPCMD0	16	16	2 ~ 3PCLKB	2ICLK	
0008 8392h	RSPI0	RSPIコマンドレジスタ1	SPCMD1	16	16	2 ~ 3PCLKB	2ICLK	
0008 8394h	RSPI0	RSPIコマンドレジスタ2	SPCMD2	16	16	2 ~ 3PCLKB	2ICLK	
0008 8396h	RSPI0	RSPIコマンドレジスタ3	SPCMD3	16	16	2 ~ 3PCLKB	2ICLK	
0008 8398h	RSPI0	RSPIコマンドレジスタ4	SPCMD4	16	16	2 ~ 3PCLKB	2ICLK	
0008 839Ah	RSPI0	RSPIコマンドレジスタ5	SPCMD5	16	16	2 ~ 3PCLKB	2ICLK	
0008 839Ch	RSPI0	RSPIコマンドレジスタ6	SPCMD6	16	16	2 ~ 3PCLKB	2ICLK	
0008 839Eh	RSPI0	RSPIコマンドレジスタ7	SPCMD7	16	16	2 ~ 3PCLKB	2ICLK	
0008 83A0h	RSPI1	RSPI制御レジスタ	SPCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83A1h	RSPI1	RSPIスレーブセレクト極性レジスタ	SSLP	8	8	2 ~ 3PCLKB	2ICLK	
0008 83A2h	RSPI1	RSPI端子制御レジスタ	SPPCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83A3h	RSPI1	RSPIステータスレジスタ	SPSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83A4h	RSPI1	RSPIデータレジスタ	SPDR	32	16、32	2 ~ 3PCLKB	2ICLK	
0008 83A8h	RSPI1	RSPIシーケンス制御レジスタ	SPSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83A9h	RSPI1	RSPIシーケンスステータスレジスタ	SPSSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83AAh	RSPI1	RSPIビットレートレジスタ	SPBR	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 83ABh	RSPI1		SPDCR	8	8		2ICLK	
0008 83ACh	RSPI1	RSPIデータコントロールレジスタ	SPCKD	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 83ADh	RSPI1	RSPIクロック遅延レジスタ RSPIスレーブセレクトネゲート遅延レジスタ	SSLND	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	



表 4.1 I/O レジスタアドレス一覧 (21/45)

マビロマ	モジュール	しごフカタ	レジスタ	を数	アクセス		ナイクル数 I	関連機能 RSPI
アドレス	シンボル	レジスタ名	シンボル	لړ ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 83AEh	RSPI1	RSPI次アクセス遅延レジスタ	SPND	8	8	2 ~ 3PCLKB	2ICLK	RSPI
0008 83AFh	RSPI1	RSPI制御レジスタ2	SPCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 83B0h	RSPI1	RSPIコマンドレジスタ 0	SPCMD0	16	16	2 ~ 3PCLKB	2ICLK	
0008 83B2h	RSPI1	RSPIコマンドレジスタ1	SPCMD1	16	16	2 ~ 3PCLKB	2ICLK	
0008 83B4h	RSPI1	RSPIコマンドレジスタ2	SPCMD2	16	16	2 ~ 3PCLKB	2ICLK	
0008 83B6h	RSPI1	RSPIコマンドレジスタ3	SPCMD3	16	16	2 ~ 3PCLKB	2ICLK	
0008 83B8h	RSPI1	RSPIコマンドレジスタ4	SPCMD4	16	16	2 ~ 3PCLKB	2ICLK	
0008 83BAh	RSPI1	RSPIコマンドレジスタ5	SPCMD5	16	16	2 ~ 3PCLKB	2ICLK	
0008 83BCh	RSPI1	RSPIコマンドレジスタ6	SPCMD6	16	16	2 ~ 3PCLKB	2ICLK	
0008 83BEh	RSPI1	RSPIコマンドレジスタ7	SPCMD7	16	16	2 ~ 3PCLKB	2ICLK	
0008 83C0h	RSPI2	RSPI制御レジスタ	SPCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83C1h	RSPI2	RSPIスレーブセレクト極性レジスタ	SSLP	8	8	2 ~ 3PCLKB	2ICLK	
0008 83C2h	RSPI2	RSPI端子制御レジスタ	SPPCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83C3h	RSPI2	RSPIステータスレジスタ	SPSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83C4h	RSPI2	RSPIデータレジスタ	SPDR	32	16、32	2 ~ 3PCLKB	2ICLK	
0008 83C8h	RSPI2	RSPIシーケンス制御レジスタ	SPSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83C9h	RSPI2	RSPIシーケンスステータスレジスタ	SPSSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83CAh	RSPI2	RSPIビットレートレジスタ	SPBR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83CBh	RSPI2	RSPIデータコントロールレジスタ	SPDCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 83CCh	RSPI2	RSPIクロック遅延レジスタ	SPCKD	8	8	2 ~ 3PCLKB	2ICLK	
0008 83CDh	RSPI2	RSPIスレーブセレクトネゲート遅延レジスタ	SSLND	8	8	2 ~ 3PCLKB	2ICLK	
0008 83CEh	RSPI2	RSPI次アクセス遅延レジスタ	SPND	8	8	2 ~ 3PCLKB	2ICLK	
0008 83CFh	RSPI2	RSPI制御レジスタ2	SPCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 83D0h	RSPI2	RSPIコマンドレジスタ 0	SPCMD0	16	16	2 ~ 3PCLKB	2ICLK	
0008 83D2h	RSPI2	RSPIコマンドレジスタ1	SPCMD1	16	16	2 ~ 3PCLKB	2ICLK	
0008 83D4h	RSPI2	RSPIコマンドレジスタ2	SPCMD2	16	16	2 ~ 3PCLKB	2ICLK	
0008 83D6h	RSPI2	RSPIコマンドレジスタ3	SPCMD3	16	16	2 ~ 3PCLKB	2ICLK	
0008 83D8h	RSPI2	RSPIコマンドレジスタ4	SPCMD4	16	16	2 ~ 3PCLKB	2ICLK	
0008 83DAh	RSPI2	RSPIコマンドレジスタ5	SPCMD5	16	16	2 ~ 3PCLKB	2ICLK	
0008 83DCh	RSPI2	RSPIコマンドレジスタ 6	SPCMD6	16	16	2 ~ 3PCLKB	2ICLK	
0008 83DEh	RSPI2	RSPIコマンドレジスタ7	SPCMD7	16	16	2 ~ 3PCLKB	2ICLK	
0008 8600h	MTU3	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	MTU2
0008 8601h	MTU4	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8602h	MTU3	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8603h	MTU4	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8604h	MTU3	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8605h	MTU3	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8606h	MTU4	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8607h	MTU4	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8608h	MTU3	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8609h	MTU4	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 860Ah	MTU	タイマアウトプットマスタ許可レジスタ	TOER	8	8	2 ~ 3PCLKB	2ICLK	
0008 860Dh	MTU	タイマゲートコントロールレジスタ	TGCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 860Eh	MTU	タイマアウトプットコントロールレジスタ1	TOCR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 860Fh	MTU	タイマアウトプットコントロールレジスタ2	TOCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8610h	MTU3	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8612h	MTU4	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8614h	MTU	タイマ周期データレジスタ	TCDR	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8616h	MTU		TDDR	16	16		2ICLK 2ICLK	
	MTU3	タイマデッドタイムデータレジスタ				2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8618h	IVITUS	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	ZIULK	



表 4.1 I/O レジスタアドレス一覧 (22/45)

	- >> ··		. **- *	教	751-	アクセス+	ナイクル数	
アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ボット	アクセス サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 861Ch	MTU4	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	MTU2a
0008 861Eh	MTU4	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8620h	MTU	タイマサブカウンタ	TCNTS	16	16	2 ~ 3PCLKB	2ICLK	
0008 8622h	MTU	タイマ周期バッファレジスタ	TCBR	16	16	2 ~ 3PCLKB	2ICLK	
0008 8624h	MTU3	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 8626h	MTU3	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	
0008 8628h	MTU4	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 862Ah	MTU4	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	
0008 862Ch	MTU3	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 862Dh	MTU4	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8630h	MTU	タイマ割り込み間引き設定レジスタ	TITCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8631h	MTU	タイマ割り込み間引き回数カウンタ	TITCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 8632h	MTU	タイマバッファ転送設定レジスタ	TBTER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8634h	MTU	タイマデッドタイム許可レジスタ	TDER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8636h	MTU	タイマアウトプットレベルバッファレジスタ	TOLBR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8638h	MTU3	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8	2 ~ 3PCLKB	2ICLK	
0008 8639h	MTU4	タイマバッファ動作転送モードレジスタ	TBTM	8	8	2 ~ 3PCLKB	2ICLK	
0008 8640h	MTU4	タイマA/D変換開始要求コントロールレジスタ	TADCR	16	16	2 ~ 3PCLKB	2ICLK	
0008 8644h	MTU4	タイマA/D変換開始要求周期設定レジスタA	TADCORA	16	16	2 ~ 3PCLKB	2ICLK	
0008 8646h	MTU4	タイマA/D変換開始要求周期設定レジスタB	TADCORB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8648h	MTU4	タイマA/D変換開始要求周期設定バッファレジスタ	TADCOBRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 864Ah	MTU4	タイマA/D変換開始要求周期設定バッファレジスタ B	TADCOBRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8660h	MTU	タイマ波形コントロールレジスタ	TWCR	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 8680h	MTU	タイマスタートレジスタ	TSTR	8	8, 16	2 ~ 3PCLKB	2ICLK	
0008 8681h	MTU	タイマシンクロレジスタ	TSYR	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 8684h	MTU	タイマリードライト許可レジスタ	TRWER	8	8, 16	2 ~ 3PCLKB	2ICLK	
0008 8690h	MTU0	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 8691h	MTU1	ノイズフィルタコントロールレジスタ	NFCR	8	8, 16	2 ~ 3PCLKB	2ICLK	
0008 8692h	MTU2	ノイズフィルタコントロールレジスタ	NFCR	8	8, 16	2 ~ 3PCLKB	2ICLK	
0008 8693h	MTU3	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 8694h	MTU4	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 8695h	MTU5	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 8700h	MTU0	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8701h	MTU0	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8702h	MTU0	タイマ1/0コントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	
0008 8703h	MTU0	タイマ1/0コントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	
0008 8704h	MTU0	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8705h	MTU0	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8706h	MTU0	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 8708h	MTU0	タイマジェネラルレジスタ A	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 870Ah	MTU0	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 870Ch	MTU0		TGRC	16	16	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 870Eh	MTU0	タイマジェネラルレジスタC	TGRD	16	16		2ICLK 2ICLK	
0008 870En	MTU0	タイマジェネラルレジスタD	TGRE	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
		タイマジェネラルレジスタE	TGRE			2 ~ 3PCLKB		
0008 8722h	MTU0	タイマジェネラルレジスタF		16	16	2 ~ 3PCLKB	2ICLK	
0008 8724h	MTU0	タイマ割り込み許可レジスタ2	TIER2	8	8	2 ~ 3PCLKB	2ICLK	
0008 8726h	MTU0	タイマバッファ動作転送モードレジスタ	TBTM	8	8	2 ~ 3PCLKB	2ICLK	
0008 8780h	MTU1	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8781h	MTU1	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8782h	MTU1	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (23/45)

	モジュール		レジスタ	教	アクセス	アクセス+	ナイクル数	
アドレス	シンボル	レジスタ名 - -	シンボル	л ў	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 8784h	MTU1	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	MTU2a
0008 8785h	MTU1	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8786h	MTU1	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8788h	MTU1	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 878Ah	MTU1	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8790h	MTU1	タイマインプットキャプチャコントロールレジスタ	TICCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8800h	MTU2	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8801h	MTU2	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8802h	MTU2	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8804h	MTU2	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 8805h	MTU2	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 8806h	MTU2	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 8808h	MTU2	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	
0008 880Ah	MTU2	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	
0008 8880h	MTU5	タイマカウンタU	TCNTU	16	16	2 ~ 3PCLKB	2ICLK	
0008 8882h	MTU5	タイマジェネラルレジスタU	TGRU	16	16	2 ~ 3PCLKB	2ICLK	
0008 8884h	MTU5	タイマコントロールレジスタU	TCRU	8	8	2 ~ 3PCLKB	2ICLK	
0008 8886h	MTU5	タイマI/OコントロールレジスタU	TIORU	8	8	2 ~ 3PCLKB	2ICLK	
0008 8890h	MTU5	タイマカウンタV	TCNTV	16	16	2 ~ 3PCLKB	2ICLK	
0008 8892h	MTU5	タイマジェネラルレジスタV	TGRV	16	16	2 ~ 3PCLKB	2ICLK	
0008 8894h	MTU5	タイマコントロールレジスタV	TCRV	8	8	2 ~ 3PCLKB	2ICLK	
0008 8896h	MTU5	タイマI/OコントロールレジスタV	TIORV	8	8	2 ~ 3PCLKB	2ICLK	
0008 88A0h	MTU5	タイマカウンタW	TCNTW	16	16	2 ~ 3PCLKB	2ICLK	
0008 88A2h	MTU5	タイマジェネラルレジスタW	TGRW	16	16	2 ~ 3PCLKB	2ICLK	
0008 88A4h	MTU5	タイマコントロールレジスタW	TCRW	8	8	2 ~ 3PCLKB	2ICLK	
0008 88A6h	MTU5	タイマI/OコントロールレジスタW	TIORW	8	8	2 ~ 3PCLKB	2ICLK	
0008 88B2h	MTU5	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	
0008 88B4h	MTU5	タイマスタートレジスタ	TSTR	8	8	2 ~ 3PCLKB	2ICLK	
0008 88B6h	MTU5	タイマコンペアマッチクリアレジスタ	TCNTCMPCL R	8	8	2 ~ 3PCLKB	2ICLK	
0008 8900h	POE	入力レベルコントロール/ステータスレジスタ1	ICSR1	16	16	2 ~ 3PCLKB	2ICLK	POE2a
0008 8902h	POE	出力レベルコントロール/ステータスレジスタ1	OCSR1	16	16	2 ~ 3PCLKB	2ICLK	
0008 8908h	POE	入力レベルコントロール/ステータスレジスタ2	ICSR2	16	16	2 ~ 3PCLKB	2ICLK	
0008 890Ah	POE	ソフトウェアポートアウトプットイネーブルレジス タ	SPOER	8	8	2 ~ 3PCLKB	2ICLK	
0008 890Bh	POE	ポートアウトプットイネーブルコントロールレジス タ1	POECR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 890Ch	POE	ポートアウトプットイネーブルコントロールレジス タ2	POECR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 890Eh	POE	入力レベルコントロール/ステータスレジスタ3	ICSR3	16	16	2 ~ 3PCLKB	2ICLK	
0008 9000h	S12AD	A/Dコントロールレジスタ	ADCSR	8	8	2 ~ 3PCLKB	2ICLK	S12ADa
0008 9004h	S12AD	A/Dチャネル選択レジスタ 0	ADANS0	16	16	2 ~ 3PCLKB	2ICLK	
0008 9006h	S12AD	A/Dチャネル選択レジスタ1	ADANS1	16	16	2 ~ 3PCLKB	2ICLK	
0008 9008h	S12AD	A/D変換値加算モード選択レジスタ 0	ADADS0	16	16	2 ~ 3PCLKB	2ICLK	
0008 900Ah	S12AD	A/D変換値加算モード選択レジスタ1	ADADS1	16	16	2 ~ 3PCLKB	2ICLK	
0008 900Ch	S12AD	A/D変換値加算回数選択レジスタ	ADADC	8	8	2 ~ 3PCLKB	2ICLK	
0008 900Eh	S12AD	A/Dコントロール拡張レジスタ	ADCER	16	16	2 ~ 3PCLKB	2ICLK	
0008 9010h	S12AD	A/D開始トリガ選択レジスタ	ADSTRGR	8	8	2 ~ 3PCLKB	2ICLK	
008 9012h	S12AD	A/D変換拡張入力コントロールレジスタ	ADEXICR	16	16	2 ~ 3PCLKB	2ICLK	
008 901Ah	S12AD	A/D温度センサデータレジスタ	ADTSDR	16	16	2 ~ 3PCLKB	2ICLK	
008 901Ch	S12AD	A/D内部基準電圧データレジスタ	ADOCDR	16	16	2 ~ 3PCLKB	2ICLK	
0008 9020h	S12AD	A/Dデータレジスタ 0	ADDR0	16	16	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (24/45)

マドロマ	モジュール	1 3 7 5 8	レジスタ	を数	アクセス	アクセス・	ナイクル数 T	即本松か
アドレス	シンボル	レジスタ名	シンボル	لآ ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 9022h	S12AD	A/Dデータレジスタ1	ADDR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADa
0008 9024h	S12AD	A/Dデータレジスタ2	ADDR2	16	16	2 ~ 3PCLKB	2ICLK	
0008 9026h	S12AD	A/Dデータレジスタ3	ADDR3	16	16	2 ~ 3PCLKB	2ICLK	
0008 9028h	S12AD	A/Dデータレジスタ4	ADDR4	16	16	2 ~ 3PCLKB	2ICLK	
0008 902Ah	S12AD	A/Dデータレジスタ5	ADDR5	16	16	2 ~ 3PCLKB	2ICLK	
0008 902Ch	S12AD	A/Dデータレジスタ6	ADDR6	16	16	2 ~ 3PCLKB	2ICLK	
0008 902Eh	S12AD	A/Dデータレジスタ7	ADDR7	16	16	2 ~ 3PCLKB	2ICLK	
0008 9030h	S12AD	A/Dデータレジスタ8	ADDR8	16	16	2 ~ 3PCLKB	2ICLK	
0008 9032h	S12AD	A/Dデータレジスタ9	ADDR9	16	16	2 ~ 3PCLKB	2ICLK	
0008 9034h	S12AD	A/Dデータレジスタ10	ADDR10	16	16	2 ~ 3PCLKB	2ICLK	
0008 9036h	S12AD	A/D データレジスタ 11	ADDR11	16	16	2 ~ 3PCLKB	2ICLK	
0008 9038h	S12AD	A/Dデータレジスタ12	ADDR12	16	16	2 ~ 3PCLKB	2ICLK	
0008 903Ah	S12AD	A/Dデータレジスタ 13	ADDR13	16	16	2 ~ 3PCLKB	2ICLK	
0008 903Ch	S12AD	A/D データレジスタ 14	ADDR14	16	16	2 ~ 3PCLKB	2ICLK	
0008 903Eh	S12AD	A/D データレジスタ 15	ADDR15	16	16	2 ~ 3PCLKB	2ICLK	
0008 9040h	S12AD	A/Dデータレジスタ16	ADDR16	16	16	2 ~ 3PCLKB	2ICLK	
0008 9042h	S12AD	A/Dデータレジスタ 17	ADDR17	16	16	2 ~ 3PCLKB	2ICLK	
0008 9044h	S12AD	A/Dデータレジスタ 18	ADDR18	16	16	2 ~ 3PCLKB	2ICLK	
0008 9046h	S12AD	A/Dデータレジスタ19	ADDR19	16	16	2 ~ 3PCLKB	2ICLK	
0008 9048h	S12AD	A/Dデータレジスタ20	ADDR20	16	16	2 ~ 3PCLKB	2ICLK	
0008 9060h	S12AD	A/Dサンプリングステートレジスタ01	ADSSTR01	16	16	2 ~ 3PCLKB	2ICLK	
0008 9070h	S12AD	A/Dサンプリングステートレジスタ23	ADSSTR23	16	16	2 ~ 3PCLKB	2ICLK	
0008 9800h	AD	A/DデータレジスタA	ADDRA	16	16	2 ~ 3PCLKB	2ICLK	ADb
0008 9802h	AD	A/DデータレジスタB	ADDRB	16	16	2 ~ 3PCLKB	2ICLK	, NDS
0008 9804h	AD	A/DデータレジスタC	ADDRC	16	16	2 ~ 3PCLKB	2ICLK	
0008 9806h	AD		ADDRD	16	16		2ICLK	
0008 9808h	AD	A/DデータレジスタD	ADDRE	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 980Ah	AD	A/DデータレジスタE	ADDRF	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
	AD	A/D データレジスタF				2 ~ 3PCLKB		
0008 980Ch	AD	A/D データレジスタG	ADDRG	16	16	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 980Eh		A/D データレジスタH	ADDRH	16	16	2 ~ 3PCLKB		
0008 9810h	AD	A/Dコントロール/ステータスレジスタ	ADCSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 9811h	AD	A/Dコントロールレジスタ	ADCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 9812h	AD	A/Dコントロールレジスタ2	ADCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 9813h	AD	A/Dサンプリングステートレジスタ	ADSSTR	8	8	2 ~ 3PCLKB	2ICLK	
0008 981Fh	AD	A/D自己診断レジスタ	ADDIAGR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A000h	SCI0	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	SCIc, SCI
0008 A001h	SCI0	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A002h	SCI0	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A003h	SCI0	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A004h	SCI0	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A005h	SCI0	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A006h	SCI0	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A007h	SCI0	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A008h	SCI0	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A009h	SCI0	I <sup>2</sup> C モードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A00Ah	SCI0	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A00Bh	SCI0	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A00Ch	SCI0	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A00Dh	SCI0	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A020h	SCI1	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A021h	SCI1	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	



表4.1 I/O レジスタアドレス一覧 (25/45)

	± 25 = 0		1.257.5	数	マカムマ	アクセス+	ナイクル数	
アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	آر ٽ T	アクセス サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 A022h	SCI1	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	SCIc, SCId
0008 A023h	SCI1	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A024h	SCI1	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A025h	SCI1	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A026h	SCI1	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A027h	SCI1	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A028h	SCI1	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A029h	SCI1	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A02Ah	SCI1	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A02Bh	SCI1	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A02Ch	SCI1	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A02Dh	SCI1	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A040h	SCI2	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A041h	SCI2	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A042h	SCI2	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A043h	SCI2	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A044h	SCI2	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A045h	SCI2	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A046h	SCI2	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A047h	SCI2	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A048h	SCI2		SNFR	8	8		2ICLK	
	SCI2	ノイズフィルタ設定レジスタ				2 ~ 3PCLKB		
0008 A049h		2Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A04Ah	SCI2	<sup>12</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A04Bh	SCI2	<sup>12</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A04Ch	SCI2	<sup>12</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A04Dh	SCI2	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A060h	SCI3	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A061h	SCI3	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A062h	SCI3	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A063h	SCI3	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A064h	SCI3	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A065h	SCI3	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A066h	SCI3	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A067h	SCI3	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A068h	SCI3	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A069h	SCI3	I <sup>2</sup> C モードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A06Ah	SCI3	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A06Bh	SCI3	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A06Ch	SCI3	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A06Dh	SCI3	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A080h	SCI4	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A081h	SCI4	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A082h	SCI4	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A083h	SCI4	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A084h	SCI4	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A085h	SCI4	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A086h	SCI4	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A087h	SCI4	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A088h	SCI4	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A089h	SCI4		SIMR1	8	8		2ICLK 2ICLK	
		2Cモードレジスタ1				2 ~ 3PCLKB		
0008 A08Ah	SCI4	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	1



表 4.1 I/O レジスタアドレス一覧 (26/45)

マドロフ	モジュール	しぶっカタ	レジスタ	マ数	アクセス		ナイクル数 T	見まませんか
アドレス	シンボル	レジスタ名	シンボル	بہ پ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 A08Bh	SCI4	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	SCIc, SCI
0008 A08Ch	SCI4	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A08Dh	SCI4	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A0h	SCI5	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A1h	SCI5	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A2h	SCI5	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A3h	SCI5	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A4h	SCI5	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A5h	SCI5	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A6h	SCI5	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A7h	SCI5	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A8h	SCI5	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0A9h	SCI5	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0AAh	SCI5	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0ABh	SCI5	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0ACh	SCI5	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A0ADh	SCI5	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C0h	SCI6	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C1h	SCI6	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C2h	SCI6	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C3h	SCI6	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C4h	SCI6	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C5h	SCI6	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C6h	SCI6	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C7h	SCI6		SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0C8h	SCI6	シリアル拡張モードレジスタ	SNFR	8	8		2ICLK 2ICLK	
0008 A0C9h	SCI6	ノイズフィルタ設定レジスタ	SIMR1	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 A0C9H	SCI6	2Cモードレジスタ1	SIMR2	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
		PCモードレジスタ2		-		2 ~ 3PCLKB		
0008 A0CBh	SCI6 SCI6	PCモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0CCh		<sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0CDh	SCI6	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E0h	SCI7	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E1h	SCI7	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E2h	SCI7	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E3h	SCI7	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E4h	SCI7	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E5h	SCI7	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E6h	SCI7	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E7h	SCI7	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E8h	SCI7	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0E9h	SCI7	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0EAh	SCI7	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0EBh	SCI7	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	]
0008 A0ECh	SCI7	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A0EDh	SCI7	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A100h	SCI8	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A101h	SCI8	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A102h	SCI8	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A103h	SCI8	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A104h	SCI8	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A105h	SCI8	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	1



表 4.1 I/O レジスタアドレス一覧 (27/45)

	モジュール		レジスタ	を数	アクセス	アクセス・	サイクル数	
アドレス	シンボル	レジスタ名	シンボル	بر ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 A106h	SCI8	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	SCIc, SCId
0008 A107h	SCI8	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A108h	SCI8	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A109h	SCI8	I <sup>2</sup> C モードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A10Ah	SCI8	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A10Bh	SCI8	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A10Ch	SCI8	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A10Dh	SCI8	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A120h	SCI9	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A121h	SCI9	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A122h	SCI9	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A123h	SCI9	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A124h	SCI9	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A125h	SCI9	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A126h	SCI9	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A127h	SCI9	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A128h	SCI9	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A129h	SCI9	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A12Ah	SCI9	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A12Bh	SCI9	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A12Ch	SCI9	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A12Dh	SCI9	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A140h	SCI10	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A141h	SCI10	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A142h	SCI10	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A143h	SCI10	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A144h	SCI10	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A145h	SCI10	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A146h	SCI10	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A147h	SCI10	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A148h	SCI10	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A149h	SCI10	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A14Ah	SCI10	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 A14Bh	SCI10	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 A14Ch	SCI10	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A14Dh	SCI10	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A160h	SCI11	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A161h	SCI11	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A162h	SCI11	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A163h	SCI11	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A164h	SCI11	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A165h	SCI11	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A166h	SCI11	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A167h	SCI11	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A168h	SCI11	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A169h	SCI11	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 A16Ah	SCI11	2Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A16Bh	SCI11	2Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	1
0008 A16Ch	SCI11	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 A16Dh	SCI11	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	1



表4.1 I/O レジスタアドレス一覧 (28/45)

	モジュール		レジスタ	教	アクセス	アクセス・	ナイクル数	
アドレス	シンボル	レジスタ名	シンボル	بر خ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 A800h	IEB	IEBus コントロールレジスタ	IECTR	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	IEB
0008 A801h	IEB	IEBus コマンドレジスタ	IECMR	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A802h	IEB	IEBus マスタコントロールレジスタ	IEMCR	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A803h	IEB	IEBus 自局アドレスレジスタ 1	IEAR1	8	8	3 ∼ 4PCLKB	2 ~ 3ICLK	
0008 A804h	IEB	IEBus 自局アドレスレジスタ 2	IEAR2	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A805h	IEB	IEBusスレーブアドレス設定レジスタ1	IESA1	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A806h	IEB	IEBusスレーブアドレス設定レジスタ2	IESA2	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A807h	IEB	IEBus送信電文長レジスタ	IETBFL	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A809h	IEB	IEBus 受信マスタアドレスレジスタ1	IEMA1	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A80Ah	IEB	IEBus 受信マスタアドレスレジスタ 2	IEMA2	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A80Bh	IEB	IEBus 受信コントロールフィールドレジスタ	IERCTL	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A80Ch	IEB	IEBus 受信電文長レジスタ	IERBFL	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A80Eh	IEB	IEBus ロックアドレスレジスタ1	IELA1	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A80Fh	IEB	IEBus ロックアドレスレジスタ 2	IELA2	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A810h	IEB	IEBus ゼネラルフラグレジスタ	IEFLG	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A811h	IEB	IEBus 送信ステータスレジスタ	IETSR	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A812h	IEB	IEBus 送信割り込み許可レジスタ	IEIET	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A814h	IEB	IEBus 受信ステータスレジスタ	IERSR	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A815h	IEB	IEBus 受信割り込み許可レジスタ	IEIER	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A818h	IEB	IEBus クロック選択レジスタ	IECKSR	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 A900h~ 0008 A91Fh	IEB	IEBus送信データバッファレジスタ001~032	IETB001 ~ 032	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 AA00h~ 0008 AA1Fh	IEB	IEBus 受信データバッファレジスタ 001~032	IERB001 ~ 032	8	8	3 ~ 4PCLKB	2 ~ 3ICLK	
0008 B300h	SCI12	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	SCIc, SCIc
0008 B301h	SCI12	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B302h	SCI12	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B303h	SCI12	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B304h	SCI12	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B305h	SCI12	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B306h	SCI12	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B307h	SCI12	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B308h	SCI12	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B309h	SCI12	I <sup>2</sup> Cモードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 B30Ah	SCI12	I <sup>2</sup> Cモードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 B30Bh	SCI12	I <sup>2</sup> Cモードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 B30Ch	SCI12	I <sup>2</sup> Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B30Dh	SCI12	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B320h	SCI12	拡張シリアルモード有効レジスタ	ESMER	8	8	2 ~ 3PCLKB	2ICLK	
0008 B321h	SCI12	コントロールレジスタ0	CR0	8	8	2 ~ 3PCLKB	2ICLK	
0008 B322h	SCI12	コントロールレジスタ1	CR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 B323h	SCI12	コントロールレジスタ2	CR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 B324h	SCI12		CR3	8	8		2ICLK 2ICLK	
		コントロールレジスタ3	PCR	8		2 ~ 3PCLKB	2ICLK 2ICLK	
0008 B325h	SCI12	ポートコントロールレジスタ		-	8	2 ~ 3PCLKB		
0008 B326h	SCI12	割り込みコントロールレジスタ	ICR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B327h	SCI12	ステータスレジスタ	STR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B328h	SCI12	ステータスクリアレジスタ	STCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B329h	SCI12	Control Field 0 データレジスタ	CF0DR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B32Ah	SCI12	Control Field 0 コンペアイネーブルレジスタ	CF0CR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B32Bh	SCI12	Control Field 0 受信データレジスタ	CF0RR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B32Ch	SCI12	プライマリ Control Field 1 データレジスタ	PCF1DR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B32Dh	SCI12	セカンダリ Control Field 1 データレジスタ	SCF1DR	8	8	2 ~ 3PCLKB	2ICLK	



表4.1 I/O レジスタアドレス一覧 (29/45)

	モジュール		レジスタ	教	アクセス	アクセス・	サイクル数	
アドレス	シンボル	レジスタ名	シンボル	』 シ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 B32Eh	SCI12	Control Field 1 コンペアイネーブルレジスタ	CF1CR	8	8	2 ~ 3PCLKB	2ICLK	SCIc, SCId
0008 B32Fh	SCI12	Control Field 1 受信データレジスタ	CF1RR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B330h	SCI12	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B331h	SCI12	タイマモードレジスタ	TMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 B332h	SCI12	タイマプリスケーラレジスタ	TPRE	8	8	2 ~ 3PCLKB	2ICLK	
0008 B333h	SCI12	タイマカウントレジスタ	TCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C000h	PORT0	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	1/0 ポート
0008 C001h	PORT1	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C002h	PORT2	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C003h	PORT3	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C004h	PORT4	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C005h	PORT5	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C006h	PORT6	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C007h	PORT7	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C008h	PORT8	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C009h	PORT9	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C00Ah	PORTA	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C00Bh	PORTB	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C00Ch	PORTC	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C00Dh	PORTD	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C00Eh	PORTE	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C00Fh	PORTF	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C010h	PORTG	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C012h	PORTJ	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C020h	PORT0	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C021h	PORT1	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C022h	PORT2	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C023h	PORT3	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C024h	PORT4	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C025h	PORT5	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C026h	PORT6	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C027h	PORT7	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C028h	PORT8	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C029h	PORT9	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C02Ah	PORTA	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C02Bh	PORTB	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C02Ch	PORTC	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C02Dh	PORTD	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C02Eh	PORTE	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C02Fh	PORTF		PODR	8	8		2ICLK	
0008 C030h	PORTG	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
		ポート出力データレジスタ		-		2 ~ 3PCLKB		
0008 C032h	PORTJ	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C040h	PORT0	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	-
0008 C041h	PORT1	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C042h	PORT2	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C043h	PORT3	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C044h	PORT4	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C045h	PORT5	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C046h	PORT6	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C047h	PORT7	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C048h	PORT8	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (30/45)

711 -	モジュール	1 20 - 4 4	レジスタ	を数	アクセス	アクセス・	サイクル数	日日へ歩 144 ハー
アドレス	シンボル	レジスタ名	シンボル	л ў	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 C049h	PORT9	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	1/0 ポート
0008 C04Ah	PORTA	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C04Bh	PORTB	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C04Ch	PORTC	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C04Dh	PORTD	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C04Eh	PORTE	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C04Fh	PORTF	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C050h	PORTG	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C052h	PORTJ	ポート入力データレジスタ	PIDR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C060h	PORT0	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C061h	PORT1	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C062h	PORT2	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C063h	PORT3	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C064h	PORT4	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C065h	PORT5	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C066h	PORT6	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C067h	PORT7	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C068h	PORT8	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C069h	PORT9	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C06Ah	PORTA	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C06Bh	PORTB	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C06Ch	PORTC	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C06Dh	PORTD	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C06Eh	PORTE	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C06Fh	PORTF	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C070h	PORTG		PMR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C072h	PORTJ	ポートモードレジスタ	PMR	8	8		2ICLK	
0008 C080h	PORT0	ポートモードレジスタ	ODR0	8		2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C080h	PORT0	オープンドレイン制御レジスタ0	ODR1	8	8、16		2ICLK 2ICLK	
0008 C081h	PORT1	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK 2ICLK	
	PORT1	オープンドレイン制御レジスタ0			8、16	2 ~ 3PCLKB		
0008 C083h		オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C084h	PORT2	オープンドレイン制御レジスタ 0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C085h	PORT2	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C086h	PORT3	オープンドレイン制御レジスタ 0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C087h	PORT3	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C088h	PORT4	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C089h	PORT4	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C08Ah	PORT5	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C08Bh	PORT5	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C08Ch	PORT6	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C08Dh	PORT6	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C08Eh	PORT7	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C08Fh	PORT7	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C090h	PORT8	オープンドレイン制御レジスタ 0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C091h	PORT8	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C092h	PORT9	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C093h	PORT9	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C094h	PORTA	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C095h	PORTA	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C096h	PORTB	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C097h	PORTB	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (31/45)

711 -	モジュール	1 22 - 4 7	レジスタ	を数	アクセス	アクセス・	ナイクル数 I	目目 / 士 144 4/-
アドレス	シンボル	レジスタ名	シンボル	آل ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 C098h	PORTC	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	1/0 ポート
0008 C099h	PORTC	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C09Ah	PORTD	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C09Bh	PORTD	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C09Ch	PORTE	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C09Dh	PORTE	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C09Eh	PORTF	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C09Fh	PORTF	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C0A0h	PORTG	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C0A1h	PORTG	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C0A4h	PORTJ	オープンドレイン制御レジスタ0	ODR0	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C0A5h	PORTJ	オープンドレイン制御レジスタ1	ODR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C0C0h	PORT0	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C1h	PORT1	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C2h	PORT2	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C3h	PORT3	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C4h	PORT4	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C5h	PORT5	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C6h	PORT6	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C7h	PORT7	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C8h	PORT8	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0C9h	PORT9	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0CAh	PORTA	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0CBh	PORTB	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0CCh	PORTC	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0CDh	PORTD	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0CEh	PORTE	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0CFh	PORTF	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0D0h	PORTG	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0D2h	PORTJ	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0E0h	PORT0	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0E2h	PORT2	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0E5h	PORT5	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0E9h	PORT9	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0EAh	PORTA	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0EBh	PORTB	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0ECh	PORTC	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0EDh	PORTD	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C0EEh	PORTE	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C0F0h	PORTG	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C100h	MPC	CS出力許可レジスタ	PFCSE	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C102h	MPC	CS出力端子選択レジスタ 0	PFCSS0	8	8	2 ~ 3PCLKB	2ICLK	
0008 C103h	MPC	CS出力端子選択レジスタ1	PFCSS1	8	8	2 ~ 3PCLKB	2ICLK	
0008 C104h	MPC	アドレス出力許可レジスタ0	PFAOE0	8	8、16	2 ~ 3PCLKB	2ICLK	1
0008 C105h	MPC	アドレス出力許可レジスタ1	PFAOE1	8	8, 16	2 ~ 3PCLKB	2ICLK	
0008 C106h	MPC	外部バス制御レジスタ0	PFBCR0	8	8, 16	2 ~ 3PCLKB	2ICLK	1
0008 C107h	MPC	外部バス制御レジスタ1	PFBCR1	8	8、16	2 ~ 3PCLKB	2ICLK	
0008 C10Eh	MPC	イーサネット制御レジスタ	PFENET	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C114h	MPC	USB0制御レジスタ	PFUSB0	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C115h	MPC	USB1制御レジスタ	PFUSB1	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C11Fh	MPC	書き込みプロテクトレジスタ	PWPR	8	8	2 ~ 3PCLKB	2ICLK	-



表4.1 I/O レジスタアドレス一覧 (32/45)

	モジュール		レジスタ	教	アクセス	アクセスサ	ナイクル数	
アドレス	シンボル	レジスタ名	シンボル	بر ب	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 C120h	PORT	ポート切り換えレジスタB	PSRB	8	8	2 ~ 3PCLKB	2ICLK	1/0 ポート
0008 C121h	PORT	ポート切り換えレジスタA	PSRA	8	8	2 ~ 3PCLKB	2ICLK	
0008 C140h	MPC	P00端子機能制御レジスタ	P00PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C141h	MPC	P01端子機能制御レジスタ	P01PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C142h	MPC	P02端子機能制御レジスタ	P02PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C143h	MPC	P03端子機能制御レジスタ	P03PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C145h	MPC	P05端子機能制御レジスタ	P05PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C147h	MPC	P07端子機能制御レジスタ	P07PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C148h	MPC	P10端子機能制御レジスタ	P10PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C149h	MPC	P11 端子機能制御レジスタ	P11PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C14Ah	MPC	P12端子機能制御レジスタ	P12PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C14Bh	MPC	P13端子機能制御レジスタ	P13PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C14Ch	MPC	P14端子機能制御レジスタ	P14PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C14Dh	MPC	P15端子機能制御レジスタ	P15PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C14Eh	MPC	P16端子機能制御レジスタ	P16PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C14Fh	MPC	P17端子機能制御レジスタ	P17PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C150h	MPC	P20端子機能制御レジスタ	P20PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C151h	MPC	P21端子機能制御レジスタ	P21PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C152h	MPC	P22端子機能制御レジスタ	P22PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C152h	MPC	P23端子機能制御レジスタ	P23PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C154h	MPC		P24PFS	8	8		2ICLK	
		P24端子機能制御レジスタ				2 ~ 3PCLKB		
0008 C155h	MPC	P25端子機能制御レジスタ	P25PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C156h	MPC	P26端子機能制御レジスタ	P26PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C157h	MPC	P27端子機能制御レジスタ	P27PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C158h	MPC	P30端子機能制御レジスタ	P30PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C159h	MPC	P31 端子機能制御レジスタ	P31PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C15Ah	MPC	P32端子機能制御レジスタ	P32PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C15Bh	MPC	P33端子機能制御レジスタ	P33PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C15Ch	MPC	P34端子機能制御レジスタ	P34PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C160h	MPC	P40端子機能制御レジスタ	P40PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C161h	MPC	P41 端子機能制御レジスタ	P41PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C162h	MPC	P42端子機能制御レジスタ	P42PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C163h	MPC	P43端子機能制御レジスタ	P43PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C164h	MPC	P44端子機能制御レジスタ	P44PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C165h	MPC	P45端子機能制御レジスタ	P45PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C166h	MPC	P46端子機能制御レジスタ	P46PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C167h	MPC	P47端子機能制御レジスタ	P47PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C168h	MPC	P50端子機能制御レジスタ	P50PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C169h	MPC	P51端子機能制御レジスタ	P51PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C16Ah	MPC	P52端子機能制御レジスタ	P52PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C16Ch	MPC	P54端子機能制御レジスタ	P54PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C16Dh	MPC	P55端子機能制御レジスタ	P55PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C16Eh	MPC	P56端子機能制御レジスタ	P56PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C16Fh	MPC	P57端子機能制御レジスタ	P57PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C170h	MPC	P60端子機能制御レジスタ	P60PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C171h	MPC	P61端子機能制御レジスタ	P61PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C176h	MPC	P66端子機能制御レジスタ	P66PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C177h	MPC	P67端子機能制御レジスタ	P67PFS	8	8	2 ~ 3PCLKB	2ICLK	1
0008 C178h	MPC	P70端子機能制御レジスタ	P70PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C179h	MPC	P71端子機能制御レジスタ	P71PFS	8	8	2 ~ 3PCLKB	2ICLK	-
2000 017011	MPC	P71端子機能制御レジスタ P72端子機能制御レジスタ	P72PFS	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	




表4.1 I/O レジスタアドレス一覧 (33/45)

711 -	モジュール	1 30 - 4 5	レジスタ	教	アクセス	アクセス・	ナイクル数	日日 1世 1世 八十
アドレス	シンボル	レジスタ名	シンボル	л ў	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 C17Bh	MPC	P73端子機能制御レジスタ	P73PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Ch	MPC	P74端子機能制御レジスタ	P74PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C17Dh	MPC	P75端子機能制御レジスタ	P75PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C17Eh	MPC	P76端子機能制御レジスタ	P76PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C17Fh	MPC	P77端子機能制御レジスタ	P77PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C180h	MPC	P80端子機能制御レジスタ	P80PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C181h	MPC	P81端子機能制御レジスタ	P81PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C182h	MPC	P82端子機能制御レジスタ	P82PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C183h	MPC	P83端子機能制御レジスタ	P83PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C186h	MPC	P86端子機能制御レジスタ	P86PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C187h	MPC	P87端子機能制御レジスタ	P87PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C188h	MPC	P90端子機能制御レジスタ	P90PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C189h	MPC	P91端子機能制御レジスタ	P91PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C18Ah	MPC	P92端子機能制御レジスタ	P92PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C18Bh	MPC	P93端子機能制御レジスタ	P93PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C190h	MPC	PAO端子機能制御レジスタ	PA0PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C191h	MPC	PA1端子機能制御レジスタ	PA1PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C192h	MPC	PA2端子機能制御レジスタ	PA2PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C193h	MPC	PA3端子機能制御レジスタ	PA3PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C194h	MPC	PA4端子機能制御レジスタ	PA4PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C195h	MPC	PA5端子機能制御レジスタ	PA5PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C196h	MPC		PA6PFS	8	8		2ICLK	
	MPC	PA6端子機能制御レジスタ	PA7PFS			2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C197h		PA7端子機能制御レジスタ		8	8	2 ~ 3PCLKB		
0008 C198h	MPC	PB0端子機能制御レジスタ	PB0PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C199h	MPC	PB1 端子機能制御レジスタ	PB1PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C19Ah	MPC	PB2端子機能制御レジスタ	PB2PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C19Bh	MPC	PB3端子機能制御レジスタ	PB3PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C19Ch	MPC	PB4端子機能制御レジスタ	PB4PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C19Dh	MPC	PB5端子機能制御レジスタ	PB5PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C19Eh	MPC	PB6端子機能制御レジスタ	PB6PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C19Fh	MPC	PB7端子機能制御レジスタ	PB7PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A0h	MPC	PC0端子機能制御レジスタ	PC0PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A1h	MPC	PC1端子機能制御レジスタ	PC1PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A2h	MPC	PC2端子機能制御レジスタ	PC2PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A3h	MPC	PC3端子機能制御レジスタ	PC3PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A4h	MPC	PC4端子機能制御レジスタ	PC4PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A5h	MPC	PC5端子機能制御レジスタ	PC5PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A6h	MPC	PC6端子機能制御レジスタ	PC6PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A7h	MPC	PC7端子機能制御レジスタ	PC7PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A8h	MPC	PD0端子機能制御レジスタ	PD0PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1A9h	MPC	PD1端子機能制御レジスタ	PD1PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1AAh	MPC	PD2端子機能制御レジスタ	PD2PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1ABh	MPC	PD3端子機能制御レジスタ	PD3PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1ACh	MPC	PD4端子機能制御レジスタ	PD4PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1ADh	MPC	PD5端子機能制御レジスタ	PD5PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1AEh	MPC	PD6端子機能制御レジスタ	PD6PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1AFh	MPC	PD7端子機能制御レジスタ	PD7PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B0h	MPC	PE0端子機能制御レジスタ	PE0PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B1h	MPC	PE1端子機能制御レジスタ	PE1PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B2h	MPC	PE2端子機能制御レジスタ	PE2PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B3h	MPC	PE3端子機能制御レジスタ	PE3PFS	8	8	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (34/45)

	モジュール		レジスタ	ト数	アクセス	アクセス・	ナイクル数	pm
アドレス	シンボル	レジスタ名	シンボル	لآ ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 C1B4h	MPC	PE4端子機能制御レジスタ	PE4PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
008 C1B5h	MPC	PE5端子機能制御レジスタ	PE5PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B6h	MPC	PE6端子機能制御レジスタ	PE6PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B7h	MPC	PE7端子機能制御レジスタ	PE7PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B8h	MPC	PF0端子機能制御レジスタ	PF0PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1B9h	MPC	PF1端子機能制御レジスタ	PF1PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1BAh	MPC	PF2端子機能制御レジスタ	PF2PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1BDh	MPC	PF5端子機能制御レジスタ	PF5PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C1D3h	MPC	PJ3端子機能制御レジスタ	PJ3PFS	8	8	2 ~ 3PCLKB	2ICLK	
0008 C280h	SYSTEM	ディープスタンバイコントロールレジスタ	DPSBYCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力
0008 C282h	SYSTEM	ディープスタンバイインタラプトイネーブルレジス タ 0	DPSIER0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	低減機能
0008 C283h	SYSTEM	ディープスタンバイインタラプトイネーブルレジス タ1	DPSIER1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C284h	SYSTEM	ディープスタンパイインタラプトイネーブルレジス タ2	DPSIER2	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C285h	SYSTEM	ディープスタンパイインタラプトイネーブルレジス タ3	DPSIER3	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C286h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ0	DPSIFR0	8	8	4 ∼ 5PCLKB	2 ~ 3ICLK	
0008 C287h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ1	DPSIFR1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C288h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ2	DPSIFR2	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C289h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ3	DPSIFR3	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C28Ah	SYSTEM	ディープスタンバイインタラプトエッジレジスタ0	DPSIEGR0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C28Bh	SYSTEM	ディープスタンバイインタラプトエッジレジスタ1	DPSIEGR1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C28Ch	SYSTEM	ディープスタンバイインタラプトエッジレジスタ2	DPSIEGR2	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C28Dh	SYSTEM	ディープスタンバイインタラプトエッジレジスタ3	DPSIEGR3	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C290h	SYSTEM	リセットステータスレジスタ0	RSTSR0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	リセット
0008 C291h	SYSTEM	リセットステータスレジスタ1	RSTSR1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C293h	SYSTEM	メインクロック発振器強制発振コントロールレジス タ	MOFCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	クロック 発生回路
0008 C294h	SYSTEM	高速オンチップオシレータ電源コントロールレジス タ	HOCOPCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C296h	FLASH	フラッシュライトイレーズプロテクトレジスタ	FWEPROR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	ROM
0008 C297h	SYSTEM	電圧監視回路制御レジスタ	LVCMPCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	LVDA
0008 C298h	SYSTEM	電圧検出レベル選択レジスタ	LVDLVLR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C29Ah	SYSTEM	電圧監視1回路制御レジスタ0	LVD1CR0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C29Bh	SYSTEM	電圧監視2回路制御レジスタ0	LVD2CR0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	
0008 C2A0h~ 0008 C2BFh	SYSTEM	ディープスタンバイバックアップレジスタ0~31	DPSBKR0~ 31	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力 低減機能
0008 C300h	ICU	グループ0割り込み要因レジスタ	GRP00	32	32	1 ~ 2PCLKB	2ICLK	ICUb
0008 C304h	ICU	グループ1割り込み要因レジスタ	GRP01	32	32	1 ~ 2PCLKB	2ICLK	
0008 C308h	ICU	グループ2割り込み要因レジスタ	GRP02	32	32	1 ~ 2PCLKB	2ICLK	
0008 C30Ch	ICU	グループ3割り込み要因レジスタ	GRP03	32	32	1 ~ 2PCLKB	2ICLK	
0008 C310h	ICU	グループ4割り込み要因レジスタ	GRP04	32	32	1 ~ 2PCLKB	2ICLK	
0008 C314h	ICU	グループ5割り込み要因レジスタ	GRP05	32	32	1 ~ 2PCLKB	2ICLK	
0008 C318h	ICU	グループ6割り込み要因レジスタ	GRP06	32	32	1 ~ 2PCLKB	2ICLK	
0008 C330h	ICU	グループ12割り込み要因レジスタ	GRP12	32	32	1 ~ 2PCLKB	2ICLK	
0008 C340h	ICU	グループ0割り込み許可レジスタ	GEN00	32	32	1 ~ 2PCLKB	2ICLK	
0008 C344h	ICU	グループ1割り込み許可レジスタ	GEN01	32	32	1 ~ 2PCLKB	2ICLK	
0008 C348h	ICU	グループ2割り込み許可レジスタ	GEN02	32	32	1 ~ 2PCLKB	2ICLK	
0008 C34Ch	ICU	グループ3割り込み許可レジスタ	GEN03	32	32	1 ~ 2PCLKB	2ICLK	
0008 C350h	ICU	グループ4割り込み許可レジスタ	GEN04	32	32	1 ~ 2PCLKB	2ICLK	
0008 C354h	ICU	グループ5割り込み許可レジスタ	GEN05	32	32	1 ~ 2PCLKB	2ICLK	
	1	//- / UD / C-/D D V / / /	1	, J_	ÿ <u>_</u>	, ZI OLNO	l	



表4.1 I/O レジスタアドレス一覧 (35/45)

アドレス	モジュール	レジスタ名	レジスタ	を数	アクセス		ナイクル数 I	1月1亩1歩台
YFDX	シンボル	レンスダ名	シンボル	لړ پ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
0008 C370h	ICU	グループ12割り込み許可レジスタ	GEN12	32	32	1 ~ 2PCLKB	2ICLK	ICUb
0008 C380h	ICU	グループ0割り込みクリアレジスタ	GCR00	32	32	1 ~ 2PCLKB	2ICLK	
0008 C384h	ICU	グループ1割り込みクリアレジスタ	GCR01	32	32	1 ~ 2PCLKB	2ICLK	
0008 C388h	ICU	グループ2割り込みクリアレジスタ	GCR02	32	32	1 ~ 2PCLKB	2ICLK	
0008 C38Ch	ICU	グループ3割り込みクリアレジスタ	GCR03	32	32	1 ~ 2PCLKB	2ICLK	
0008 C390h	ICU	グループ4割り込みクリアレジスタ	GCR04	32	32	1 ~ 2PCLKB	2ICLK	
0008 C394h	ICU	グループ5割り込みクリアレジスタ	GCR05	32	32	1 ~ 2PCLKB	2ICLK	
0008 C398h	ICU	グループ6割り込みクリアレジスタ	GCR06	32	32	1 ~ 2PCLKB	2ICLK	
0008 C3C0h	ICU	ユニット選択レジスタ	SEL	32	32	1 ~ 2PCLKB	2ICLK	
0008 C400h	RTC	64Hzカウンタ	R64CNT	8	8	2 ~ 3PCLKB	2ICLK	RTCa
0008 C402h	RTC	秒カウンタ	RSECCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C404h	RTC	分カウンタ	RMINCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C406h	RTC	時カウンタ	RHRCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C408h	RTC	曜日カウンタ	RWKCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C40Ah	RTC	日カウンタ	RDAYCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C40Ch	RTC	月カウンタ	RMONCNT	8	8	2 ~ 3PCLKB	2ICLK	
0008 C40Eh	RTC	年カウンタ	RYRCNT	16	16	2 ~ 3PCLKB	2ICLK	
0008 C410h	RTC	秒アラームレジスタ	RSECAR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C412h	RTC	分アラームレジスタ	RMINAR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C414h	RTC	時アラームレジスタ	RHRAR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C416h	RTC	曜日アラームレジスタ	RWKAR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C418h	RTC	日アラームレジスタ	RDAYAR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C41Ah	RTC	月アラームレジスタ	RMONAR	8	8	2 ~ 3PCLKB	2ICLK	
0008 C41Ch	RTC	年アラームレジスタ	RYRAR	16	16	2 ~ 3PCLKB	2ICLK	
0008 C41Eh	RTC	年アラームイネーブルレジスタ	RYRAREN	8	8	2 ~ 3PCLKB	2ICLK	
0008 C422h	RTC	RTCコントロールレジスタ1	RCR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 C424h	RTC	RTCコントロールレジスタ2	RCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 C426h	RTC	RTCコントロールレジスタ3	RCR3	8	8	2 ~ 3PCLKB	2ICLK	
0008 C428h	RTC	RTCコントロールレジスタ4	RCR4	8	8	2 ~ 3PCLKB	2ICLK	
0008 C42Ah	RTC	周波数レジスタH	RFRH	16	16	2 ~ 3PCLKB	2ICLK	
0008 C42Ch	RTC	周波数レジスタL	RFRL	16	16	2 ~ 3PCLKB	2ICLK	
0008 C42Eh	RTC	時間誤差補正レジスタ	RADJ	8	8	2 ~ 3PCLKB	2ICLK	
0008 C440h	RTC	時間キャプチャ制御レジスタ0	RTCCR0	8	8	2 ~ 3PCLKB	2ICLK	
0008 C442h	RTC	時間キャプチャ制御レジスタ1	RTCCR1	8	8	2 ~ 3PCLKB	2ICLK	
0008 C444h	RTC	時間キャプチャ制御レジスタ2	RTCCR2	8	8	2 ~ 3PCLKB	2ICLK	
0008 C452h	RTC	砂キャプチャレジスタ0	RSECCP0	8	8	2 ~ 3PCLKB	2ICLK	
0008 C454h	RTC	分キャプチャレジスタ0	RMINCP0	8	8	2 ~ 3PCLKB	2ICLK	
0008 C456h	RTC	時キャプチャレジスタ0	RHRCP0	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C45Ah	RTC	日キャプチャレジスタ0	RDAYCP0	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C45Ch	RTC	月キャプチャレジスタ0	RMONCP0	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C462h	RTC	サキャプチャレジスタ 0 砂キャプチャレジスタ 1	RSECCP1	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK	
0008 C464h	RTC	がキャプテャレジスタ 1 分キャプチャレジスタ 1	RMINCP1	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C466h	RTC	時キャプチャレジスタ1	RHRCP1	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C46Ah	RTC		RDAYCP1	8	8	2 ~ 3PCLKB 2 ~ 3PCLKB	2ICLK 2ICLK	
0008 C46Ch	RTC	日キャプチャレジスタ1	RMONCP1	8	8		2ICLK 2ICLK	
0008 C472h	RTC	月キャプチャレジスタ1	RSECCP2	8	8	2 ~ 3PCLKB	2ICLK 2ICLK	
		砂キャプチャレジスタ2				2 ~ 3PCLKB		
0008 C474h	RTC	分キャプチャレジスタ2	RMINCP2	8	8	2 ~ 3PCLKB	2ICLK	
0008 C476h	RTC	時キャプチャレジスタ2	RHRCP2	8	8	2 ~ 3PCLKB	2ICLK	
0008 C47Ah	RTC	日キャプチャレジスタ2	RDAYCP2	8	8	2 ~ 3PCLKB	2ICLK	
0008 C47Ch	RTC	月キャプチャレジスタ2	RMONCP2	8	8	2 ~ 3PCLKB	2ICLK	il .




表4.1 I/O レジスタアドレス一覧 (36/45)

•	T. ** .:		1 32 - 5	### ### ### ### ### ### ### ### ### ##	サイクル数	-		
アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	3			ICLK < PCLK の場合	関連機能
0008 C880h	SYSTEM	カウントクロック拡張レジスタ1	SCK1	8	8	2 ~ 3PCLKB	2ICLK	MCK
0008 C890h	SYSTEM	カウントクロック拡張レジスタ2	SCK2	8	8	2 ~ 3PCLKB	2ICLK	
0009 0200h~ 0009 03FFh	CAN0	メールボックスレジスタ0~31	MB0~31		8、16、32	2 ~ 3PCLKB	2ICLK	CAN
0009 0400h~ 0009 041Fh	CAN0	マスクレジスタ0~7	MKR0~7	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 0420h	CAN0	FIFO受信ID比較レジスタ0	FIDCR0	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 0424h	CAN0	FIFO受信ID比較レジスタ1	FIDCR1	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 0428h	CAN0	マスク無効レジスタ	MKIVLR	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 042Ch	CAN0	メールボックス割り込み許可レジスタ	MIER	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 0820h~ 0009 083Fh	CAN0	メッセージ制御レジスタ0~31	MCTL0∼31	8	8	2 ~ 3PCLKB	2ICLK	
0009 0840h	CAN0	制御レジスタ	CTLR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 0842h	CAN0	ステータスレジスタ	STR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 0844h	CAN0	ビットコンフィグレーションレジスタ	BCR	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 0848h	CAN0	受信FIFO制御レジスタ	RFCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 0849h	CAN0	受信FIFOポインタ制御レジスタ	RFPCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 084Ah	CAN0	送信FIFO制御レジスタ	TFCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 084Bh	CAN0	送信FIFOポインタ制御レジスタ	TFPCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 084Ch	CAN0	エラー割り込み許可レジスタ	EIER	8	8	2 ~ 3PCLKB	2ICLK	
0009 084Dh	CAN0	エラー割り込み要因判定レジスタ	EIFR	8	8	2 ~ 3PCLKB	2ICLK	
0009 084Eh	CAN0	受信エラーカウントレジスタ	RECR	8	8	2 ~ 3PCLKB	2ICLK	
0009 084Fh	CAN0	送信エラーカウントレジスタ	TECR	8	8	2 ~ 3PCLKB	2ICLK	
0009 0850h	CAN0	エラーコード格納レジスタ	ECSR	8	8	2 ~ 3PCLKB	2ICLK	
0009 0851h	CAN0	チャネルサーチサポートレジスタ	CSSR	8	8	2 ~ 3PCLKB	2ICLK	
0009 0852h	CAN0	メールボックスサーチステータスレジスタ	MSSR	8	8	2 ~ 3PCLKB	2ICLK	
0009 0853h	CAN0	メールボックスサーチモードレジスタ	MSMR	8	8	2 ~ 3PCLKB	2ICLK	
0009 0854h	CAN0	タイムスタンプレジスタ	TSR	16	16	2 ~ 3PCLKB	2ICLK	
0009 0856h	CAN0	アクセプタンスフィルタサポートレジスタ	AFSR	16	16	2 ~ 3PCLKB	2ICLK	
0009 0858h	CAN0	テスト制御レジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 1200h~ 0009 13FFh	CAN1	メールボックスレジスタ0~31	MB0~31		8、16、32	2 ~ 3PCLKB	2ICLK	
0009 1400h~ 0009 141Fh	CAN1	マスクレジスタ0~7	MKR0~7	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 1420h	CAN1	FIFO受信ID比較レジスタ0	FIDCR0	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 1424h	CAN1	FIFO受信ID比較レジスタ1	FIDCR1	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 1428h	CAN1	マスク無効レジスタ	MKIVLR	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 142Ch	CAN1	メールボックス割り込み許可レジスタ	MIER	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 1820h~ 0009 183Fh	CAN1	メッセージ制御レジスタ0~31	MCTL0∼31	8	8	2 ~ 3PCLKB	2ICLK	
0009 1840h	CAN1	制御レジスタ	CTLR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 1842h	CAN1	ステータスレジスタ	STR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 1844h	CAN1	ビットコンフィグレーションレジスタ	BCR	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 1848h	CAN1	受信FIFO制御レジスタ	RFCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 1849h	CAN1	受信FIFOポインタ制御レジスタ	RFPCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 184Ah	CAN1	送信FIFO制御レジスタ	TFCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 184Bh	CAN1	送信FIFOポインタ制御レジスタ	TFPCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 184Ch	CAN1	エラー割り込み許可レジスタ	EIER	8	8	2 ~ 3PCLKB	2ICLK	
0009 184Dh	CAN1	エラー割り込み要因判定レジスタ	EIFR	8	8	2 ~ 3PCLKB	2ICLK	
0009 184Eh	CAN1	受信エラーカウントレジスタ	RECR	8	8	2 ~ 3PCLKB	2ICLK	
0009 184Fh	CAN1	送信エラーカウントレジスタ	TECR	8	8	2 ~ 3PCLKB	2ICLK	
0009 1850h	CAN1	エラーコード格納レジスタ	ECSR	8	8	2 ~ 3PCLKB	2ICLK	
0009 1851h	CAN1	チャネルサーチサポートレジスタ	CSSR	8	8	2 ~ 3PCLKB	2ICLK	
0009 1852h	CAN1	メールボックスサーチステータスレジスタ	MSSR	8	8	2 ~ 3PCLKB	2ICLK	



表 4.1 I/O レジスタアドレス一覧 (37/45)

	モジュール		レジスタ	サイズ   ICLK ≥ PCLK の場合   ICLK < PCLK の場合   ICLK < PCLK の場合   ICLK < PCLK の場合   ICLK < PCLK の場合   ICLK				
アドレス	シンボル	レジスタ名	シンボル	3		ICLK ≧ PCLK の場合		関連機能
0009 1853h	CAN1	メールボックスサーチモードレジスタ	MSMR	8	8	2 ~ 3PCLKB	2ICLK	CAN
0009 1854h	CAN1	タイムスタンプレジスタ	TSR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 1856h	CAN1	アクセプタンスフィルタサポートレジスタ	AFSR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 1858h	CAN1	テスト制御レジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
0009 2200h ~ 0009 23FFh	CAN2	メールボックスレジスタ 0 ~ 31	MB0~31		8、16、32	2 ~ 3PCLKB	2ICLK	
0009 2400h ~ 0009 241Fh	CAN2	マスクレジスタ0~7	MKR0~7	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 2420h	CAN2	FIFO受信ID比較レジスタ0	FIDCR0	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 2424h	CAN2	FIFO受信ID比較レジスタ1	FIDCR1	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 2428h	CAN2	マスク無効レジスタ	MKIVLR	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 242Ch	CAN2	メールボックス割り込み許可レジスタ	MIER	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 2820h~ 0009 283Fh	CAN2	メッセージ制御レジスタ0~31	MCTL0~31	8	8	2 ~ 3PCLKB	2ICLK	
0009 2840h	CAN2	制御レジスタ	CTLR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 2842h	CAN2	ステータスレジスタ	STR	16	8、16	2 ~ 3PCLKB	2ICLK	
0009 2844h	CAN2	ビットコンフィグレーションレジスタ	BCR	32	8、16、32	2 ~ 3PCLKB	2ICLK	
0009 2848h	CAN2	受信FIFO制御レジスタ	RFCR	8			2ICLK	
0009 2849h	CAN2	受信FIFOポインタ制御レジスタ	RFPCR	8	8			
0009 284Ah	CAN2	送信FIFO制御レジスタ	TFCR	<u> </u>				
0009 284Bh	CAN2	送信FIFOポインタ制御レジスタ	TFPCR	8	8			
0009 284Ch	CAN2	エラー割り込み許可レジスタ	EIER					
0009 284Dh	CAN2		EIFR					
		エラー割り込み要因判定レジスタ	RECR					
0009 284Eh	CAN2	受信エラーカウントレジスタ						
0009 284Fh	CAN2	送信エラーカウントレジスタ	TECR	<u> </u>				
0009 2850h	CAN2	エラーコード格納レジスタ	ECSR					
0009 2851h	CAN2	チャネルサーチサポートレジスタ 	CSSR					
0009 2852h	CAN2	メールボックスサーチステータスレジスタ	MSSR					
0009 2853h	CAN2	メールボックスサーチモードレジスタ 	MSMR		8	2 ~ 3PCLKB		
0009 2854h	CAN2	タイムスタンプレジスタ	TSR	16	16	2 ~ 3PCLKB		
0009 2856h	CAN2	アクセプタンスフィルタサポートレジスタ	AFSR	16	16	2 ~ 3PCLKB	2ICLK	
0009 2858h	CAN2	テスト制御レジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	
000A 0000h	USB0	システムコンフィギュレーションコントロールレジ スタ	SYSCFG	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	USBa
000A 0004h	USB0	システムコンフィギュレーションステータスレジス タ 0	SYSSTS0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 (注6)	
000A 0008h	USB0	デバイスステートコントロールレジスタ0	DVSTCTR0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0014h	USB0	CFIFO ポートレジスタ	CFIFO	16	8、16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0018h	USB0	D0FIFOポートレジスタ	D0FIFO	16	8、16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 001Ch	USB0	D1FIFOポートレジスタ	D1FIFO	16	8、16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0020h	USB0	CFIFOポート選択レジスタ	CFIFOSEL	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0022h	USB0	CFIFOポートコントロールレジスタ	CFIFOCTR	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0028h	USB0	D0FIFOポート選択レジスタ	D0FIFOSEL	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 002Ah	USB0	D0FIFOポートコントロールレジスタ	D0FIFOCTR	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 002Ch	USB0	D1FIFOポート選択レジスタ	D1FIFOSEL	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 002Eh	USB0	D1FIFOポートコントロールレジスタ	D1FIFOCTR	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0030h	USB0	割り込み許可レジスタ 0	INTENB0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切	
							り上げ 以上 <sup>(注 6)</sup>	



## 表4.1 I/O レジスタアドレス一覧 (38/45)

アドレス	モジュール	レジスタ名	レジスタ	を数	アクセス	-	サイクル数	関連機能
<i>,</i> , , , , , , , , , , , , , , , , , ,	シンボル	レジスダ右	シンボル	لړ ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	判理版
000A 0032h	USB0	割り込み許可レジスタ1	INTENB1	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	USBa
000A 0036h	USB0	BRDY割り込み許可レジスタ	BRDYENB	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0038h	USB0	NRDY割り込み許可レジスタ	NRDYENB	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 003Ah	USB0	BEMP割り込み許可レジスタ	BEMPENB	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 003Ch	USB0	SOF出力コンフィグレーション レジスタ	SOFCFG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0040h	USB0	割り込みステータスレジスタ0	INTSTS0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0042h	USB0	割り込みステータスレジスタ1	INTSTS1	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0046h	USB0	BRDY割り込みステータスレジスタ	BRDYSTS	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0048h	USB0	NRDY割り込みステータスレジスタ	NRDYSTS	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 004Ah	USB0	BEMP割り込みステータスレジスタ	BEMPSTS	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 004Ch	USB0	フレームナンバレジスタ	FRMNUM	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 004Eh	USB0	デバイスステート切り替えレジスタ	DVCHGR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0050h	USB0	USBアドレスレジスタ	USBADDR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0054h	USB0	USBリクエストタイプレジスタ	USBREQ	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0056h	USB0	USBリクエストバリューレジスタ	USBVAL	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0058h	USB0	USBリクエストインデックスレジスタ	USBINDX	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 (注6)	



## 表4.1 I/O レジスタアドレス一覧 (39/45)

アドレス	モジュール	レジスタ名	レジスタ	を数	アクセス		サイクル数	関連機能
)	シンボル	レンスする	シンボル	لي ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	判理版
000A 005Ah	USB0	USBリクエストレングスレジスタ	USBLENG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	USBa
000A 005Eh	USB0	DCPマックスパケットサイズレジスタ	DCPMAXP	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0060h	USB0	DCPコントロールレジスタ	DCPCTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0064h	USB0	パイプウィンドウ選択レジスタ	PIPESEL	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0068h	USB0	パイプコンフィギュレーションレジスタ	PIPECFG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 006Ch	USB0	パイプマックスパケットサイズレジスタ	PIPEMAXP	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 006Eh	USB0	パイプ周期制御レジスタ	PIPEPERI	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0070h	USB0	パイプ1コントロールレジスタ	PIPE1CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0072h	USB0	パイプ2コントロールレジスタ	PIPE2CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0074h	USB0	パイプ3コントロールレジスタ	PIPE3CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0076h	USB0	パイプ4コントロールレジスタ	PIPE4CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0078h	USB0	パイプ5コントロールレジスタ	PIPE5CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 007Ah	USB0	パイプ6コントロールレジスタ	PIPE6CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 007Ch	USB0	パイプ7コントロールレジスタ	PIPE7CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 007Eh	USB0	パイプ8コントロールレジスタ	PIPE8CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0080h	USB0	パイプ9コントロールレジスタ	PIPE9CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 (注6)	



## 表 4.1 I/O レジスタアドレス一覧 (40/45)

アドレス	モジュール	レジスタ名	レジスタ	を数	アクセス	-	ナイクル数	関連機能
YFUX	シンボル	レンスダ名	シンボル	n ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
000A 0090h	USB0	パイプ1トランザクションカウンタイネーブルレジ スタ	PIPE1TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	USBa
000A 0092h	USB0	パイプ1トランザクションカウンタレジスタ	PIPE1TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0094h	USB0	パイプ2トランザクションカウンタイネーブルレジ スタ	PIPE2TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0096h	USB0	パイプ2トランザクションカウンタレジスタ	PIPE2TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0098h	USB0	パイプ3トランザクションカウンタイネーブルレジ スタ	PIPE3TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 009Ah	USB0	パイプ3トランザクションカウンタレジスタ	PIPE3TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 009Ch	USB0	パイプ4トランザクションカウンタイネーブルレジ スタ	PIPE4TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 009Eh	USB0	パイプ4トランザクションカウンタレジスタ	PIPE4TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00A0h	USB0	パイプ5トランザクションカウンタイネーブルレジ スタ	PIPE5TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00A2h	USB0	パイプ5トランザクションカウンタレジスタ	PIPE5TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00D0h	USB0	デバイスアドレス0コンフィグレーションレジスタ	DEVADD0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 00D2h	USB0	デバイスアドレス1コンフィグレーションレジスタ	DEVADD1	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00D4h	USB0	デバイスアドレス2コンフィグレーションレジスタ	DEVADD2	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00D6h	USB0	デバイスアドレス3コンフィグレーションレジスタ	DEVADD3	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00D8h	USB0	デバイスアドレス4コンフィグレーションレジスタ	DEVADD4	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 00DAh	USB0	デバイスアドレス5コンフィグレーションレジスタ	DEVADD5	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	



## 表 4.1 I/O レジスタアドレス一覧 (41/45)

<b></b> 18:	モジュール		レジスタ	を数	アクセス	アクセス・	サイクル数	00 ve 144 6+
アドレス	シンボル	レジスタ名	シンボル	لړ ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
000A 0200h	USB1	システムコンフィギュレーションコントロールレジ スタ	SYSCFG	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	USBa
000A 0204h	USB1	システムコンフィギュレーションステータスレジス タ 0	SYSSTS0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0208h	USB1	デバイスステートコントロールレジスタ0	DVSTCTR0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0214h	USB1	CFIFOポートレジスタ	CFIFO	16	8、16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0218h	USB1	D0FIFOポートレジスタ	D0FIFO	16	8、16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 021Ch	USB1	D1FIFOポートレジスタ	D1FIFO	16	8、16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0220h	USB1	CFIFOポート選択レジスタ	CFIFOSEL	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0222h	USB1	CFIFOポートコントロールレジスタ	CFIFOCTR	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0228h	USB1	D0FIFOポート選択レジスタ	D0FIFOSEL	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 022Ah	USB1	D0FIFOポートコントロールレジスタ	D0FIFOCTR	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 022Ch	USB1	D1FIFOポート選択レジスタ	D1FIFOSEL	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 022Eh	USB1	D1FIFOポートコントロールレジスタ	D1FIFOCTR	16	16	3 ~ 4PCLKB	2 ~ 3ICLK	
000A 0230h	USB1	割り込み許可レジスタ0	INTENB0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0236h	USB1	BRDY割り込み許可レジスタ	BRDYENB	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0238h	USB1	NRDY割り込み許可レジスタ	NRDYENB	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 023Ah	USB1	BEMP割り込み許可レジスタ	BEMPENB	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 023Ch	USB1	SOF出カコンフィグレーションレジスタ	SOFCFG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0240h	USB1	割り込みステータスレジスタ 0	INTSTS0	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0246h	USB1	BRDY割り込みステータスレジスタ	BRDYSTS	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0248h	USB1	NRDY割り込みステータスレジスタ	NRDYSTS	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 024Ah	USB1	BEMP割り込みステータスレジスタ	BEMPSTS	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 024Ch	USB1	フレームナンバレジスタ	FRMNUM	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	



## 表 4.1 I/O レジスタアドレス一覧 (42/45)

アドレス	モジュール	レジスタ名	レジスタ	を数	アクセス	-	サイクル数	関連機能
<i>,</i> , , , , , , , , , , , , , , , , , ,	シンボル	レジスする	シンボル	لي ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	判理版
000A 024Eh	USB1	デバイスステート切り替えレジスタ	DVCHGR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	USBa
000A 0250h	USB1	USBアドレスレジスタ	USBADDR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0254h	USB1	USBリクエストタイプレジスタ	USBREQ	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0256h	USB1	USBリクエストバリューレジスタ	USBVAL	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0258h	USB1	USBリクエストインデックスレジスタ	USBINDX	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 025Ah	USB1	USBリクエストレングスレジスタ	USBLENG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 025Ch	USB1	DCPコンフィギュレーションレジスタ	DCPCFG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 025Eh	USB1	DCPマックスパケットサイズレジスタ	DCPMAXP	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0260h	USB1	DCPコントロールレジスタ	DCPCTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0264h	USB1	パイプウィンドウ選択レジスタ	PIPESEL	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0268h	USB1	パイプコンフィギュレーションレジスタ	PIPECFG	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 026Ch	USB1	パイプマックスパケットサイズレジスタ	PIPEMAXP	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 026Eh	USB1	パイプ周期制御レジスタ	PIPEPERI	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0270h	USB1	パイプ1コントロールレジスタ	PIPE1CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0272h	USB1	パイプ2コントロールレジスタ	PIPE2CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0274h	USB1	パイプ3コントロールレジスタ	PIPE3CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	



## 表4.1 I/O レジスタアドレス一覧 (43/45)

アドレス	モジュール	レジスタ名	レジスタ	を数	アクセス		サイクル数	関連機能
YFDX	シンボル	レンスダ名	シンボル	لم ٽ	サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	<b>)</b> 関連機能
000A 0276h	USB1	パイプ4コントロールレジスタ	PIPE4CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注6)</sup>	USBa
000A 0278h	USB1	パイプ5コントロールレジスタ	PIPE5CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 027Ah	USB1	パイプ6コントロールレジスタ	PIPE6CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 027Ch	USB1	パイプ7コントロールレジスタ	PIPE7CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 027Eh	USB1	パイプ8コントロールレジスタ	PIPE8CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0280h	USB1	パイプ9コントロールレジスタ	PIPE9CTR	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0290h	USB1	パイプ1トランザクションカウンタイネーブルレジ スタ	PIPE1TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0292h	USB1	パイプ1トランザクションカウンタレジスタ	PIPE1TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0294h	USB1	パイプ2トランザクションカウンタイネーブルレジ スタ	PIPE2TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0296h	USB1	パイプ2トランザクションカウンタレジスタ	PIPE2TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 0298h	USB1	パイプ3トランザクションカウンタイネーブルレジ スタ	PIPE3TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 029Ah	USB1	パイプ3トランザクションカウンタレジスタ	PIPE3TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比 ) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 029Ch	USB1	パイプ4トランザクションカウンタイネーブルレジ スタ	PIPE4TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 029Eh	USB1	パイプ4トランザクションカウンタレジスタ	PIPE4TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 02A0h	USB1	パイプ5トランザクションカウンタイネーブルレジ スタ	PIPE5TRE	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比) の整数切 り上げ 以上 <sup>(注 6)</sup>	
000A 02A2h	USB1	パイプ5トランザクションカウンタレジスタ	PIPE5TRN	16	16	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 (注6)	



表 4.1 I/O レジスタアドレス一覧 (44/45)

	モジュール シンボル USB	レジスタ名	レジスタ シンボル	П, У	アクセス サイズ	ICLK ≧ PCLK	ICLK < PCLK	関連機能
	USB					の場合	の場合	
000A 0404h		ディープスタンバイ USB トランシーバ制御/端子モニタレジスタ	DPUSR0R	32	32	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注 6)</sup>	USBa
	USB	ディープスタンバイUSBサスペンド/レジューム割り込みレジスタ	DPUSR1R	32	32	9PCLKB 以上	1+9/(ICLK/ PCLKB の周波 数比)の整数切 り上げ 以上 <sup>(注6)</sup>	
000A 0500h	PDC	PDC制御レジスタ 0	PCCR0	32	32	2 ~ 3PCLKA	2ICLK	PDC
000A 0504h	PDC	PDC 制御レジスタ1	PCCR1	32	32	2 ~ 3PCLKA	2ICLK	
000A 0508h	PDC	PDCステータスレジスタ	PCSR	32	32	2 ~ 3PCLKA	2ICLK	
000A 050Ch	PDC	PDC端子モニタレジスタ	PCMONR	32	32	2 ~ 3PCLKA	2ICLK	
000A 0510h	PDC	PDC受信データレジスタ	PCDR	32	32	2 ~ 3PCLKA	2ICLK	
000A 0514h	PDC	垂直方向キャプチャレジスタ	VCR	32	32	2 ~ 3PCLKA	2ICLK	
000A 0518h	PDC	水平方向キャプチャレジスタ	HCR	32	32	2 ~ 3PCLKA	2ICLK	
000C 0000h	EDMAC	EDMACモードレジスタ	EDMR	32	32	5 ~ 6PCLKA	_	EDMAC
000C 0008h	EDMAC	EDMAC送信要求レジスタ	EDTRR	32	32	5 ~ 6PCLKA		
000C 0010h	EDMAC	EDMAC受信要求レジスタ	EDRRR	32	32	5 ~ 6PCLKA	_	
000C 0018h	EDMAC	送信ディスクリプタリスト先頭アドレスレジスタ	TDLAR	32	32	5 ~ 6PCLKA	_	
000C 0020h	EDMAC	受信ディスクリプタリスト先頭アドレスレジスタ	RDLAR	32	32	5 ~ 6PCLKA	_	
000C 0028h	EDMAC	ETHERC/EDMACステータスレジスタ	EESR	32	32	5 ~ 6PCLKA	_	
000C 0030h	EDMAC	ETHERC/EDMACステータス割り込み許可レジスタ	EESIPR	32	32	5 ~ 6PCLKA	_	
000C 0038h	EDMAC	送受信ステータスコピー指示レジスタ	TRSCER	32	32	5 ~ 6PCLKA	_	
000C 0040h	EDMAC	ミスドフレームカウンタレジスタ	RMFCR	32	32	5 ~ 6PCLKA	_	
000C 0048h	EDMAC	送信FIFOしきい値指定レジスタ	TFTR	32	32	5 ~ 6PCLKA	_	
000C 0050h	EDMAC	FIFO容量指定レジスタ	FDR	32	32	5 ~ 6PCLKA	_	
000C 0058h	EDMAC	受信方式制御レジスタ	RMCR	32	32	5 ~ 6PCLKA	_	
000C 0064h	EDMAC	送信FIFOアンダランカウント	TFUCR	32	32	5 ~ 6PCLKA	_	
000C 0068h	EDMAC	受信FIFOオーバフローカウント	RFOCR	32	32	5 ~ 6PCLKA	_	
000C 006Ch	EDMAC	個別出力信号設定レジスタ	IOSR	32	32	5 ~ 6PCLKA	_	
000C 0070h	EDMAC	フロー制御開始FIFOしきい値設定レジスタ	FCFTR	32	32	5 ~ 6PCLKA	_	
000C 0078h	EDMAC	受信データパディング挿入設定レジスタ	RPADIR	32	32	5 ~ 6PCLKA	_	
000C 007Ch	EDMAC	送信割り込み設定レジスタ	TRIMD	32	32	5 ~ 6PCLKA	_	
000C 00C8h	EDMAC	受信バッファライトアドレスレジスタ	RBWAR	32	32	5 ~ 6PCLKA	_	
000C 00CCh	EDMAC	受信ディスクリプタフェッチアドレスレジスタ	RDFAR	32	32	5 ~ 6PCLKA	_	
000C 00D4h	EDMAC	送信バッファリードアドレスレジスタ	TBRAR	32	32	5 ~ 6PCLKA	_	
000C 00D8h	EDMAC	送信ディスクリプタフェッチアドレスレジスタ	TDFAR	32	32	5 ~ 6PCLKA	_	
	ETHERC	ETHERCモードレジスタ	ECMR	32	32	5 ~ 6PCLKA	_	ETHERC
	ETHERC	受信フレーム長上限レジスタ	RFLR	32	32	5 ~ 6PCLKA	_	
000C 0110h	ETHERC	ETHERCステータスレジスタ	ECSR	32	32	5 ~ 6PCLKA	_	
	ETHERC	ETHERC割り込み許可レジスタ	ECSIPR	32	32	5 ~ 6PCLKA	_	
	ETHERC	PHY部インタフェースレジスタ	PIR	32	32	5 ~ 6PCLKA	_	
	ETHERC	PHY 部ステータスレジスタ	PSR	32	32	5 ~ 6PCLKA	_	
	ETHERC	乱数生成カウンタ上限値設定レジスタ 	RDMLR	32	32	5 ~ 6PCLKA	_	
	ETHERC	IPG設定レジスタ	IPGR	32	32	5 ~ 6PCLKA	_	
	ETHERC	自動PAUSEフレーム設定レジスタ	APR	32	32	5 ~ 6PCLKA	_	
	ETHERC	手動PAUSEフレーム設定レジスタ	MPR	32	32	5 ~ 6PCLKA	_	
	ETHERC	受信 PAUSE フレームカウンタ	RFCF	32	32	5 ~ 6PCLKA	_	
	ETHERC	自動 PAUSE フレーム再送回数設定レジスタ	TPAUSER	32	32	5 ~ 6PCLKA	_	
	ETHERC	PAUSE フレーム再送回数カウンタ	TPAUSECR	32	32	5 ~ 6PCLKA	_	
	ETHERC	Broadcast フレーム受信回数設定レジスタ	BCFRR MAHR	32 32	32	5 ~ 6PCLKA	-	




#### 表4.1 I/O レジスタアドレス一覧 (45/45)

	±81= 0		1.857.5	ト数	マカトフ	アクセスサ	ナイクル数	
アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ボット	アクセス サイズ	ICLK ≧ PCLK の場合	ICLK < PCLK の場合	関連機能
000C 01C8h	ETHERC	MACアドレス下位設定レジスタ	MALR	32	32	5 ~ 6PCLKA	-	ETHERC
000C 01D0h	ETHERC	送信リトライオーバカウンタレジスタ	TROCR	32	32	5 ~ 6PCLKA	_	
000C 01D4h	ETHERC	遅延衝突検出カウンタレジスタ	CDCR	32	32	5 ~ 6PCLKA	-	
000C 01D8h	ETHERC	キャリア消失カウンタレジスタ	LCCR	32	32	5 ~ 6PCLKA	-	
000C 01DCh	ETHERC	キャリア未検出カウンタレジスタ	CNDCR	32	32	5 ~ 6PCLKA	_	
000C 01E4h	ETHERC	CRCエラーフレーム受信カウンタレジスタ	CEFCR	32	32	5 ~ 6PCLKA	-	
000C 01E8h	ETHERC	フレーム受信エラーカウンタレジスタ	FRECR	32	32	5 ~ 6PCLKA	_	
000C 01ECh	ETHERC	64バイト未満フレーム受信カウンタレジスタ	TSFRCR	32	32	5 ~ 6PCLKA	_	
000C 01F0h	ETHERC	指定バイト超フレーム受信カウンタレジスタ	TLFRCR	32	32	5 ~ 6PCLKA	_	
000C 01F4h	ETHERC	端数ビットフレーム受信カウンタレジスタ	RFCR	32	32	5 ~ 6PCLKA	_	
000C 01F8h	ETHERC	マルチキャストアドレスフレーム受信カウンタレジ スタ	MAFCR	32	32	5 ~ 6PCLKA	_	
007F C402h	FLASH	フラッシュモードレジスタ	FMODR	8	8	2 ~ 4FCLK	2 ~ 3ICLK	フラッシュ
007F C410h	FLASH	フラッシュアクセスステータスレジスタ	FASTAT	8	8	2 ~ 4FCLK	2 ~ 3ICLK	メモリ
007F C411h	FLASH	フラッシュアクセスエラー割り込み許可レジスタ	FAEINT	8	8	2 ~ 4FCLK	2 ~ 3ICLK	
007F C412h	FLASH	フラッシュレディ割り込み許可レジスタ	FRDYIE	8	8	2 ~ 4FCLK	2 ~ 3ICLK	
007F C440h	FLASH	E2データフラッシュ読み出し許可レジスタ0	DFLRE0	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F C442h	FLASH	E2データフラッシュ読み出し許可レジスタ1	DFLRE1	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F C450h	FLASH	E2データフラッシュプログラム/イレーズ許可レジスタ0	DFLWE0	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F C452h	FLASH	E2データフラッシュプログラム/イレーズ許可レジ スタ1	DFLWE1	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F C454h	FLASH	FCU RAMイネーブルレジスタ	FCURAME	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFB0h	FLASH	フラッシュステータスレジスタ0	FSTATR0	8	8	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFB1h	FLASH	フラッシュステータスレジスタ1	FSTATR1	8	8	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFB2h	FLASH	フラッシュ P/E モードエントリレジスタ	FENTRYR	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFB4h	FLASH	フラッシュプロテクトレジスタ	FPROTR	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFB6h	FLASH	フラッシュリセットレジスタ	FRESETR	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFBAh	FLASH	FCUコマンドレジスタ	FCMDR	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFC8h	FLASH	FCU処理切り替えレジスタ	FCPSR	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFCAh	FLASH	E2データフラッシュブランクチェック制御レジスタ	DFLBCCNT	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFCCh	FLASH	フラッシュ P/Eステータスレジスタ	FPESTAT	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFCEh	FLASH	E2データフラッシュブランクチェックステータスレ ジスタ	DFLBCSTAT	16	16	2 ~ 4FCLK	2 ~ 3ICLK	
007F FFE8h	FLASH	周辺クロック通知レジスタ	PCKAR	16	16	2 ~ 4FCLK	2 ~ 3ICLK	

- 注1. PPG0.PCRの設定により、パルス出力グループ2とパルス出力グループ3の出力トリガ設定値が同一の場合は、PPG0.NDRHのアドレスは000881EChとなります。出力 トリガが異なる場合は、パルス出力グループ2に対応するPPG0.NDRHのアドレスは000881EEh、出力グループ3に対応するPPG0.NDRHは000881EChとなります。 注2. PPG0.PCRの設定により、パルス出力グループ0とパルス出力グループ1の出力トリガ設定値が同一の場合は、PPG0.NDRLのアドレスは000881EDhとなります。出力 トリガが異なる場合は、パルス出力グループ0に対応するPPG0.NDRLのアドレスは000881EFh、出力グループ1に対応するPPG0.NDRLは000881EDhとなります。
- ドリカか異なる場合は、バルス出カグループのL 対応するPPGJ.NDRLのアドレスは000881EFn、出力グループ1に対応するPPGJ.NDRLは000881EChl となります。出力 トリガが異なる場合は、パルス出カグループ6とパルス出カグループ7の出カトリガ設定値が同一の場合は、PPGJ.NDRHのアドレスは000881FCh となります。出力 トリガが異なる場合は、パルス出カグループ6に対応するPPGJ.NDRHのアドレスは000881FCh、出カグループ7に対応するPPGJ.NDRHのアドレスは000881FCh となります。 注4. PPGJ.PCR の設定により、パルス出カグループ4とパルス出カグループ5の出カトリガ設定値が同一の場合は、PPGJ.NDRLのアドレスは000881FDh となります。出カトリガが異なる場合は、パルス出カグループ4に対応するPPGJ.NDRLのアドレスは000881FFh、出カグループ5に対応するPPGJ.NDRLは000881FDh となります。 注5. 奇数アドレスへの16ビットアクセスはできません。レジスタを16ビットアクセスする場合は、TMR0またはTMR2のレジスタのアドレスへアクセスしてください。ユーザーズマニュアルハードウェア編の表27.4に16ビットアクセスのレジスタ配置を示します。

- 注6. USB動作中にレジスタアクセスを行った場合、アクセスが待たされることがあります。
- ・ 奇数アドレスへの16ビットアクセスはできません。レジスタを16ビットアクセスする場合は、TMOCNTLレジスタのアドレスへアクセスしてください。ユーザーズマニュアルハードウェア編の表36.6に16ビットアクセスのレジスタ配置を示します。



#### 電気的特性 5.

#### 5.1 絶対最大定格

表5.1 絶対最大定格

条件: VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

項目	記号	定格值	単位
電源電圧	VCC, VCC_USB	−0.3 <b>~</b> +4.6	V
V <sub>BATT</sub> 電源電圧	V <sub>BATT</sub>	−0.3 <b>~</b> +4.6	V
入力電圧(5Vトレラント対応ポート <sup>(注1)</sup> 以外)	V <sub>in</sub>	−0.3 ~ VCC+ 0.3	V
入力電圧(5V トレラント対応ポート <sup>(注1)</sup> )	V <sub>in</sub>	−0.3 <b>~</b> +5.8	V
リファレンス電源電圧	VREFH	−0.3 ~ VCC+ 0.3	V
アナログ電源電圧	AVCC (注2)	<b>−0.3 ~ +4.6</b>	V
アナログ入力電圧	V <sub>AN</sub>	−0.3 ~ VCC+ 0.3	V
動作温度	T <sub>opr</sub>	−40 <b>~</b> +85	°C
保存温度	T <sub>stg</sub>	−55 <b>~</b> +125	°C

【使用上の注意】絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

ポート07とポート12~17、ポート20,21、ポート30~33、ポート67、ポートC0~C3は、5Vトレラント対応です。 AVCC0は、VCCに接続してください。また、A/DおよびD/Aコンバータ未使用時にAVCC0、VREFH/VREFH0、AVSS0、 注2. VREFL/VREFL0端子を開放しないでください。AVCC0、VREFH/VREFH0端子はVCCに、AVSS0、VREFL/VREFL0端子は VSSにそれぞれ接続してください。



## 5.2 DC 特性

表5.2 DC特性(1)

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0、

 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V$ ,  $T_a = T_{opr}$ 

	項目	記号	min	typ	max	単位	測定条件
シュミットトリガ	IRQ入力端子(注1)	$V_{IH}$	VCC × 0.8	_	VCC+ 0.3	V	
入力電圧	MTU入力端子 <sup>(注1)</sup> TMR入力端子 <sup>(注1)</sup>	$V_{IL}$	-0.3	_	VCC× 0.2		
	SCI入力端子 <sup>(注1)</sup> ADTRG#入力端子 <sup>(注1)</sup> RES#、NMI	ΔV <sub>T</sub>	VCC × 0.06		_		
	RIIC入力端子	$V_{IH}$	VCC × 0.7		5.8		
	(SMBus を除く)	$V_{IL}$	-0.3	_	VCC× 0.3		
		$\Delta V_{T}$	VCC × 0.05	_	_		
	5V トレラント対応ポート (注2)	V <sub>IH</sub>	VCC × 0.8	_	5.8		
		$V_{IL}$	-0.3	_	VCC× 0.2		
	5V トレラント対応ポート以外	V <sub>IH</sub>	VCC × 0.8	_	VCC+ 0.3		
	その他の入力端子 <sup>(注3)</sup>	V <sub>IL</sub>	-0.3	_	VCC× 0.2		
入力High レベル	MD端子、EMLE	V <sub>IH</sub>	VCC × 0.9	_	VCC+ 0.3	V	
│ 電圧(シュミット │ トリガ入力端子を │ 除く)	EXTAL, RSPI, EXDMAC, WAIT#, TCK		VCC × 0.8	_	VCC+ 0.3		
	ETHERC		2.3	_	VCC+ 0.3		
	XCIN		_	_	VCC+ 0.3		
	D0~D31		VCC × 0.7	_	VCC+ 0.3		
	RIIC (SMBus)		2.1	_	VCC+ 0.3		
入力Low レベル	MD端子、EMLE	V <sub>IL</sub>	-0.3	_	VCC× 0.1	V	
電圧(シュミットトリガ入力端子を 除く)	EXTAL、RSPI、ETHERC EXDMAC、WAIT#、TCK		-0.3	1	VCCx 0.2		
Par V	XCIN		-0.3	_	_		
	D0~D31		-0.3	_	VCC× 0.3		
	RIIC (SMBus)		-0.3	_	0.8		

- 注1. 5Vトレラント対応のポートで兼用している端子は該当しません。
- 注2. ポート07とポート12~17、ポート20,21、ポート30~33、ポート67、ポートC0~C3は、5Vトレラント対応です。
- 注3. P32、P31、P30に関してV<sub>BATT</sub>電源選択時は下記範囲で入力してください。 VIH min = V<sub>BATT</sub> × 0.8、max = V<sub>BATT</sub> + 0.3、VIL min = -0.3、max = V<sub>BATT</sub> × 0.2



表5.3 DC特性(2)

条件: VCC= AVCC0= VREFH = VCC\_USB = 2.7  $\sim$  3.6V、VREFH0 = 2.7V  $\sim$  AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a = T_{opr}$ 

	項目	記号	min	typ	max	単位	測定条件
出力High レベル電圧	全出力端子	V <sub>OH</sub>	VCC- 0.5	_	_	V	$I_{OH} = -1mA$
出力Low レベル 電圧	全出力端子 (RIIC端子、ETHERCを除く)	V <sub>OL</sub>	_	_	0.5	V	I <sub>OL</sub> = 1.0mA
	RIIC端子		_	_	0.4	V	I <sub>OL</sub> = 3.0mA
			_	1	0.6		I <sub>OL</sub> = 6.0mA
	RIIC端子 (P12、P13のチャネル0のみ)	V <sub>OL</sub>	_	1	0.4	V	I <sub>OL</sub> = 15.0mA (ICFER.FMPE=1)
			_	0.4	_		I <sub>OL</sub> = 20.0mA (ICFER.FMPE=1)
	ETHERC	V <sub>OL</sub>	_	-	0.4	V	I <sub>OL</sub> = 1.0mA
入カリーク電流	RES#、MD端子、EMLE <sup>(注1)</sup> 、 NMI	I <sub>in</sub>			1.0	μA	$V_{in} = 0V$ $V_{in} = VCC$
スリーステートリー ク電流(オフ状態)	5V トレラント対応ポート以外	I <sub>TSI</sub>	_	ı	1.0	μA	$V_{in} = 0V$ $V_{in} = VCC$
	5V トレラント対応ポート		_	1	5.0		$V_{in} = 0V$ $V_{in} = 5.5V$
入力プルアップ MOS電流	ポート0~2、 ポート30~34, 36, 37、 ポート4~G、ポートJ3, J5	I <sub>p</sub>	-10	_	-300	μΑ	VCC= 2.7 ~ 3.6V V <sub>in</sub> = 0V
入力容量	全入力端子 (ポート12,13,16,17、 ポート20,21、ポート4、 ポートC0,C1、EMLE以外)	C <sub>in</sub>			15	pF	$V_{in} = 0V$ f = 1MHz $T_a = 25$ °C
	ポート12, 13, 16, 17、 ポート20, 21、ポート4、 ポートC0, C1、EMLE		_	_	30		
入力プルダウン MOS電流	EMLE、BSCANP	I <sub>p</sub>	10		300	μA	V <sub>in</sub> = VCC

注1. EMLE端子の入力リーク電流は $V_{in}$  = 0V時のみの値です。



表5.4 DC特性(3)

条件: VCC= AVCC0= VREFH = VCC\_USB =  $V_{BATT}$  = 2.7 ~ 3.6 V、VREFH0 = 2.7 V ~ AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0 V、 $T_a$  =  $T_{opr}$ 

		項目		記号	min	typ	max	単位	測定条件
消費電流		最大動作 <sup>(注2)</sup>		I <sub>CC</sub>	_	_	100	mA	ICLK=100MHz
(注1)	<u>"T</u>		能:クロック供給状態 <sup>(注4)</sup>	(注3)	_	52	_		PCLKA=100MHz PCLKB=50MHz
	H 	動作	能:クロック停止状態 <sup>(注4)</sup>		_	40	_		FCLK=50MHz
	高速動作モー	スリープモード	時		_	25	65		BCLK=100MHz
	逐	全モジュールク	ロック		_	20	38		
	100	ストップモード	時(参考値)						
		BGO動作時の増	加分 (注5)	-	_	15	_		
	低速動作	モード1 <sup>(注6)</sup>		-	_	4	_		ICLK=1MHz
	低速動作	モード2			_	1	_		ICLK=32.768kHz
	ソフトウ	フェアスタンバイ <del>-</del>	モード		_	0.2	6		
	プ ドゴ ドード	RAM、USB レジ 電源供給あり	ジューム検出部		_	22	200	μΑ	
	ディー: フトウ: ンバイ*	RAM、USBレ ジューム	パワーオンリセット回路 低消費電力機能無効			21	60		
	ンフン スタン	検出部 電源供給なし	パワーオンリセット回路 低消費電力機能有効		_	6.2	28		
	RTC動作	作時の増分	低CL水晶発振子使用時		_	1.0	_		
			標準CL水晶発振子使用時		_	3.0	_		
	(バッテ	フ時のRTC動作 リバックアップ	低CL水晶発振子使用時		_	0.9	_		V <sub>BATT</sub> =2.0V、 VCC=0V
		り、RTC、サ ク発振器のみ			_	1.6	_		V <sub>BATT</sub> =3.3V, VCC=0V
			標準CL水晶発振子使用時		_	1.7	_		V <sub>BATT</sub> =2.0V(100 ピン以上の製品)、
									V <sub>BATT</sub> =2.3V(64ピ ンの製品)、 VCC=0V
					_	3.3	_		V <sub>BATT</sub> =3.3V, VCC=0V
アナログ	12ビッ	トA/D変換中(温J	度センサ含む)	I <sub>AVCC0</sub>	_	2.3	3.2	mA	
電源電流 (注7)	10ビッ	トA/D変換中		I <sub>VREFH</sub>	_	1.0	1.65	mA	
	D/A 変換	中(1ユニット当	<b>b</b> )	(注 9)		0.7	1.0	mA	
	A/D、D/	A変換待機時(全	·ユニット) (注10)	_		25	35	μΑ	
	A/D、D/	Aスタンバイ時(	全ユニット) <sup>(注10)</sup>			0.1	4.0	μA	
リファレンス	12ビッ	トA/D変換中		I <sub>VREFH0</sub>		0.6	0.7	mA	
電源電流	12ビッ	トA/D変換待機時	(1ユニット)			0.5	0.6	mA	
	12ビットA/Dスタンバイ時(1ユニット)		時(1ユニット)		_	0.1	2.0	μΑ	
RAMスタンバ	RAMスタンバイ電圧			$V_{RAM}$	2.7	_		٧	
VCC立ち上が	VCC立ち上がり勾配			SrVCC	8.4	_	20000	μs/V	
VCC立ち下が	リ勾配 <sup>(注</sup>	8)		SfVCC	8.4	_	_	µs/V	

- 注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。
- 注2. 周辺機能はクロック供給状態。BGO動作は除きます。
- 注3. I<sub>CC</sub>は、下記の式にしたがってf(ICLK)に依存します。(ICLK:PCLK:BCLK:BCLK端子 = 8:4:4:2)

I<sub>CC</sub> max = 0.87 x f + 13 (高速動作モード[最大動作]時)

I<sub>CC</sub> typ = 0.35 x f + 5 (高速動作モード[通常動作]時)

I<sub>CC</sub> typ = 1.0 × f + 3(低速動作モード1時)

 $I_{CC}$  max = 0.53 x f + 12 (スリープ時)

- 注4. BGO動作は除きます。
- 注5. プログラム実行中に、ROM、またはデータ格納用フラッシュにデータをプログラム/イレーズを実行した場合の増加分です。





- 周辺機能はクロック供給停止状態。BGO動作は除きます。 注6.
- 10ビットADとD/Aは電源電流にリファレンス電流も含む値です。 注7.
- 注8.
- V<sub>BATT</sub>を使用する場合 VREFH端子の電流は、10ビットA/Dコンバータと10ビットD/Aコンバータを含みます。 注9.
- 注10. 値は、I<sub>AVCC0</sub>とI<sub>VREFH</sub>の合算です。




表5.5 DC特性(4)

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = 2.7 \sim 3.6V$ 、 $VREFH0 = 2.7V \sim AVCC0$ 、

 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V, T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	測定条件
許容総消費電力 (注1)	$P_{d}$	_	_	380	mW	(注 2)

注1. チップ全体(出力バッファで消費される電力を含む)の総電力です。

注2. 詳細な測定条件につきましては、弊社営業窓口までお問い合わせください。

### 表5.6 出力許容電流

条件: VCC = AVCC0= VREFH = VCC\_USB =  $2.7 \sim 3.6$ V、VREFH0 = 2.7V  $\sim$  AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a = T_{opr}$ 

項目			記号	min	typ	max	単位
出力Low レベル許容電流	全出力端子 (注1)	通常駆動	I <sub>OL</sub>	_	_	2.0	mA
(1端子あたりの平均値) 	全出力端子 (注2)	高駆動	I <sub>OL</sub>	_	_	3.8	mA
出力Low レベル許容電流	全出力端子 (注1)	通常駆動	I <sub>OL</sub>	_	_	4.0	mA
(1端子あたりの最大値) 	全出力端子 (注2)	高駆動	I <sub>OL</sub>	_	_	7.6	mA
出力Low レベル許容電流(総和)	全出力端子の総和		Σl <sub>OL</sub>	_	_	80	mA
出力High レベル許容電流	全出力端子 (注1)	通常駆動	I <sub>OH</sub>	_	_	-2.0	mA
(1端子あたりの平均値)	全出力端子 (注2)	高駆動	I <sub>OH</sub>	_	_	-3.8	mA
出力High レベル許容電流	全出力端子 <sup>(注1)</sup>	通常駆動	I <sub>OH</sub>	_	_	-4.0	mA
(1端子あたりの最大値) 	全出力端子 (注2)	高駆動	I <sub>OH</sub>	_	_	-7.6	mA
出力High レベル許容電流(総和)	全出力端子の総和		Σl <sub>OH</sub>	_	_	-80	mA

【使用上の注意】LSI の信頼性を確保するため、出力電流値は表 5.6 の値を超えないようにしてください。

- 注1. 通常駆動が選択できる端子で通常駆動を設定した場合の値
- 注2. 通常駆動が選択できる端子で高駆動を設定した場合、あるいは高駆動固定の端子の値



### 5.3 AC 特性

表5.7 動作周波数(高速動作モード)

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = V_{BATT} = 2.7 \sim 3.6 V$ 、 $VREFH0 = 2.7 V \sim AVCC0$ 、 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0 V$ 、 $T_a = T_{opr}$ 

	項目		記号	min	typ	max	単位
動作周波数	システムクロック(ICLK)		f	(注 1)	_	100	MHz
	周辺モジュールクロック(PCLKA)			(注 1)	_	100	
	周辺モジュールクロック(PCLKB)		(注 2)	_	50		
	FlashIFクロック(FCLK)		(注3)	_	50		
	外部バスクロック(BCLK)	177~144ピン		_	_	100	
		100ピン以下		_	_	50	
	BCLK端子出力	177~144ピン		_	_	50	
		100ピン以下			_	25	
	SDRAMクロック (SDCLK)	177~144ピンのみ			_	50	
	SDCLK端子出力	177~144ピンのみ		_	_	50	
	USBクロック (UCLK)			_	_	48	
	IEBUSクロック(IECLK)			_	_	44.03	

- 注1. イーサネットコントローラを使用するときはICLKとPCLKを同じ周波数とし、12.5MHz以上としてください。
- 注2. USBを使用するときはPCLKBを24MHz以上としてください。
- 注3. ROM、E2データフラッシュの書き換えを行う場合は、FCLKを4MHz以上としてください。

### 表5.8 動作周波数(低速動作モード1)

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = V_{BATT} = 2.7 \sim 3.6 V$ 、 $VREFH0 = 2.7 V \sim AVCC0$ 、 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0 V$ 、 $T_a = T_{opr}$ 

	項目		記号	min	typ	max	単位
動作周波数	システムクロック(ICLK)		f	_	_	1	MHz
	周辺モジュールクロック(PCLKA)			_	_	1	
	周辺モジュールクロック(PCLKB)		_	_	1		
	FlashIFクロック(FCLK)		_	_	1		
	外部バスクロック(BCLK) 177~144ピン			_	_	1	
		100ピン以下	-	_	1	1	
	BCLK端子出力	177~144ピン		_	1	1	
		100ピン以下		_	1	1	
	SDRAMクロック (SDCLK)	177~144ピンのみ		_	1	1	
	SDCLK端子出力	177~144ピンのみ		_	1	1	
	USBクロック (UCLK)			_	1	1	
	IEBUSクロック (IECLK)	·		_	_	1	



表5.9 動作周波数 (低速動作モード2)

条件: VCC = AVCC0= VREFH = VCC\_USB =  $V_{BATT}$  =2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a = T_{opr}$ 

	項目		記号	min	typ	max	単位
動作周波数	システムクロック(ICLK)	f	32	_	143.75	kHz	
	周辺モジュールクロック(PCLKA)			_	_	143.75	
	周辺モジュールクロック(PCLKB)		_	_	143.75		
	FlashIFクロック(FCLK)		32	_	143.75		
	外部バスクロック(BCLK)	177~144ピン		_	_	143.75	
		100ピン以下		_	_	143.75	
	BCLK端子出力	177~144ピン			_	143.75	
		100ピン以下			_	143.75	
	SDRAMクロック (SDCLK)	177~144ピンのみ		_	_	143.75	
	SDCLK端子出力	177~144ピンのみ		_	_	143.75	
	USBクロック (UCLK)			_	_	143.75	
	IEBUSクロック(IECLK)			_	_	143.75	



# 5.3.1 リセットタイミング

表5.10 リセットタイミング

条件: VCC = AVCC0 = VREFH = VCC\_USB =  $V_{BATT}$  = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0、VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a$  =  $T_{opr}$ 

	項目	記号	min	typ	max	単位	測定条件
RES#パルス幅	電源投入時	t <sub>RESWP</sub>	2	_	_	ms	図 5.1
	ディープソフトウェアスタンバイモード	t <sub>RESWD</sub>	1	_	_	ms	図 5.2
	ソフトウェアスタンバイモード、 低速動作モード2	t <sub>RESWS</sub>	1	_	_	ms	
	ROMプログラム/イレーズ中、E2データフラッ シュのプログラム/イレーズ/ブランクチェック中	t <sub>RESWF</sub>	200	_	_	μs	
	上記以外	t <sub>RESW</sub>	200	_	_	μs	
RES#解除後待	幾時間	t <sub>RESWT</sub>	59	_	60	t <sub>cyc</sub>	図 5.1
内部リセット時間 (独立ウォッチドッグタイマリセット、ウォッチドッグタイマリ セット、ソフトウェアリセット)		t <sub>RESW2</sub>	112	_	120	t <sub>cyc</sub>	




図 5.1 電源投入時リセット入力タイミング




図 5.2 リセット入力タイミング



### 5.3.2 クロックタイミング

表5.11 クロックタイミング (サブクロック関連を除く)


条件: VCC = AVCC0 = VREFH = VCC\_USB =  $V_{BATT}$  = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a$  =  $T_{opr}$ 

項目		記号	min	typ	max	単位	測定条件
BCLK端子出力サイクル時間	177~144ピン	t <sub>Bcyc</sub>	20	_	_	ns	図5.3
	100ピン以下		40	_	_	ns	
BCLK端子出力High レベルパルス幅		t <sub>CH</sub>	5	_	_	ns	
BCLK端子出力Low レベルパルス幅		t <sub>CL</sub>	5	_	_	ns	
BCLK端子出力立ち上がり時間		t <sub>Cr</sub>	_	_	5	ns	
BCLK端子出力立ち下がり時間		t <sub>Cf</sub>	_	_	5	ns	
SDCLK端子出力サイクル時間	177-144ピンのみ	t <sub>SDcyc</sub>	20	_	_	ns	
SDCLK端子出力 High レベルパルス幅		t <sub>CH</sub>	5	_	_	ns	
SDCLK端子出力Low レベルパルス幅		t <sub>CL</sub>	5	_	_	ns	
SDCLK端子出力立ち上がり時間		t <sub>Cr</sub>	_	_	5	ns	
SDCLK端子出力立ち下がり時間		t <sub>Cr</sub>	_	_	5	ns	
EXTAL外部クロック入力サイクル時間		t <sub>EXcyc</sub>	50	_	_	ns	図5.4
EXTAL外部クロック入力パルス幅Higl	ıレベル	t <sub>EXH</sub>	20	_	_	ns	
EXTAL外部クロック入力パルス幅Low	レベル	t <sub>EXL</sub>	20	_	_	ns	
EXTAL外部クロック立ち上がり時間		$t_{EXr}$	_	_	5	ns	
EXTAL外部クロック立ち下がり時間		t <sub>EXf</sub>	_	_	5	ns	
EXTAL外部クロック入力待機時間 <sup>(注</sup>	1)	t <sub>EXWT</sub>	1	_	_	ms	
メインクロック発振器発振周波数		f <sub>MAIN</sub>	4	_	16	MHz	
メインクロック発振安定時間(水晶)		<sup>t</sup> MAINOSC	_	_	— (注 3)	ms	図5.5
メインクロック発振安定待機時間(水	晶)	t <sub>MAINOSCWT</sub>	_		— (注 4)	ms	
LOCOクロックサイクル時間		t <sub>cyc</sub>	6.96	8	9.4	μs	
LOCOクロック発振周波数		f <sub>LOCO</sub>	106.25	125	143.75	kHz	
LOCOクロック発振安定待機時間		t <sub>LOCOWT</sub>	_	_	20	μs	図5.6
HOCOクロック発振周波数		f <sub>HOCO</sub>	45	50	55	MHz	
HOCOクロック発振安定待機時間1 <sup>(∑</sup>	=2)	t <sub>HOCOWT1</sub>	_	_	1.8	ms	図5.7
HOCOクロック発振安定待機時間2		t <sub>HOCOWT2</sub>	_	_	2.0	ms	図5.8
HOCOクロック電源安定時間		t <sub>HOCOP</sub>	_	_	1	ms	図5.9
PLL回路発振周波数		f <sub>PLL</sub>	104		200	MHz	
PLLクロック発振安定時間	メインクロック発振	t <sub>PLL1</sub>	_		500	μs	図5.10
PLLクロック発振安定待機時間	一 安定後にPLL動作開始 - -	t <sub>PLLWT1</sub>	_	_	— (注 5)	ms	
PLLクロック発振安定時間	メインクロック発振 安定前にPLL動作開始	t <sub>PLL2</sub>	_	_	t <sub>MAINOSC</sub> +t <sub>PLL1</sub>	ms	図5.11
PLLクロック発振安定待機時間		t <sub>PLLWT2</sub>	_	_	— (注 5)	ms	

注1. P36、P37を入力に設定し、メインクロック発振器停止ビット(MOSCCR.MOSTP)を"0"(動作)に設定してから、使用できるまでの時間

注2. 内部リセットが解除されてから、HOCOの発振周波数がfHOCOの保証範囲に収まるまでの時間

注3. メインクロックを使用する場合は、発振子メーカに発振評価を依頼してください。発振安定時間については、発振子メーカの評価結果を参照してください。



注4. メインクロック発振安定待機時間は、MOSCWTCR.MSTS[4:0]ビットで選択したサイクル数nに応じて、次式で算出されます。

$$t_{MAINOSCWT} = t_{MAINOSC} + \frac{n + 16384}{f_{MAIN}}$$

注5. PLLクロック発振安定待機時間は、PLLWTCR.PSTS[4:0]ビットで選択したサイクル数nに応じて、次式で算出されます。

$$\begin{split} t_{\text{PLLWT1}} &= t_{\text{PLL1}} + \frac{n + 131072}{f_{\text{PLL}}} \\ t_{\text{PLLWT2}} &= t_{\text{PLL2}} + \frac{n + 131072}{f_{\text{PLL}}} = t_{\text{MAINOSC}} + t_{\text{PLL1}} + \frac{n + 131072}{f_{\text{PLL}}} \end{split}$$



クロックタイミング (サブクロック関連) 表5.12

条件: VCC = AVCC0= VREFH = VCC\_USB =  $2.7 \sim 3.6 \text{V}$ 、VREFH0 =  $2.7 \text{V} \sim \text{AVCC0}$ 、VBATT =  $2.0 \sim 3.6 \text{V}$ (100 ピン以上の製 品)、V<sub>BATT</sub> = 2.3~3.6V(64ピンの製品)

 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V$ ,  $T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	測定条件
サブクロック発振器発振周波数	f <sub>SUB</sub>	_	32.768	_	kHz	
サブクロック発振安定時間	t <sub>SUBOSC</sub>	_	_	(注 1)	s	図5.12
サブクロック発振安定待機オフセット時間 <sup>(注3)</sup>	t <sub>SUBOSCWT0</sub>	1.8	_	2.6	s	
サブクロック発振安定待機時間	t <sub>SUBOSCWT</sub>	_	_	(注2)	s	

- サブクロックを使用する場合は、発振子メーカに発振評価を依頼してください。発振安定時間につきましては、発振子メー 注1. カの評価結果を参照してください。
- サブクロック発振安定待機時間は、SOSCWTCR.SSTS[4:0]ビットで選択したサイクル数nに応じて、次式で算出されます。 注2.

$$t_{SUBOSCWT} = max (t_{SUBOSC, t_{SUBOSCWT0}}) + \frac{n}{f_{SUB}}$$

なお、max (t<sub>SUBOSC</sub>, t<sub>SUBOSCWT0</sub>) は「t<sub>SUBOSCWT0</sub>のうち大きい方の値」を意味します。 サブクロック発振安定待機オフセット時間(t<sub>SUBOSCWT0</sub>)は、100ピン以上の製品においてのみ、min値、max値を参照く 注3. ださい。64ピンの製品については、t<sub>SUBOSCWT0</sub>の値は0とみなしてください。




図 5.3 BCLK 端子出力、SDCLK 端子出力タイミング




図 5.4 EXTAL 外部クロック入力タイミング




図 5.5 メインクロック発振開始タイミング




図 5.6 LOCO クロック発振開始タイミング




図 5.7 HOCO クロック発振開始タイミング (OFS1.HOCOEN ビット "0" 設定時のリセット解除後)




図 5.8 HOCO クロック発振開始タイミング(HOCOCR.HCSTP 設定による発振開始)




図 5.9 HOCO 電源制御タイミング




図 5.10 PLL クロック発振開始タイミング(メインクロック発振安定後に PLL を動作させたとき)




図 5.11 PLL クロック発振開始タイミング(メインクロック発振安定を待たずに PLL を動作させたとき)




図 5.12 サブクロック発振開始タイミング



# 5.3.3 低消費電力状態からの復帰タイミング

表5.13 低消費電力状態からの復帰タイミング

条件: VCC = AVCC0 = VREFH = VCC\_USB =  $V_{BATT}$  = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a = T_{opr}$ 

	項目		記号	min	typ	max	単位	測定条件
ソフトウェア	メインクロック	メインクロック発振器動作	t <sub>SBYMC</sub>	10	_	_	ms	図 5.13
│ スタンバイ │ モード解除後 │ 復帰時間	発振器に水晶振 動子を接続	メインクロック発振器、 PLL回路動作	t <sub>SBYPC</sub>	10	1	_	ms	
(S)((S)(F)(F)	メインクロック 発振器に外部ク ロックを入力	メインクロック発振器動作	t <sub>SBYEX</sub>	1	1	_	ms	
		メインクロック発振器、 PLL回路動作	t <sub>SBYPE</sub>	1	_		ms	
	サブクロック発振	t <sub>SBYSC</sub>	2	_	_	s		
	高速オンチップオ	t <sub>SBYHO</sub>	_	_	2	ms		
	低速オンチップオシレータ、またはIWDT専用 オンチップオシレータ動作		t <sub>SBYLO</sub>	_	_	800	μs	
ディープソフト	ディープソフトウェアスタンバイモード解除後復帰時間					1.0	ms	図 5.14
ディープソフト	ウエアスタンバイモ	- 一ド解除後待機時間	t <sub>DSBYWT</sub>	45	_	46	t <sub>cyc</sub>	

注. WAIT命令実行時の各発振器の状態によって待ち時間が異なります。複数の発振器が動作している場合の復帰時間は、動作している発振器の中で復帰に最も時間がかかるものが単独で動作しているときと同じ時間になります。




図 5.13 ソフトウェアスタンバイモード解除タイミング




図 5.14 ディープソフトウェアスタンバイモード解除タイミング

# 5.3.4 制御信号タイミング

### 表5.14 制御信号タイミング

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = V_{BATT} = 2.7 \sim 3.6 V$ 、 $VREFH0 = 2.7 V \sim AVCC0$ 、 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0 V$ 、 $T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	測定条件
NMIパルス幅	t <sub>NMIW</sub>	200	_	- ns		tc(PCLK) x 2 ≦ 200ns、図 5.15
		tc(PCLK) x 2	_	_		tc(PCLK) x 2 > 200ns、図 5.15
IRQパルス幅	t <sub>IRQW</sub>	200	_	_	ns	tc(PCLK) x 2 ≦ 200ns、図 5.16
		tc(PCLK) x 2	_	_		tc(PCLK) x 2 > 200ns、図 5.16




図 5.15 NMI 割り込み入力タイミング




図 5.16 IRQ 割り込み入力タイミング



#### 5.3.5 バスタイミング

バスタイミング(177~144ピン) 表5.15

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

ICLK =  $8\sim100$ MHz、BCLK端子 =  $8\sim50$ MHz、SDCLK端子 =  $8\sim50$ MHz、T $_a$  = T $_{opr}$  出力負荷条件: $V_{OH}$  =  $VCC\times0.5$ 、 $V_{OL}$  =  $VCC\times0.5$ 、 $I_{OH}$  = -1.0mA、 $I_{OL}$  = 1.0mA、C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

項目	記号	min	max	単位	測定条件
アドレス遅延時間	t <sub>AD</sub>	_	15	ns	図5.17~
バイトコントロール遅延時間	t <sub>BCD</sub>	_	15	ns	図 5.22
CS#遅延時間	t <sub>CSD</sub>	_	15	ns	
ALE遅延時間	t <sub>ALED</sub>	_	20	ns	
RD#遅延時間	t <sub>RSD</sub>	_	15	ns	
リードデータセットアップ時間	t <sub>RDS</sub>	15	_	ns	
リードデータホールド時間	t <sub>RDH</sub>	0	_	ns	
WR#遅延時間	t <sub>WRD</sub>	_	15	ns	
ライトデータ遅延時間	t <sub>WDD</sub>	_	15	ns	
ライトデータホールド時間	t <sub>WDH</sub>	0	_	ns	
WAIT#セットアップ時間	t <sub>WTS</sub>	15	_	ns	図 5.23
WAIT#ホールド時間	t <sub>WTH</sub>	0	_	ns	
アドレス遅延時間2(SDRAM)	t <sub>AD2</sub>	1	15	ns	図5.24~
CS# 遅延時間2(SDRAM)	t <sub>CSD2</sub>	1	15	ns	図5.30
DQM 遅延時間(SDRAM)	t <sub>DQMD</sub>	1	15	ns	
CKE 遅延時間(SDRAM)	t <sub>CKED</sub>	1	15	ns	
リードデータセットアップ時間2(SDRAM)	t <sub>RDS2</sub>	12	_	ns	
リードデータホールド時間2(SDRAM)	t <sub>RDH2</sub>	0	_	ns	
ライトデータ遅延時間2(SDRAM)	t <sub>WDD2</sub>	_	15	ns	
ライトデータホールド時間2(SDRAM)	t <sub>WDH2</sub>	1	_	ns	
WE# 遅延時間(SDRAM)	t <sub>WED</sub>	1	15	ns	
RAS# 遅延時間(SDRAM)	t <sub>RASD</sub>	1	15	ns	
CAS# 遅延時間(SDRAM)	t <sub>CASD</sub>	1	15	ns	



バスタイミング(100ピン以下) 表5.16

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

ICLK = 8 ~ 100MHz、BCLK 端子 = 8 ~ 50MHz、 $T_a = T_{opr}$ 

出力負荷条件: $V_{OH}$  =  $VCC \times 0.5$ 、 $V_{OL}$  =  $VCC \times 0.5$ 、 $I_{OH}$  = -1.0mA、 $I_{OL}$  = 1.0mA、C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

項目	記号	min	max	単位	測定条件
アドレス遅延時間	t <sub>AD</sub>	1	20	ns	図5.17~
バイトコントロール遅延時間	t <sub>BCD</sub>		20	ns	図 5.22
CS#遅延時間	t <sub>CSD</sub>		20	ns	
ALE遅延時間	t <sub>ALED</sub>	_	20	ns	
RD#遅延時間	t <sub>RSD</sub>	1	20	ns	
リードデータセットアップ時間	t <sub>RDS</sub>	15	1	ns	
リードデータホールド時間	t <sub>RDH</sub>	0	1	ns	
WR#遅延時間	t <sub>WRD</sub>	1	20	ns	
ライトデータ遅延時間	t <sub>WDD</sub>		20	ns	
ライトデータホールド時間	t <sub>WDH</sub>	0		ns	
WAIT#セットアップ時間	t <sub>WTS</sub>	15		ns	図 5.23
WAIT#ホールド時間	t <sub>WTH</sub>	0	_	ns	




図 5.17 アドレス / データマルチプレクスバスのリードアクセスタイミング




図 5.18 アドレス / データマルチプレクスバスのライトアクセスタイミング




図 5.19 外部バスタイミング / ノーマルリードサイクル (バスクロック同期)




図 5.20 外部バスタイミング/ノーマルライトサイクル (バスクロック同期)




図 5.21 外部バスタイミング / ページリードサイクル (バスクロック同期)




図 5.22 外部バスタイミング / ページライトサイクル (バスクロック同期)




図 5.23 外部バスタイミング / 外部ウェイト制御




図 5.24 SDRAM 空間シングルリードバスタイミング




図 5.25 SDRAM 空間シングルライトバスタイミング




図 5.26 SDRAM 空間複数リードバスタイミング




図 5.27 SDRAM 空間複数ライトバスタイミング




図 5.28 SDRAM 空間複数リード行またぎバスタイミング




図 5.29 SDRAM 空間モードレジスタセットバスタイミング




図 5.30 SDRAM 空間セルフリフレッシュバスタイミング



## 5.3.6 EXDMAC タイミング

表5.17 EXDMACタイミング

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0、

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

 $ICLK = 8 \sim 100 MHz$ 、 $PCLK = 8 \sim 50 MHz$ 、BCLK端子  $= 8 \sim 100 MHz$ 、SDCLK端子  $= 8 \sim 50 MHz$ 、 $T_a = T_{opr}$ 

駆動能力選択制御レジスタは高駆動出力を選択時

	項目	記号	min	max	<b>単位</b> (注1)	測定条件
EXDMAC	EDREQ セットアップ時間	t <sub>EDRQS</sub>	20	_	ns	図 5.31
	EDREQ ホールド時間	t <sub>EDRQH</sub>	5	_	ns	図 5.32 ~
	EDACK 遅延時間	t <sub>EDACD</sub>	_	15	ns	図 5.33




図 5.31 EDREQ0、EDREQ1 入力タイミング




図 5.32 EDACKO、EDACK1 シングルアドレス転送タイミング(CS 領域)




図 5.33 EDACKO、EDACK1 シングルアドレス転送タイミング(SDRAM 領域)



#### 5.3.7 内蔵周辺モジュールタイミング

内蔵周辺モジュールタイミング(1) 表5.18

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50 \text{MHz}$ 、 $T_a = T_{\text{opr}}$  駆動能力選択制御レジスタは高駆動出力を選択時

	項目		記号	min	max	<b>単位</b> (注1)	測定条件
l/Oポート	入力データパルス幅		t <sub>PRW</sub>	1.5	_	t <sub>Pcyc</sub>	図 5.34
MTU/TPU	インプットキャプチャ入力	単エッジ指定	t <sub>TICW</sub>	1.5	_	t <sub>Pcyc</sub>	図 5.35
	パルス幅	両エッジ指定		2.5	_		
	タイマクロックパルス幅	単エッジ指定	t <sub>TCKWH</sub> ,	1.5	_	t <sub>Pcyc</sub>	図 5.36
		両エッジ指定	t <sub>TCKWL</sub>	2.5	_		
		位相係数モード		2.5	_		
POE	POE#入力パルス幅		t <sub>POEW</sub>	1.5	_	t <sub>Pcyc</sub>	図 5.37
8ビット	タイマクロックパルス幅	単エッジ指定	t <sub>TMCWH</sub> ,	1.5	_	t <sub>Pcyc</sub>	図 5.38
タイマ		両エッジ指定	t <sub>TMCWL</sub>	2.5	_		
SCI	入力クロックサイクル	調歩同期	t <sub>Scyc</sub>	4	_	t <sub>Pcyc</sub>	図5.39
		クロック同期		6	_		
	入力クロックパルス幅	t <sub>SCKW</sub>	0.4	0.6	t <sub>Scyc</sub>		
	入力クロック立ち上がり時間	t <sub>SCKr</sub>	_	20	ns		
	入力クロック立ち下がり時間		t <sub>SCKf</sub>	_	20	ns	
	出力クロックサイクル	調歩同期	t <sub>Scyc</sub>	16	_	t <sub>Pcyc</sub>	
		クロック同期		4	_		
	出力クロックパルス幅		t <sub>SCKW</sub>	0.4	0.6	t <sub>Scyc</sub>	
	出カクロック立ち上がり時間		t <sub>SCKr</sub>	_	20	ns	
	出カクロック立ち下がり時間		t <sub>SCKf</sub>	_	20	ns	
	送信データ遅延時間	クロック同期	t <sub>TXD</sub>	_	40	ns	図5.40
	受信データセットアップ時間	クロック同期	t <sub>RXS</sub>	40	_	ns	
	受信データホールド時間	クロック同期	t <sub>RXH</sub>	40	_	ns	
A/D	10ビットA/Dコンバータトリカ	ガ入力パルス幅	t <sub>TRGW</sub>	1.5	_	t <sub>Pcyc</sub>	図5.41
コンバータ	12ビットA/Dコンバータトリカ	ガ入力パルス幅		1.5	_		

注1. t<sub>Pcyc</sub>: PCLKの周期



内蔵周辺モジュールタイミング(2) 表5.19

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = 2.7 \sim 3.6 V$  (注1)、 $VREFH0 = 2.7 V \sim AVCC0$  (注1)、

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V,

PCLK =  $8 \sim 50 \text{MHz}$ 、 $T_a = T_{\text{opr}}$  駆動能力選択制御レジスタは高駆動出力を選択時

	項目			記号	min	max	<b>単位</b> (注2)	測定条件
RSPI	RSPCK クロックサイクル	マスタ		t <sub>SPcyc</sub>	2	4096	t <sub>Pcyc</sub>	図5.42
		スレーブ			8	4096	]	C=30pF
	RSPCK クロック High レベルパルス幅	マスタ		t <sub>SPCKWH</sub>	(t <sub>SPcyc</sub> - t <sub>SPCKR</sub> - t <sub>SPCKF</sub> ) / 2 - 3	_	ns	
		スレーブ			(t <sub>SPcyc</sub> - t <sub>SPCKR</sub> - t <sub>SPCKF</sub> ) / 2	_		
	RSPCK クロック Low レベルパルス幅	マスタ		t <sub>SPCKWL</sub>	(t <sub>SPcyc</sub> - t <sub>SPCKR</sub> - t <sub>SPCKF</sub> ) / 2 - 3	_	ns	
		スレーブ			(t <sub>SPcyc</sub> - t <sub>SPCKR</sub> - t <sub>SPCKF</sub> ) / 2	_		
	RSPCK クロック	出力[177-144ピン]		t <sub>SPCKr</sub> ,	_	5	ns	
	立ち上がり/立ち下がり時間	出力[100ピン以下]		t <sub>SPCKf</sub>	_	<del>-</del> 10		
		入力			_	1	μs	
	データ入力セットアップ時間	マスタ VCC≧3.0V		t <sub>SU</sub>	15	_	ns	図5.43~
		[177-144 ピン]	VCC < 3.0V		20	_		図5.46 C=30pF
		マスタ[10	0ピン以下]		30	_		
		スレーブ			20 - t <sub>Pcyc</sub>	_		
	データ入力ホールド時間	マスタ		t <sub>H</sub>	0	_	ns	
		スレーブ			20 + 2 × t <sub>Pcyc</sub>	_		
	SSL セットアップ時間	マスタ		t <sub>LEAD</sub>	1	8	t <sub>SPcyc</sub>	
		スレーブ			4	_	t <sub>Pcyc</sub>	
	SSL ホールド時間	マスタ		t <sub>LAG</sub>	1	8	t <sub>SPcyc</sub>	
		スレーブ			4	_	t <sub>Pcyc</sub>	

注1. 3.0V以下でご使用の場合は、当社営業窓口までご照会ください。

注2. t<sub>Pcyc</sub>: PCLKの周期



内蔵周辺モジュールタイミング(3) 表5.20

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = 2.7 \sim 3.6 V$  (注1)、 $VREFH0 = 2.7 V \sim AVCC0$  (注1)、

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、

PCLK =  $8 \sim 50 \text{MHz}$ 、 $T_a = T_{\text{opr}}$  駆動能力選択制御レジスタは高駆動出力を選択時

	項目			記号	min	max	<b>単位</b> (注2)	測定条件
RSPI	データ出力遅延時間	データ出力遅延時間     マスタ       ン		t <sub>OD</sub>	_	18	ns	図5.43~ 図5.46
			100ピン以 下		_	30		C=30pF
		スレーブ	177-144ピ ン		_	$3 \times t_{Pcyc} + 40$		
			100ピン以 下		_	3 × t <sub>Pcyc</sub> + 50		
	データ出力ホールド時間	マスタ		t <sub>OH</sub>	0	_	ns	
		スレーブ			0	_		
	連続送信遅延時間	マスタ		t <sub>TD</sub>	t <sub>SPcyc</sub> + 2 × t <sub>Pcyc</sub>	8 × t <sub>SPcyc</sub> + 2 × t <sub>Pcyc</sub>	ns	
	スレーブ				4 × t <sub>Pcyc</sub>			
		出力	177-144ピ ン	t <sub>Dr、</sub> t <sub>Df</sub>	_	5	ns	
			100ピン以 下		_	10		
		入力			_	1	μs	
	SSL立ち上がり/立ち下がり 時間	出力	177-144ピ ン	t <sub>SSLr</sub> , t <sub>SSLf</sub>	_	5	ns	
			100ピン以 下			10		
		入力				1	μs	_
	スレーブアクセス時間		t <sub>SA</sub>		4	t <sub>Pcyc</sub>	図5.45、	
	スレーブ出力開放時間			t <sub>REL</sub>	_	3	t <sub>Pcyc</sub>	図5.46 C=30pF

注1. 3.0V以下でご使用の場合は、当社営業窓口までご照会ください。

注2. t<sub>Pcyc</sub>: PCLKの周期



内蔵周辺モジュールタイミング(4) 表5.21

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50 \text{MHz}$ 、 $T_a = T_{\text{opr}}$  駆動能力選択制御レジスタは高駆動出力を選択時

	項目	記号	min	max	<b>単位</b> (注1)	測定条件
簡易	SCKクロックサイクル出力(マスタ)	t <sub>SPcyc</sub>	4	65536	t <sub>Pcyc</sub>	図5.42
SPI	SCKクロックサイクル入力(スレーブ)		8	65536		
	SCKクロック High レベルパルス幅	t <sub>SPCKWH</sub>	0.4	0.6	t <sub>SPcyc</sub>	
	SCKクロック Low レベルパルス幅	t <sub>SPCKWL</sub>	0.4	0.6	t <sub>SPcyc</sub>	
	SCKクロック立ち上がり/立ち下がり時間	t <sub>SPCKr</sub> , t <sub>SPCKf</sub>	_	20	ns	
	データ入力セットアップ時間	t <sub>SU</sub>	40	_	ns	図5.43~
	データ入力ホールド時間	t <sub>H</sub>	40	1	ns	図5.46
	SS入力セットアップ時間	t <sub>LEAD</sub>	1	_	t <sub>SPcyc</sub>	
	SS入力ホールド時間	t <sub>LAG</sub>	1	_	t <sub>SPcyc</sub>	
	データ出力遅延時間	t <sub>OD</sub>	_	40	ns	
	データ出力ホールド時間	t <sub>OH</sub>	-10	_	ns	
	データ立ち上がり/立ち下がり時間	t <sub>Dr、</sub> t <sub>Df</sub>	_	20	ns	
	SS入力立ち上がり/立ち下がり時間	t <sub>SSLr</sub> 、t <sub>SSLf</sub>	_	20	ns	
	スレーブアクセス時間	t <sub>SA</sub>	_	5	t <sub>Pcyc</sub>	図5.46
	スレーブ出力開放時間	t <sub>REL</sub>	_	5	t <sub>Pcyc</sub>	

注1. t<sub>Pcyc</sub>: PCLKの周期



内蔵周辺モジュールタイミング(5) 表5.22

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50 \text{MHz}$ 、 $T_a = T_{\text{opr}}$  駆動能力選択制御レジスタは高駆動出力を選択時

	項目	記号	min <sup>(注1、注2)</sup>	max <sup>(注)</sup>	単位	測定条件
RIIC	SCL入力サイクル時間	t <sub>SCL</sub>	6(12) × t <sub>IICcyc</sub> + 1300	_	ns	図5.47
(Standard- mode、SMBus)	SCL入力Highパルス幅	t <sub>SCLH</sub>	3(6) × t <sub>IICcyc</sub> + 300	_	ns	
ICFER.FMPE=0	SCL入力Lowパルス幅	t <sub>SCLL</sub>	3(6) × t <sub>IICcyc</sub> + 300	_	ns	
	SCL、SDA入力立ち上がり時間	t <sub>Sr</sub>	_	1000	ns	
	SCL、SDA入力立ち下がり時間	t <sub>Sf</sub>	_	300	ns	
	SCL、SDA入力スパイクパルス除去時間	t <sub>SP</sub>	0	$1(4) \times t_{IICcyc}$	ns	
	SDA入力バスフリー時間	t <sub>BUF</sub>	3(6) × t <sub>IICcyc</sub> + 300	_	ns	
	開始条件入力ホールド時間	t <sub>STAH</sub>	t <sub>IICcyc</sub> + 300	_	ns	
	再送開始条件入力セットアップ時間	t <sub>STAS</sub>	1000	_	ns	
	停止条件入力セットアップ時間	t <sub>STOS</sub>	1000	_	ns	
	データ入力セットアップ時間	t <sub>SDAS</sub>	t <sub>IICcyc</sub> + 50	_	ns	
	データ入力ホールド時間	t <sub>SDAH</sub>	0	_	ns	
	SCL、SDAの容量性負荷	C <sub>b</sub>	_	400	pF	
RIIC	SCL入力サイクル時間	t <sub>SCL</sub>	6(12) × t <sub>IICcyc</sub> + 600	_	ns	
(Fast-mode)	SCL入力Highパルス幅	t <sub>SCLH</sub>	3(6) × t <sub>IICcyc</sub> + 300	_	ns	
	SCL入力Lowパルス幅	t <sub>SCLL</sub>	$3(6) \times t_{IICcyc} + 300$	_	ns	
	SCL、SDA入力立ち上がり時間	t <sub>Sr</sub>	20 + 0.1C <sub>b</sub>	300	ns	
	SCL、SDA入力立ち下がり時間	t <sub>Sf</sub>	20 + 0.1C <sub>b</sub>	300	ns	
	SCL、SDA入力スパイクパルス除去時間	t <sub>SP</sub>	0	$1(4) \times t_{IICcyc}$	ns	
	SDA入力バスフリー時間	t <sub>BUF</sub>	3(6) × t <sub>IICcyc</sub> + 300	_	ns	
	開始条件入力ホールド時間	t <sub>STAH</sub>	t <sub>IICcyc</sub> + 300	_	ns	
	再送開始条件入力セットアップ時間	t <sub>STAS</sub>	300	_	ns	
	停止条件入力セットアップ時間	t <sub>STOS</sub>	300	_	ns	
	データ入力セットアップ時間	t <sub>SDAS</sub>	t <sub>IICcyc</sub> + 50	_	ns	
	データ入力ホールド時間	t <sub>SDAH</sub>	0	_	ns	
	SCL、SDAの容量性負荷	C <sub>b</sub>		400	pF	

注. t<sub>IICcyc</sub>: RIICの内部基準クロック(IICφ)の周期 注1. ()内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。 注2. Cbはバスラインの容量総計です。



内蔵周辺モジュールタイミング(6) 表 5.23

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50 \text{MHz}$ 、 $T_a = T_{\text{opr}}$  駆動能力選択制御レジスタは高駆動出力を選択時

	項目	記号	min <sup>(注、注 2)</sup>	max <sup>(注)</sup>	単位	測定条件
RIIC	SCL入力サイクル時間	t <sub>SCL</sub>	6(12) × t <sub>IICcyc</sub> + 240	_	ns	図5.47
(Fast-mode+) ICFER.FMPE=1	SCL入力Highパルス幅	t <sub>SCLH</sub>	3(6) × t <sub>IICcyc</sub> + 120	_	ns	
	SCL入力Lowパルス幅	t <sub>SCLL</sub>	3(6) × t <sub>IICcyc</sub> + 120		ns	
	SCL、SDA入力立ち上がり時間	t <sub>Sr</sub>	_	120	ns	
	SCL、SDA入力立ち下がり時間	t <sub>Sf</sub>	_	120	ns	
	SCL、SDA入力スパイクパルス除去時間	t <sub>SP</sub>	0	$1(4) \times t_{IICcyc}$	ns	
	SDA入力バスフリー時間	t <sub>BUF</sub>	3(6) × t <sub>IICcyc</sub> + 120	_	ns	
	開始条件入力ホールド時間	t <sub>STAH</sub>	t <sub>IICcyc</sub> + 120	_	ns	
	再送開始条件入力セットアップ時間	t <sub>STAS</sub>	120	_	ns	
	停止条件入力セットアップ時間	t <sub>STOS</sub>	120	_	ns	
	データ入力セットアップ時間	t <sub>SDAS</sub>	t <sub>IICcyc</sub> + 20	_	ns	
	データ入力ホールド時間	t <sub>SDAH</sub>	0	_	ns	
	SCL、SDAの容量性負荷	C <sub>b</sub>	_	550	pF	
簡易IIC	SDA入力立ち上がり時間	t <sub>Sr</sub>	_	1000	ns	
(Standard-mode)	SDA入力立ち下がり時間	t <sub>Sf</sub>	_	300	ns	
	SDA入力スパイクパルス除去時間	t <sub>SP</sub>	0	4 × t <sub>Pcyc</sub>	ns	
	データ入力セットアップ時間	t <sub>SDAS</sub>	250		ns	
	データ入力ホールド時間	t <sub>SDAH</sub>	0		ns	
	SCL、SDAの容量性負荷	C <sub>b</sub>	_	400	pF	
簡易IIC	SCL、SDA入力立ち上がり時間	t <sub>Sr</sub>	20 + 0.1C <sub>b</sub>	300	ns	
(Fast-mode)	SCL、SDA入力立ち下がり時間	t <sub>Sf</sub>	20 + 0.1C <sub>b</sub>	300	ns	
	SCL、SDA入力スパイクパルス除去時間	t <sub>SP</sub>	0	4 × t <sub>Pcyc</sub>	ns	
	データ入力セットアップ時間	t <sub>SDAS</sub>	100	_	ns	
	データ入力ホールド時間	t <sub>SDAH</sub>	0		ns	
	SCL、SDAの容量性負荷	C <sub>b</sub>	_	400	pF	

注. t<sub>IICcyc</sub>: RIICの内部基準クロック(IICΦ)の周期、t<sub>Pcyc</sub>: PCLKの周期 注1. ( )内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。

注2. Cbはバスラインの容量総計です。



内蔵周辺モジュールタイミング(7) 表5.24

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

ICLK = 12.5~100MHz、T<sub>a</sub> = T<sub>opr</sub> 駆動能力選択制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位	測定条件	
ETHERC (RMII)	REF50CK サイクル時間	T <sub>ck</sub>	20	_	ns	図5.48~ 図5.51	
	REF50CK 周波数 Typ. 50MHz	_	_	50+100ppm	MHz		
	REF50CK デューティ	_	35	65	%		
	REF50CK 立ち上がり/立ち下がり時間	T <sub>ckr/ckf</sub>	0.5	3.5	ns		
	RMII_xxxx(注1)出力遅延時間	T <sub>co</sub>	2.5	15.0	ns		
	RMII_xxxx(注2)セットアップ時間	T <sub>su</sub>	3	_	ns		
	RMII_xxxx(注2)ホールド時間	T <sub>hd</sub>	1	_	ns		
	RMII_xxxx(注1)(注2)立ち上がり/立ち下がり時間	Tr/Tf	0.5	6	ns		
	ET_WOL 出力遅延時間	t <sub>WOLd</sub>	1	23.5	ns	図5.52	
ETHERC (MII)	ET_TX_CLK サイクル時間	t <sub>Tcyc</sub>	40	_	ns	_	
	ET_TX_EN 出力遅延時間	t <sub>TENd</sub>	1	20	ns	図5.53	
	ET_ETXD0~ET_ETXD3出力遅延時間	t <sub>MTDd</sub>	1	20	ns	-	
	ET_CRS セットアップ時間	t <sub>CRSs</sub>	10	_	ns		
	ET_CRS ホールド時間	t <sub>CRSh</sub>	10	_	ns		
	ET_COL セットアップ時間	t <sub>COLs</sub>	10	_	ns	図5.54	
	ET_COL ホールド時間	t <sub>COLh</sub>	10	_	ns		
	ET_RX_CLK サイクル時間	t <sub>TRcyc</sub>	40	_	ns	_	
	ET_RX_DV セットアップ時間	t <sub>RDVs</sub>	10	_	ns	図5.55	
	ET_RX_DV ホールド時間	t <sub>RDVh</sub>	10	_	ns		
	ET_ERXD0~ET_ERXD3 セットアップ 時間	t <sub>MRDs</sub>	10	_	ns		
	ET_ERXD0~ET_ERXD3ホールド時間	t <sub>MRDh</sub>	10	_	ns		
	ET_RX_ER セットアップ時間	t <sub>RERs</sub>	10	_	ns	図5.56	
	ET_RX_ER ホールド時間	t <sub>RESh</sub>	10	_	ns	]	
	ET_WOL 出力遅延時間	t <sub>WOLd</sub>	1	23.5	ns	図5.57	

注1. RMII\_TXD\_EN、RMII\_TXD1、RMII\_TXD0 注2. RMII\_CRS\_DV、RMII\_RXD1、RMII\_RXD0、RMII\_RX\_ER。



表5.25 内蔵周辺モジュールタイミング(8)

条件: VCC = AVCC0 = VREFH = VCC\_USB =  $2.7 \sim 3.6 \text{V}$ 、 VREFH0 =  $2.7 \text{V} \sim \text{AVCC0}$ 、 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0 V、 PIXCLK = 27 MHz、  $T_a = T_{opr}$ 

項目		記号	min	typ	max	単位	備考	
PDC	VSYNC/HSYNC 入力セットアップ時間	t <sub>SYNCSETUP</sub>	10	1	1	ns	図5.58	
	VSYNC/HSYNC 入力ホールド時間	t <sub>SYNCHOLD</sub>	5	1		ns		
	PIXD 入力セットアップ時間	t <sub>DATASETUP</sub>	10	1		ns		
	PIXD 入力ホールド時間	t <sub>DATAHOLD</sub>	5	1		ns		
	PIXCLK入力サイクル時間	t <sub>PIXcyc</sub>	37	1	1000	ns	図5.59	
	PIXCLK入力パルス幅 High レベル	t <sub>PIXH</sub>	10	1		ns		
	PIXCLK入力パルス幅Low レベル	t <sub>PIXL</sub>	10	1		ns		
	PCKO端子出力サイクル時間	t <sub>PCKcyc</sub>	40	_	1000	ns	図5.60	
	PCKO端子出力High レベルパルス幅	t <sub>PCKH</sub>	13	_	_	ns		
	PCKO端子出力Low レベルパルス幅	t <sub>PCKL</sub>	13	_	_	ns		
	PCKO端子出力立ち上がり時間	t <sub>PCKr</sub>	_		5	ns		
	PCKO端子出力立ち下がり時間	t <sub>PCKf</sub>	_		5	ns		




図 5.34 I/O ポート入力タイミング




図 5.35 MTU 入出力タイミング




図 5.36 MTU クロック入力タイミング




図 5.37 POE# 入力タイミング




図 5.38 8 ビットタイマクロック入力タイミング




図 5.39 SCK クロック入力タイミング




図 5.40 SCI 入出力タイミング / クロック同期式モード




図 5.41 A/D コンバータ外部トリガ入力タイミング




図 5.42 RSPI クロックタイミング / 簡易 SPI クロックタイミング




図 5.43 RSPI タイミング (マスタ、CPHA = 0) / 簡易 SPI タイミング (マスタ、CKPH=1)




図 5.44 RSPI タイミング(マスタ、CPHA = 1)/簡易 SPI タイミング (マスタ、CKPH=0)




図 5.45 RSPI タイミング (スレーブ、CPHA = 0) / 簡易 SPI タイミング (スレーブ、CKPH=1)




図 5.46 RSPI タイミング (スレーブ、CPHA = 1) / 簡易 SPI タイミング (スレーブ、CKPH=0)




図 5.47 RIIC バスインタフェース入出力タイミング / 簡易 IIC バスインタフェース入出力タイミング




図 5.48 REF50CK と RMII 信号とのタイミング




図 5.49 RMII 送信タイミング




図 5.50 RMII 受信タイミング(正常動作時)




図 5.51 RMII 受信タイミング (エラー発生ケース)




図 5.52 WOL 出力タイミング (RMII)




図 5.53 MII 送信タイミング(正常動作時)




図 5.54 MII 送信タイミング(衝突発生ケース)




図 5.55 MII 受信タイミング(正常動作時)




図 5.56 MII 受信タイミング (エラー発生ケース)




図 5.57 WOL 出力タイミング (MII)




図 5.58 PDC タイミング




図 5.59 PDC 入力クロック特性




図 5.60 PDC 出力クロック特性



## 5.4 USB 特性

表 5.26 内蔵 USB フルスピード 特性 (DP、DM 端子特性)

条件: VCC = AVCC0 = VREFH = VCC\_USB = 3.0 ~ 3.6V、VREFH0 = 3.0V ~ AVCC0

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $24 \sim 50$ MHz,  $T_a = T_{opr}$ 

駆動能力選択制御レジスタは高駆動出力を選択時

	項目	記号	min	max	単位	測定条	牛
入力特性	入力 High レベル電圧	V <sub>IH</sub>	2.0	_	V		
	入力Low レベル電圧	V <sub>IL</sub>	_	0.8	V		
	差動入力感度	V <sub>DI</sub>	0.2	_	V	DP — DM	
	差動コモンモードレンジ	V <sub>CM</sub>	0.8	2.5	V		
出力特性	出力High レベル電圧	V <sub>OH</sub>	2.8	3.6	V	I <sub>OH</sub> = -200μA	
	出力Low レベル電圧	V <sub>OL</sub>	0.0	0.3	V	I <sub>OL</sub> = 2mA	
	クロスオーバ電圧	V <sub>CRS</sub>	1.3	2.0	V		図5.61
	立ち上がり時間	t <sub>Lr</sub>	4	20	ns		
	立ち下がり時間	t <sub>Lf</sub>	4	20	ns		
	立ち上がり/立ち下がり時間比	t <sub>Lr</sub> / t <sub>Lf</sub>	90	111.11	%	t <sub>Lr</sub> / t <sub>Lf</sub>	
	出力抵抗	Z <sub>DRV</sub>	28	44	Ω	Rs=22Ω 含む	




図 5.61 DP、DM 出力タイミング (フルスピード時)




図 5.62 測定回路 (フルスピード時)



### 5.5 A/D 変換特性

表5.27 10ビットA/D変換特性

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50$ MHz,  $T_a = T_{opr}$ 

	項	i目	min	typ	max	単位	測定条件
分解能			_	_	10	ビット	
変換時間	外付けコンデン サ0.1µFあり	コンデンサに電荷が十分チャー ジされている場合 <sup>(注2)</sup>	3.0(2.5) (注 3)	_		μs	サンプリング 125ステート
(PCLK= 50MHz時)	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・		1.5(1.0) (注 3)	_	_		サンプリング 50ステート
		許容信号源インピーダンス max = 1.0 k Ω、VCC ≧ 2.7V	3.5(3.0) (注 3)	_	_		サンプリング 150ステート
		許容信号源インピーダンス max = 5.0 k Ω、VCC ≧ 3.0V	2.0(1.5) (注 3)	_	_		サンプリング 75ステート
		許容信号源インピーダンス max = 5.0 k Ω、VCC ≧ 2.7V	4.0(3.5) (注 3)	_	_		サンプリング 175ステート
アナログ入力	<del></del>		_	_	6.0	pF	
オフセット誤	 差		_	±1.5	±3.0	LSB	
フルスケール	誤差		_	±1.5	±3.0	LSB	
量子化誤差	量子化誤差			±0.5	_	LSB	
絶対精度			_	±1.5	±3.0	LSB	
DNL 微分非直	DNL 微分非直線性誤差			±0.5	±1.0	LSB	
INL 積分非直	線性誤差			±1.5	±3.0	LSB	

注. 上記規格値は、A/D変換中に外部バスアクセスを行わなかった場合の数値です。A/D変換中に外部バスアクセスを行った場合は、上記規格値に収まらない可能性があります。

- 注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注2. スキャンは対応しません。
- 注3. ( )はサンプリング時間を示します。



12ビットA/D変換特性 表5.28

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = 2.7 \sim 3.6 V$ 、 $VREFH0 = 2.7 V \sim AVCC0$ 

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50$ MHz,  $T_a = T_{opr}$ 

	IJ	目	min	typ	max	単位	測定条件
分解能			_	_	12	ビット	
変換時間	$max = 1.0 k \Omega$		1.0(0.4) (注 2)	_	_	μs	サンプリング 20ステート
(PCLK= 50MHz時)	- IF記以外のCH I許巡信号浪インヒータンス		2.0(1.4) (注 2)	_	_	μs	サンプリング 70ステート
		許容信号源インピーダンス max = 1.0 k Ω、AVCC ≧ 2.7V	5.6(5.0) (注 2)	_	_	μs	サンプリング 250ステート
アナログ入力	容量		_	_	30	pF	
オフセット誤	差		_	±2.0	±7.5	LSB	
フルスケール	誤差		_	±2.0	±7.5	LSB	
量子化誤差			_	±0.5	_	LSB	
絶対精度			_	±2.5	±8.0	LSB	
DNL 微分非直線性誤差			_	±2.0	±4.0	LSB	
INL 積分非直	線性誤差		_	±2.0	±4.0	LSB	


- 上記規格値は、A/D変換中に外部バスアクセスを行わなかった場合の数値です。A/D変換中に外部バスアクセスを行った場合 は、上記規格値に収まらない可能性があります。
- 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。 注1.
- 注2. ( )はサンプリング時間を示します。

#### 表5.29 A/D内部基準電圧特性

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V

PCLK =  $8 \sim 50$ MHz,  $T_a = T_{opr}$ 

項目	min	typ	max	単位	測定条件
A/D内部基準電圧	1.45	1.50	1.55	V	



### 5.6 D/A 変換特性

表 5.30 D/A 変換特性

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ VCC

 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V, T_a = T_{opr}$ 

項目	min	typ	max	単位	測定条件
分解能	10	10	10	ビット	
変換時間	_	_	3.0	μs	負荷容量 20pF
絶対精度	_	±2.0	±4.0	LSB	負荷抵抗 2MΩ
	_	_	±3.0	LSB	負荷抵抗 4MΩ
	_	_	±2.0	LSB	負荷抵抗 10MΩ
RO 出力抵抗	_	3.6	_	kΩ	

### 5.7 温度センサ特性

表5.31 温度センサ特性

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7 ~ 3.6V、VREFH0 = 2.7V ~ VCC

 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V, T_a = T_{opr}$ 

項目	min	typ	max	単位	測定条件
相対精度	_	±1	_	°C	
温度傾斜	_	4.1	_	mV/°C	
出力電位 (@25°C)	_	1.26	_	V	
温度センサ起動時間	_	_	30	μs	
サンプリング時間	_	_	5	μs	

図 5.66



### 5.8 パワーオンリセット回路、電圧検出回路特性

表5.32 パワーオンリセット回路、電圧検出回路特性

条件: VCC = AVCC0 = VREFH = VCC\_USB =  $V_{BATT}$  =2.7  $\sim$  3.6 V、VREFH0 = 2.7 V  $\sim$  AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0 V 、  $T_a$  =  $T_{opr}$ 

	項目		記号	min	typ	max	単位	測定条件
電圧検出レベル	パワーオン 低消費電力機能無効		$V_{POR}$	2.5	2.6	2.7	V	図 5.63
	リセット(POR)	低消費電力機能有効		2.0	2.35	2.7		
	電圧検出回路(LV	D0)	V <sub>det0</sub>	2.7	2.80	2.9		図 5.64
	電圧検出回路(LV	D1)	V <sub>det1_A</sub>	2.75	2.95	3.15		図 5.65
	電圧検出回路(LV	D2)	V <sub>det2_A</sub>	2.75	2.95	3.15		図 5.66
内部リセット時間	パワーオンリセット時間		t <sub>POR</sub>	1	4.6	1	ms	図 5.63
	LVD0リセット時間 LVD1リセット時間		t <sub>LVD0</sub>	1	4.6	1		図 5.64
			t <sub>LVD1</sub>	_	0.9	_		図 5.65
	LVD2リセット時間	1	t <sub>LVD2</sub>	_	0.9	_		図 5.66
最小VCC低下時間		t <sub>VOFF</sub>	200	_	_	μs	図 5.63、図 5.64	
応答遅延時間		t <sub>det</sub>	_	_	200	μs	図 5.63 ~ 図 5.66	
LVD動作安定時間(LVD有効切り替え時)		Td <sub>(E-A)</sub>	_	_	3	μs	図 5.65	

 $V_{LVH}$ 

注. 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベル $V_{POR}$ 、 $V_{det1}$ 、 $V_{det2}$ のmin値を下回っている時間です。




図 5.63 パワーオンリセットタイミング

ヒステリシス幅(LVD1、LVD2)




図 5.64 電圧検出回路タイミング (V<sub>det0</sub>)




図 5.65 電圧検出回路タイミング (V<sub>det1</sub>)




図 5.66 電圧検出回路タイミング (V<sub>det2</sub>)



### 5.9 発振停止検出タイミング

表5.33 発振停止検出回路特性

条件:  $VCC = AVCC0 = VREFH = VCC\_USB = V_{BATT} = 2.7 \sim 3.6V$ 、 $VREFH0 = 2.7V \sim AVCC0$   $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V$ 、 $T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	測定条件
検出時間	t <sub>dr</sub>	_	_	1	ms	図 5.67




図 5.67 発振停止検出タイミング

#### 5.10 バッテリバックアップ機能特性

表5.34 バッテリバックアップ機能特性

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0、V<sub>BATT</sub> = 2.0~3.6V(100 ピン以上の製品)、V<sub>BATT</sub> = 2.3~3.6V、(64 ピンの製品)

 $VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V$ ,  $T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	測定条件
バッテリバックアップ切り替え電圧レベル	V <sub>DETBATT</sub>	2.50	2.60	2.70	V	図 5.68
VCC電圧低下電源切り替え時VBATT下限電圧	V <sub>BATTSW</sub>	2.70	_	_		
切り替え可能VCCオフ期間	t <sub>VOFFBATT</sub>	200	_	1	μs	

注. 切り替え可能 VCC オフ期間は、VCC がバッテリバックアップ切り替え電圧レベル  $V_{DETBATT}$  の min 値を下回っている時間です。





図 5.68 バッテリバックアップ機能特性



#### 5.11 ROM (コード格納用フラッシュメモリ) 特性

表5.35 ROM (コード格納用フラッシュメモリ) 特性 (1)

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V プログラム/イレーズ時の動作温度範囲: $T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	条件
再プログラム/イレーズサイクル <sup>(注1)</sup>	N <sub>PEC</sub>	1000	_	_	回	
データ保持時間	t <sub>DRP</sub>	30 (注2)	_	_	年	Ta=+85°C

注1. 再プログラム/イレーズサイクルの定義:再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n=1000)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、4Kバイトのブロックについて、それぞれ異なる番地に256バイト書き込みを16回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)。

注2. 信頼性試験から得られた結果です。

表5.36 ROM (コード格納用フラッシュメモリ) 特性 (2)

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V プログラム/イレーズ時の動作温度範囲:T<sub>a</sub> = T<sub>opr</sub>

75.0		<del>=</del> 1 ₽		FCLK=4MH	Z	20MHz	z≦FCLK≦	50MHz	単位
項目		記号	min	typ	max	min	typ	max	単位
プログラム時間	128バイト	t <sub>P128</sub>	_	2.8	28	_	1	10	ms
N <sub>PEC</sub> ≦100回のとき	4Kバイト	t <sub>P4K</sub>	_	63	140	_	23	50	ms
	16Kバイト	t <sub>P16K</sub>	_	252	560	_	90	200	ms
プログラム時間	128バイト	t <sub>P128</sub>	_	3.4	33.6	_	1.2	12	ms
N <sub>PEC</sub> > 100回のとき	4Kバイト	t <sub>P4K</sub>	_	75.6	168	_	27.6	60	ms
	16Kバイト	t <sub>P16K</sub>	_	302.4	672	_	108	240	ms
イレーズ時間	4Kバイト	t <sub>E4K</sub>	_	50	120	_	25	60	ms
N <sub>PEC</sub> ≦100回のとき	16Kバイト	t <sub>E16K</sub>	_	200	480	_	100	240	ms
イレーズ時間	4Kバイト	t <sub>E4K</sub>	_	60	144	_	30	72	ms
N <sub>PEC</sub> >100回のとき	16Kバイト	t <sub>E16K</sub>	_	240	576	_	120	288	ms
プログラム中のサスペン	<b>ンド遅延時間</b>	t <sub>SPD</sub>	_	_	400	_	_	120	μs
イレーズ中の1回目のサ 間(サスペンド優先モー		t <sub>SESD1</sub>	_	_	300	_	_	120	μs
イレーズ中の2回目のサスペンド遅延時間(サスペンド優先モード時)		t <sub>SESD2</sub>	_	_	1.7	_		1.7	ms
イレーズ中のサスペンド遅延時間 (イレーズ優先モード時)		t <sub>SEED</sub>	_	_	1.7	_	_	1.7	ms
FCUリセット時間		t <sub>FCUR</sub>	35	_	_	35	_	_	μs



### 5.12 E2 フラッシュ特性

表5.37 E2フラッシュ特性(1)

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0

VSS = AVSS0 = VREFL/VREFL $\overline{0}$  = VSS\_USB = 0V プログラム/イレーズ時の動作温度範囲: $T_a$  =  $T_{opr}$ 

項目	記号	min	typ	max	単位	条件
再プログラム/イレーズサイクル <sup>(注1)</sup>	N <sub>DPEC</sub>	100000	_	_		
データ保持時間	t <sub>DDRP</sub>	30 (注2)	_	_	年	Ta = +85°C

注1. 再プログラム/イレーズサイクルの定義:再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n=100000)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、2Kバイトのブロックについて、それぞれ異なる番地に128バイト書き込みを16回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)。

注2. 信頼性試験から得られた結果です。

表 5.38 E2 フラッシュ特性(2)

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7~3.6V、VREFH0 = 2.7V~AVCC0

VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V プログラム/イレーズ時の動作温度範囲: $T_a = T_{opr}$ 

項目		<del>=</del> 7 ₽	FCLK=4MHz			20MHz ≦ FCLK ≦ 50MHz			<b>₩</b> /⊥
		記 <del>号</del>	min	typ	max	min	typ	max	単位
プログラム時間 2バイト N <sub>DPEC</sub> ≦100回のとき		t <sub>DP2</sub>	_	0.7	6	_	0.25	2	ms
プログラム時間 2バイト N <sub>DPEC</sub> > 100回のとき		t <sub>DP2</sub>	_	0.7	6	_	0.25	2	ms
イレーズ時間 32バイト N <sub>DPEC</sub> ≦ 100回のとき		t <sub>DE32</sub>	_	4	40	_	2	20	ms
イレーズ時間 32バイト N <sub>DPEC</sub> > 100回のとき		t <sub>DE32</sub>	_	7	40	_	4	20	ms
ブランクチェック時	2バイト	t <sub>DBC2</sub>	_	_	100	_	_	30	μs
プログラム中のサスペンド遅延時間		t <sub>DSPD</sub>	_	_	250	_	_	120	μs
イレーズ中の1回目のサスペンド遅延 時間(サスペンド優先モード時)		t <sub>DSESD1</sub>	_	_	250	_	_	120	μs
イレーズ中の2回目のサ 時間(サスペンド優先モ	t <sub>DSESD2</sub>	_	_	500	_	_	300	μs	
イレーズ中のサスペント (イレーズ優先モード時)	t <sub>DSEED</sub>		_	500	_	_	300	μs	




図 5.69 フラッシュメモリプログラム / イレーズサスペンドタイミング



### 5.13 バウンダリスキャン

表5.39

条件: VCC = AVCC0 = VREFH = VCC\_USB = 2.7  $\sim$  3.6V、VREFH0 = 2.7V  $\sim$  AVCC0 VSS = AVSS0 = VREFL/VREFL0 = VSS\_USB = 0V、 $T_a = T_{opr}$ 

項目	記号	min	typ	max	単位	測定条件
TCKクロックサイクル時間	t <sub>TCKcyc</sub>	100	_	_	ns	図5.70
TCKクロック High レベルパルス幅	t <sub>TCKH</sub>	45	_	_	ns	
TCKクロックLow レベルパルス幅	t <sub>TCKL</sub>	45	_	_	ns	
TCKクロック立ち上がり時間	t <sub>TCKr</sub>	_	_	5	ns	
TCKクロック立ち下がり時間	t <sub>TCKf</sub>	_	_	5	ns	
TRST#パルス幅	t <sub>TRSTW</sub>	20	_	_	t <sub>TCKcyc</sub>	図5.71
TMSセットアップ時間	t <sub>TMSS</sub>	20	_	_	ns	図5.72
TMSホールド時間	t <sub>TMSH</sub>	20	_	_	ns	
TDIセットアップ時間	t <sub>TDIS</sub>	20	_	_	ns	
TDIホールド時間	t <sub>TDIH</sub>	20	_	_	ns	
TDOデータ遅延時間	t <sub>TDOD</sub>	_	_	40	ns	




図 5.70 バウンダリスキャン TCK タイミング




図 5.71 バウンダリスキャン TRST# タイミング




図 5.72 バウンダリスキャン入出力タイミング



### 付録 1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス エレクトロニクスホームページの「パッケージ」 に掲載されています。




図 A. 177 ピン TFLGA (PTLG0177KA-A)




図 B. 176 ピン LFBGA (PLBG0176GA-A)




図 C. 176 ピン LQFP (PLQP0176KB-A)




図 D. 145 ピン TFLGA (PTLG0145KA-A)




図 E. 144 ピン LQFP (PLQP0144KA-A)




図 F. 100ピン TFLGA(PTLG0100JA-A)




図 G. 100 ピン LQFP (PLQP0100KB-A)




図 H. 64ピンTFLGA (PTLG0064JA-A)




図 I. 64ピンLQFP (PLQP0064KB-A)




図 J. 48 ピン LQFP (PLQP0048KB-A)



改訂記録

# RX63N グループ、RX631 グループ データシート

Rev. 発行日 改訂内容			改訂内容				
		ページ	ポイント				
0.50	2011.05.13	_	初版発行				
0.90	2011.12.27	全体					
		_	パッケージ追加(177ピンTFLGA、176ピンLFBGA、145ピンTFLGA) モジュール名変更				
		1. 概要					
		2, 4, 6	表1.1 仕様概要 リセット、リアルタイムクロック、温度センサ、電源電圧、パッケージ 変更				
		8 <b>~</b> 10	表1.3 製品一覧表 変更				
		10	図1.1 型名とメモリサイズ・パッケージ				
		12	表1.4 端子機能一覧 BSCANP端子追加				
		18	図1.3 ピン配置図(177 ピンTFLGA) 追加				
		19	図1.4 ピン配置図(176ピンLFBGA) 追加				
		20	図1.5 ピン配置図(176ピンLQFP) 18ピン変更				
		21	図1.6 ピン配置図(145ピンTFLGA) 追加				
		22	図1.7 ピン配置図(144ピンLQFP) 16ピン変更				
		23	図1.8 ピン配置図(100ピンLQFP) 7ピン変更				
		24~31	表 1.5 機能別端子一覧 (177 ピンTFLGA、176 ピンLFBGA) 追加				
		39~45	表 1.7 機能別端子一覧 (145 ピンTFLGA) 追加				
		4. I/O レジス	<u>「</u> タ				
		63~106	表4.1 I/O レジスタアドレス一覧 変更				
		付録2. 外形	T 寸法図				
		107	図 A. 177ピンTFLGA(PTLG0177KA-A) 追加				
		108	図B. 176ピンLFBGA(PLBG0176GA-A) 追加				
		110	図 D. 145 ピンTFLGA(PTLG0145KA-A) 追加				
		112	図F. 100ピンTFLGA(PTLG0100KA-A) 追加				
1.00	2012.06.13	1. 概要					
		2~6	表1.1 仕様概要 CPU、ROM、RAM、E2データフラッシュ、クロック発生回路、温度センサ、電源電圧の項目変更				
		8~10	消費電力の項目削除   表1.3 製品一覧表 変更				
		11	図1.2 ブロック図 変更				
		12	表 1.4 端子機能一覧 VCC の説明変更				
		24~31	表1.5 機能別端子一覧(177 ピンTFLGA、176 ピンLFBGA) 表へッダに SDRAMC 追加、ピン番号 M8 行目の BCLK を電源クロックシステム制御列へ移動				
		32~38	表1.6 機能別端子一覧(176ピンLQFP) 表ヘッダにSDRAMC追加、ピン番号68行目のBCLKを電源クロックシステム制御列へ移動				
		39~45	表1.7 機能別端子一覧(145ピンTFLGA) 表ヘッダにSDRAMC追加、ピン番号D13行目にMOSIB追加、ピン番号H12行目のT_ERXD1をET_ERXD1に変更、ピン番号J4行目にPO8追加、ピン番号K6行目のBCLKを電源クロックシステム制御列へ移動				
		46~51	表1.8 機能別端子一覧(144ピンLQFP) 表へッダにSDRAMC追加、ピン番号29行目にPO8追加、ピン番号53 行目のBCLKを電源クロックシステム制御列へ移動、ピン番号87行目のT_ERXD1をET_ERXD1に変更、ピン番号102行目にMOSIB追加				
		53	表1.9機能別端子一覧(100ピンLQFP) ピン番号41行目のBCLKを電源クロックシステム制御列へ移動				
		4. I/O レジスタ					
		68、69	表 4.1 I/O レジスタアドレス一覧 MPU レジスタ追加				
		5. 電気的特性					
		110~166	追加				



			改訂内容		
Rev.	発行日	ページ	ポイント		
1.60	2013.03.13	3 特長			
		1	変更		
		1. 概要			
		2~6	表 1.1 仕様概要 変更、注記追加		
		7	表 1.2 RX63Nグループ、RX631グループパッケージ別機能比較一覧 変更		
		8~14	表1.3 製品一覧表 変更		
		15	図1.1 型名とメモリサイズ・パッケージ 変更		
		16	図1.2 ブロック図 変更		
		23~31	図1.3~図1.11 ピン配置図の追加および注記追加		
		60~64	表 1.9 機能別端子一覧(100 ピンTFLGA) 追加		
		70~72	表 1.11 機能別端子一覧(64 ピンLQFP) 追加		
		73~74	表 1.12 機能別端子一覧(48 ピンLQFP) 追加		
		3. アドレス	」 空間		
		79	図3.1 各動作モードのメモリマップ 変更		
		4. I/O レジス	<i>5</i>		
		83~127	表4.1 I/O レジスタアドレス一覧 変更		
		5. 電気的特	#		
		全体	表の特性およびタイミングの条件を変更		
			表5.4 DC特性 (3) 変更		
		133	表5.5 DC特性 (4) 条件 変更		
			5.3 AC特性 項構成変更		
			表5.11 クロックタイミング(サブクロック関連を除く) 条件と表変更、注記追加		
		137 130	表5.12 クロックタイミング(サブクロック関連) 条件と表変更、注記追加		
		181	表5.33 バッテリバックアップ機能特性 条件変更		
		付録1.外形	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		
		194	図H. 48 ピンLQFP(PLQP0048KB-A) 追加		
		195	図1. 64 ピンLQFP (PLQP0064KB-A) 追加		
1.70	2013.10.08	特長	DI. 04 L J LQ(F \( \frac{FQF0004\\D-A}{D-A} \) 追加		
•		付文   図、多種多様な通信機能を内蔵 変更			
		1. 概要			
		2~6	表 1.1 仕様概要 汎用入出力ポート、パッケージ 変更、パラレルデータキャプチャユニット (PDC) 追加		
		7	表 1.2 RX63Nグループ、RX631グループパッケージ別機能比較一覧 64ピンLQFP 変更、64ピンTFLGA、パラレルデータキャプチャユニット(PDC) 追加		
		8 <b>~</b> 15	表1.3 製品一覧表 変更		
		16	図1.1 型名とメモリサイズ・パッケージ 変更		
		17 21	図1.2 ブロック図 変更 Take to Take t		
		31	表 1.4 端子機能一覧 パラレルデータキャプチャユニット(PDC) 追加 図 1.10 ピン配置図(64 ピンTFLGA) 追加		
		34~41	表 1.5 機能別端子一覧(177 ピンTFLGA、176 ピンLFBGA)変更		
		42~49	表1.6 機能別端子一覧(176ピンLQFP) 変更		
		50~56	表 1.7 機能別端子一覧(145 ピンTFLGA) 変更		
			表 1.8 機能別端子一覧(144 ピンLQFP) 変更 表 1.11 機能別端子一覧(64 ピンTFLGA) 追加		
		3. アドレス2			
		85	図3.1 各動作モードのメモリマップ 変更		
		4. I/O レジス			
		88 89 ~ 133	(4) RMPA 命令、ストリング操作命令に関する制約事項 追加  表4.1 I/O レジスタアドレス一覧 変更		
		51. 電気的特			
		138	表5.4 DC特性(3) 変更、注9.、注10.追加		
		145	表5.12 クロックタイミング(サブクロック関連) 注3. 追加		
		173 181	表 5.25 内蔵周辺モジュールタイミング (8) 追加		
		182	図 5.58 PDC タイミング 追加 図 5.59 PDC 入力クロック特性 追加		
		182	図 5.60 PDC 出力クロック特性 追加		
		185	表 5.28 12 ビット A/D 変換特性 変更		
		190	表 5.35 ROM (コード格納用フラッシュメモリ) 特性 (1) 追加		
		190	表 5.36 ROM(コード格納用フラッシュメモリ)特性 (2) 変更		



Rev.	発行日		改訂内容				
IXCV.	光刊口	ページ	ポイント				
1.70	2013.10.08	191	表5.37 E2フラッシュ特性(1) 追加				
		191	表5.38 E2フラッシュ特性(2) 変更				
		付録2. 外刑	≹2. 外形寸法図				
		202	図H. 64 ピンTFLGA(PTLG0064JA-A)				

すべての商標および登録商標は、それぞれの所有者に帰属します。



#### ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 2. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報 の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 3. 本資料に記載された製品デ・タ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権 に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許 諾するものではありません。
- 4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、

各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、 家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、

防災・防犯装置、各種安全装置等

当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等) もしくは多大な物的損害を発生させるおそれのある機器・システム(原子力制御システム、軍事機器等)に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。

- 6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
- 10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
  - 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数 を直接または間接に保有する会社をいいます。
  - 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサスエレクトロニクス株式会社

営業お問合せ窓口

http://www.renesas.com

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町 2-6-2 (日本ビル)

技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口: http://japan.renesas.com/contact/