

laybf的个人空间

<http://www.eetop.cn/blog/158575>

[个人博客](#) [好友](#) [专业论坛](#) [留言](#)

您的位置: [中国电子顶级开发网\(EETOP\)](#)-[电子设计论坛](#)、[博客](#)、[超人气](#)的 [空间管理](#)
[电子工程师资料分享平台](#)» [laybf的个人空间](#)» [日志](#)

Vivado学习笔记_002

[上一篇](#) / [下一篇](#) 2013-07-09 18:28:29 / 个人分类: [学习笔记](#)

[查看\(5815 \)](#) / [评论\(0 \)](#) / [评分\(0 / 0 \)](#)



laybf

经过几天的试用逐渐熟悉了vivado, 和ISE相比vivado确实有了很多改良。

发现了以下几个特点:

1.数据格式统一了

在以往的设计中, 保存数据的格式非常多。ISE有很多种格式的文件, 在translate,m ap和par过程文件格式多.ncd, .pcf, ngd,ngr等, 而有vivado中, 每个步骤文件格式都统一成.dcp。在每一个阶段完成后都可以保存一个checkpoint的.dcp文件。

2.constraint文件采用了SDC格式文件

在ISE中约束文件为自定义的UCF格式, 和工业标准SDC有很大区别, 而在vivado中采用XDC文件格式, 兼容通用的SDC标准。适应了技术潮流。

3.vivado中弱化了Project

这是一个很不错的改进。我们在不用建立工程就能完成FPGA的综合, 布线, 生成bit。如果我们采用tcl脚本, 配合这种功能, 可以使开发变得非常地灵活。

4.vivado的ECO和TCL脚本功能强大

在ISE中FPGA Editor可以在布线完成后, 完成PAD修改, 探测某信号线, 还用进行Chipscope中ILA的修改。而vivado中增强了这部分功能, 在更接近ASIC设计。TCL脚本更完备, 大部分工作都可以tcl下进行。

对一个flip-flop进行位置更改的ECO

```
startgroup
```

```
place_cell {q_reg[2]} SLICE_X3Y2/C5FF
```

```
endgroup
```

用户菜单

[给我留言](#) [加入好友](#)
[发短消息](#) [我的介绍](#)
[论坛资料](#) [空间管理](#)

我的栏目

[学习笔记](#)

标题搜索

日历

« 2015-04-01

日	一	二	三	四	五	六
			1	2	3	4
5	6	7	8	9	10	11
12	13	14	15	16	17	18
19	20	21	22	23	24	25
26	27	28	29	30		

我的存档

[2013年07月](#)

数据统计

访问量: 9015

日志数: 3

建立时间: 2013-07-01

更新时间: 2013-07-09

RSS订阅



```
read_checkpoint -incremental old_post_route.dcp  
report_incremental_resue  
route_design
```

一个没有工程的vivado脚本:

```
#Assemble the Design Source files
```

```
read_verilog [glob ../src/*.v]
```

```
read_vhdl [glob ../src/*.vhd]
```

```
read_edif ../netlist/black_blox.edf
```

```
read_xdc ../constraint/top.xdc
```

```
#Run Synthesis and Implementation
```

```
synth_design -top top -part xc7k70tffbg676-2
```

```
write_checkpoint -force post_synth.dcp
```

```
opt_design
```

```
place_design
```

```
write_checkpoint -force post_place.dcp
```

```
route_design
```

```
write_checkpoint -force post_route.dcp
```

```
#Generate Reports
```

```
report_timing_summary -file timing_summary.rpt
```


```
.....
```

```
#Generate Bit File
```

```
write_bitstream -file top.bit
```

留下脚印:

不留脚印 全部脚印

[导入论坛](#) [收藏](#) [分享给好友](#) [管理](#) [举报](#)

TAG:

[查看全部评论](#)

评分 : 0

我来说两句



内容

昵称

加入事件 ☒

清空Cookie - 联系我们 - 中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人気の电子工程师资料分享平台 - 交流论坛 - 空间列表 - 站点存档 - 升级自己的空间

Powered by **X-Space4.0.1 UC**© 2001-2008 Comsenz Inc.

京ICP备:10050787号 京公网安备: 110105001212 

Last update: 2015-4-1 10:32:48

