

1. プロジェクト情報

プロジェクト名: RX231_Mouse3

レポート生成日: 2026.01.25

2. ボード設定

ボード: カスタムユーザボード

デバイス: R5F52315AxFL (ROM size: 128 Kbytes , RAM size: 32 Kbytes , Pin count: 48)

3. クロック設定

ボードの供給クロック周波数:

クロックソース	クロック周波数
メインクロック	20 MHz
サブクロック	-

クロック設定値:

クロックソース	クロック周波数
USBクロック (UCLK)	20 MHz
FlashIFクロック (FCLK)	20 MHz
システムクロック (ICLK)	20 MHz
周辺モジュールクロック (PCLKA)	20 MHz
周辺モジュールクロック (PCLKB)	20 MHz
周辺モジュールクロック (PCLKD)	20 MHz
CLKOUT端子	-
CACHCLK	-
CANMCLK/CACMCLK/SSISCK	20 MHz
CACLCLK	-
CACSCLK	-
ローパワータイマクロック (LPTCLK)	-
IWDTCLK/CACILCLK	-

マクロ定義値:

マクロ定義	値
BSP_CFG_MAIN_CLOCK_OSCILLATE_ENABLE	1
BSP_CFG_SUB_CLOCK_OSCILLATE_ENABLE	0
BSP_CFG_HOCO_OSCILLATE_ENABLE	0
BSP_CFG_LOCO_OSCILLATE_ENABLE	0
BSP_CFG_IWDT_CLOCK_OSCILLATE_ENABLE	0
BSP_CFG_MCU_VCC_MV	5000
BSP_CFG_XTAL_HZ	20000000
BSP_CFG_MOSC_WAIT_TIME	0x04
BSP_CFG_MAIN_CLOCK_SOURCE	0
BSP_CFG_HOCO_FREQUENCY	0

マクロ定義	値
BSP_CFG_USB_CLOCK_SOURCE	0
BSP_CFG_PLL_DIV	2
BSP_CFG_PLL_MUL	13.5
BSP_CFG_UPLL_DIV	2
BSP_CFG_UPLL_MUL	12
BSP_CFG_CLOCK_SOURCE	2
BSP_CFG_CLKOUT_SOURCE	2
BSP_CFG_LPT_CLOCK_SOURCE	2
BSP_CFG_FCK_DIV	1
BSP_CFG_ICK_DIV	1
BSP_CFG_PCKA_DIV	1
BSP_CFG_PCKB_DIV	1
BSP_CFG_PCKD_DIV	1
BSP_CFG_CLKOUT_DIV	1
BSP_CFG_CLKOUT_OUTPUT	0

4. システム設定

4.1. オンチップ・デバッグ設定

設定名	値
デバッグインタフェース設定	使用しない

5. ソフトウェアコンポーネント設定

5.1. r_bsp

バージョン: 7.70

設定名	値
User stack setting	2 stacks
User stack size	0x1000
Interrupt stack size	0x400
Heap size	0x400
Initializes C input and output library functions	Enable
Enable user stdio charget function	Use BSP charget() function
User stdio charget function name	my_sw_charget_function
Enable user stdio charput function	Use BSP charput() function
User stdio charput function name	my_sw_charput_function
Processor Mode	Stay in Supervisor mode
ID code 1	0xFFFFFFFF
ID code 2	0xFFFFFFFF
ID code 3	0xFFFFFFFF
ID code 4	0xFFFFFFFF
ROM Code Protection	0xFFFFFFFF
Lock function select	Use default locking (non-RTOS)
Lock function type	bsp_lock_t

設定名	値
HW lock function name	my_hw_locking_function
HW unlock function name	my_hw_unlocking_function
SW lock function name	my_sw_locking_function
SW unlock function name	my_sw_unlocking_function
Enable user warm start callback (PRE)	Unused
User warm start callback function name (PRE)	my_sw_warmstart_prec_function
Enable user warm start callback (POST)	Unused
User warm start callback function name (POST)	my_sw_warmstart_postc_function
Parameter checking	Enabled
Interrupt Priority Level When FIT Module Interrupts Are Disabled	Priority level 15 (highest)
VBATT function select	Disable
Software Interrupt Unit1 (SWINT1)	Unused
Software Interrupt Task Buffer Number	8
Initial value of the software interrupt priority.	Priority level 1
Serial terminal select	Disabled
Channel for serial terminal	Channel 5
Bitrate for serial terminal	115200
Interrupt priority for serial terminal	Priority level 15 (highest)
HOCO Trimming select	Disabled
Set the frequency trimming value for the HOCO.	0
Select whether to enable bus priority initialization.	Disabled
Select the priority order for memory bus 1 (RAM).	Fixed
Select the priority order for memory bus 2 (ROM).	Fixed
Select the priority order for internal peripheral bus 1.	Fixed
Select the priority order for internal peripheral buses 2 and 3.	Fixed
Select the priority order for internal peripheral bus 4.	Fixed
Select the priority order for internal peripheral bus 6.	Fixed
Select the priority order for the external bus.	Fixed
Select whether it is bootloader project.	Not bootloader project
Select the low-level interface functions for standard Input/Output.	Enabled
Select the low-level interface functions for memory management.	Enabled
Select the low-level interface functions for the reentrant library.	Enabled
Select whether to use user function for the exclusive control of wait_sem and signal_sem.	Use default exclusive control
Name of the function that disables interrupts for wait_sem and signal_sem	my_enter_critical_function
Name of the function that enables interrupts for wait_sem and signal_sem	my_exit_critical_function

5.2. Config_CMT0

コンポーネント: コンペアマッチタイマ

使用状況: 使用

バージョン: 2.3.0

設定:

設定名	値
クロック設定	PCLK/8
インターバル時間	200
インターバル単位	μs
コンペアマッチ割り込みを許可 (CMIO)	許可
複数の割り込み(CMIO)を許可	チェック
優先順位	レベル15(最高)

5.3. Config_MTU0

コンポーネント: ノーマルモードタイマ

使用状況: 使用

バージョン: 1.12.0

設定:

設定名	値
このチャンネルを同期動作に含める	禁止
カウンタクリア要因	TGRB0コンペアマッチ/インプットキャプチャ(TGRB0を周期レジスタとして使用)
カウンタクロックの選択	PCLK/64
クロックエッジ選択	立上りエッジ
TGRA0	アウトプットコンペアレジスタ
TGRA初期値	100
TGRA単位	μs
TGRB0	アウトプットコンペアレジスタ
TGRB初期値	100
TGRB単位	μs
TGRC0	アウトプットコンペアレジスタ
TGRC初期値	100
TGRC単位	μs
TGRD0	アウトプットコンペアレジスタ
TGRD初期値	100
TGRD単位	μs
TGRE0	アウトプットコンペアレジスタ
TGRE初期値	100
TGRE単位	μs
TGRF0	アウトプットコンペアレジスタ
TGRF初期値	100
TGRF単位	μs
MTIOC0A/TIOCA0端子	端子出力は無効
ノイズフィルタ使用	禁止
MTIOC0B/TIOCB0端子	端子初期出力は0、コンペアマッチでトグル出力
ノイズフィルタ使用	禁止
MTIOC0C/TIOCC0端子	端子出力は無効
ノイズフィルタ使用	禁止
MTIOC0D/TIOCD0端子	端子出力は無効
ノイズフィルタ使用	禁止
ノイズフィルタクロックの選択	PCLK

設定名	値
TGRAのインプットキャプチャ/コンペアマッチにより、開始を要求(信号のTRGAN)	禁止
TGRAインプットキャプチャ/コンペアマッチ割り込み許可(TGIA)	禁止
TGRBインプットキャプチャ/コンペアマッチ割り込み許可(TGIB)	禁止
TGRCインプットキャプチャ/コンペアマッチ割り込み許可(TGIC)	禁止
TGRDインプットキャプチャ/コンペアマッチ割り込み許可(TGID)	禁止
TGREコンペアマッチ割り込み許可(TGIE)	禁止
TGRFコンペアマッチ割り込み許可(TGIF)	禁止
オーバーフロー割り込みを許可(TCIV)	禁止
TGIA/TGIB/TGIC/TGID優先順位	レベル15(最高)
TGIE/TGIF/TCIV優先順位	レベル15(最高)
TGRAインプットキャプチャ/コンペアマッチ割り込み(TGIA0)の多重割り込みを許可	チェックを外す
TGRBインプットキャプチャ/コンペアマッチ割り込み(TGIB0)の多重割り込みを許可	チェックを外す
TGRCインプットキャプチャ/コンペアマッチ割り込み(TGIC0)の多重割り込みを許可	チェックを外す
TGRDインプットキャプチャ/コンペアマッチ割り込み(TGID0)の多重割り込みを許可	チェックを外す
TGREコンペアマッチ割り込み(TGIE0)の多重割り込みを許可	チェックを外す
TGRFコンペアマッチ割り込み(TGIF0)の多重割り込みを許可	チェックを外す
オーバーフロー割り込み(TCIV0)の多重割り込みを許可	チェックを外す

5.4. Config_MTU4

コンポーネント: PWMモードタイマ

使用状況: 使用

バージョン: 1.12.0

設定:

設定名	値
このチャンネルを同期動作に含める	禁止
カウンタクリア要因	TGRA4コンペアマッチ(TGRA4を周期レジスタとして使用)
カウンタクロックの選択	PCLK/16
クロックエッジ選択	立上りエッジ
TGRC4	TGRAのバッファレジスタ
バッファ動作A転送モード	コンペアマッチA発生時、バッファ転送
TGRD4	TGRBのバッファレジスタ
バッファ動作B転送モード	コンペアマッチB発生時、バッファ転送
MTIOC4A端子	端子初期出力は0、コンペアマッチで0出力
TGRBコンペアマッチ一致時の動作	MTIOC4A端子から1出力
MTIOC4C端子	端子出力は無効
TGRDコンペアマッチ一致時の動作	MTIOC4C端子から0出力
PWM周期	2001
周期単位	μs
TGRA初期値	2500

設定名	値
TGRB初期値	50
TGRC初期値	2500
TGRD初期値	100
TGRAのコンペアマッチにより、開始を要求(信号のMTU4.TRGAN)	禁止
カウンタと周期レジスタの値の一致でA/D変換開始要求を有効にする(信号のTRG4ABN)	禁止
周期レジスタAとカウンタの一致によるA/D変換開始を有効にする(信号のTRG4AN)	禁止
周期レジスタA初期値(TADCORA)	65535
周期バッファレジスタA初期値(TADCOBRA)	65535
周期レジスタBとカウンタの一致によるA/D変換開始を有効にする(信号のTRG4BN)	禁止
周期レジスタB初期値(TADCORB)	65535
周期バッファレジスタB初期値(TADCOBRB)	65535
周期設定バッファレジスタから周期設定レジスタへ転送する	禁止
TGRAコンペアマッチ割り込み許可(TGIA4)	禁止
優先順位	レベル12
TGRBコンペアマッチ割り込み許可(TGIB4)	許可
TGRCコンペアマッチ割り込み許可(TGIC4)	禁止
TGRDコンペアマッチ割り込み許可(TGID4)	禁止
オーバーフロー割り込みを許可(TCIV4)	禁止
優先順位	レベル15(最高)
TGRAコンペアマッチ割り込み(TGIA4)の多重割り込みを許可	チェックを外す
TGRBコンペアマッチ割り込み(TGIB4)の多重割り込みを許可	チェック
TGRCコンペアマッチ割り込み(TGIC4)の多重割り込みを許可	チェックを外す
TGRDコンペアマッチ割り込み(TGID4)の多重割り込みを許可	チェックを外す
オーバーフロー割り込み(TCIV4)の多重割り込みを許可	チェックを外す

5.5. Config_MTU3

コンポーネント: PWMモードタイマ

使用状況: 使用

バージョン: 1.12.0

設定:

設定名	値
このチャンネルを同期動作に含める	禁止
カウンタクリア要因	TGRA3コンペアマッチ(TGRA3を周期レジスタとして使用)
カウンタクロックの選択	PCLK/16
クロックエッジ選択	立上りエッジ
TGRC3	TGRAのバッファレジスタ
バッファ動作A転送モード	コンペアマッチA発生時、バッファ転送
TGRD3	TGRBのバッファレジスタ
バッファ動作B転送モード	コンペアマッチB発生時、バッファ転送
MTIOC3A端子	端子初期出力は0、コンペアマッチで0出力
TGRBコンペアマッチ一致時の動作	MTIOC3A端子から1出力
MTIOC3C端子	端子出力は無効
TGRDコンペアマッチ一致時の動作	MTIOC3C端子から0出力

設定名	値
PWM周期	2001
周期単位	μs
TGRA初期値	2500
TGRB初期値	50
TGRC初期値	2500
TGRD初期値	100
TGRAのコンペアマッチにより、開始を要求(信号のMTU3.TRGAN)	禁止
TGRAコンペアマッチ割り込み許可(TGIA3)	禁止
優先順位	レベル13
TGRBコンペアマッチ割り込み許可(TGIB3)	許可
TGRCコンペアマッチ割り込み許可(TGIC3)	禁止
TGRDコンペアマッチ割り込み許可(TGID3)	禁止
オーバーフロー割り込みを許可(TCIV3)	禁止
優先順位	レベル15(最高)
TGRAコンペアマッチ割り込み(TGIA3)の多重割り込みを許可	チェックを外す
TGRBコンペアマッチ割り込み(TGIB3)の多重割り込みを許可	チェック
TGRCコンペアマッチ割り込み(TGIC3)の多重割り込みを許可	チェックを外す
TGRDコンペアマッチ割り込み(TGID3)の多重割り込みを許可	チェックを外す
オーバーフロー割り込み(TCIV3)の多重割り込みを許可	チェックを外す

5.6. Config_PORT

コンポーネント: ポート

使用状況: 使用

バージョン: 2.4.1

コモン設定:

設定名	値
すべて未使用端子の処理	現状を維持

PORT1:

設定名	値
すべてに適用	使用しない
使用状況	禁止
全部内蔵プルアップ	禁止
全部オープンドレイン	禁止
全部1を出力	禁止
全部高駆動出力	禁止

PORT14:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORT15:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORT16:

設定名	値
使用状況	出力
1を出力	使用する
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORT17:

設定名	値
使用状況	出力
1を出力	使用する
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORT1:

設定名	値
Port1許可	許可

PORT2:

設定名	値
すべてに適用	使用しない
使用状況	禁止
全部内蔵プルアップ	禁止
全部オープンドレイン	禁止
全部1を出力	禁止
全部高駆動出力	禁止

PORT26:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORT27:

設定名	値
使用状況	入力
1を出力	使用しない
内蔵プルアップ	使用する
オープンドレイン	CMOS出力
高駆動出力	禁止

PORT2:

設定名	値
Port2許可	許可

PORT3:

設定名	値
すべてに適用	使用しない
使用状況	禁止
全部内蔵プルアップ	禁止
全部オープンドレイン	禁止
全部1を出力	禁止
全部高駆動出力	禁止

PORT30:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORT31:

設定名	値
使用状況	入力
1を出力	使用しない
内蔵プルアップ	使用する
オープンドレイン	CMOS出力
高駆動出力	禁止

PORT35:

設定名	値
使用状況	入力
1を出力	禁止
内蔵プルアップ	禁止
オープンドレイン	禁止
高駆動出力	禁止

PORT36:

設定名	値
使用状況	GPIO使用しない

設定名	値
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	禁止

PORT37:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	禁止

PORT3:

設定名	値
Port3許可	許可

PORT4:

設定名	値
Port4許可	禁止

PORTA:

設定名	値
すべてに適用	使用する
使用状況	出力
全部内蔵プルアップ	使用しない
全部オープンドレイン	CMOS出力
全部1を出力	使用しない
全部高駆動出力	使用しない

PORTA1:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTA3:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTA4:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTA6:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTA:

設定名	値
PortA許可	許可

PORTB:

設定名	値
すべてに適用	使用する
使用状況	GPIO使用しない
全部内蔵プルアップ	使用しない
全部オープンドレイン	CMOS出力
全部1を出力	使用しない
全部高駆動出力	使用しない

PORTB0:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTB1:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTB3:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTB5:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTB:

設定名	値
PortB許可	許可

PORTC:

設定名	値
すべてに適用	使用しない
使用状況	禁止
全部内蔵プルアップ	禁止
全部オープンドレイン	禁止
全部1を出力	禁止
全部高駆動出力	禁止

PORTC0:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用する

PORTC1:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用する

PORTC2:

設定名	値
使用状況	GPIO使用しない

設定名	値
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTC3:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTC4:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTC5:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTC6:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTC7:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTC:

設定名	値
PortC許可	許可

PORTE:

設定名	値
すべてに適用	使用しない
使用状況	禁止
全部内蔵プルアップ	禁止
全部オープンドレイン	禁止
全部1を出力	禁止
全部高駆動出力	禁止

PORTE1:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTE2:

設定名	値
使用状況	GPIO使用しない
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTE3:

設定名	値
使用状況	入力
1を出力	使用しない
内蔵プルアップ	使用する
オープンドレイン	CMOS出力
高駆動出力	禁止

PORTE4:

設定名	値
使用状況	出力
1を出力	使用しない
内蔵プルアップ	使用しない
オープンドレイン	CMOS出力
高駆動出力	使用しない

PORTE:

設定名	値
PortE許可	許可

5.7. Config_S12AD0

コンポーネント: シングルスキャンモードS12AD

使用状況: 使用

バージョン: 2.5.0

設定:

設定名	値
ダブルトリガモード	使用しない
AN000	使用する
AN001	使用する
AN002	使用する
AN006	使用しない
AN017	使用する
AN018	使用しない
AN019	使用しない
AN020	使用しない
温度センサ出力	使用しない
内部基準電圧	使用しない
開始トリガソース	ソフトウェアトリガ
AD変換終了割り込みを許可 (S12ADI0)	使用しない
優先順位	レベル15(最高)
AN000	使用しない
AN001	使用しない
AN002	使用しない
AN006	使用しない
AN017	使用しない
AN018	使用しない
AN019	使用しない
AN020	使用しない
温度センサ出力	使用しない
内部基準電圧	使用しない
A/D変換動作選択ビット	高速変換動作
高電位側基準電圧選択ビット	AVCC0
低電位側基準電圧選択ビット	AVSS0
モード	未使用
使用電圧	0V
チャージ 設定	未使用
チャージ期間	2 ADCLK
データレジスタフォーマット	右詰めにする
自動クリアイネーブル	自動クリアを禁止
加算/平均モード選択	平均モード
加算回数	4回変換(3回加算を行う)
データ格納バッファ 設定	禁止
ウィンドウ機能	禁止
比較ウィンドウA有効	使用しない
比較ウィンドウB有効	使用しない
ウィンドウA/Bの複合条件設定ビット	ウィンドウA比較条件一致ORウィンドウB比較条件一致
コンペア基準データ0	0

設定名	値
コンペア基準データ1	0
AN000をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN001をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN002をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN006をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN017をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN018をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN019をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
AN020をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
温度センサ出力をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
内部基準電圧をコンペア対象	使用しない
レベルを比較	ADCMPDR0レジスタ値>A/D変換値
コンペア基準データ0	0
コンペア基準データ1	0
比較Bチャンネル	未使用
比較Bレベル	ADCMPDR0レジスタ値>A/D変換値
AN000/自己診断	0.407
AN001	0.407
AN002	0.407
AN006	0.407
AN017-AN020	0.407
温度センサ出力	5
内部基準電圧	5
ELC 用スキャン終了イベント	すべてのスキャン終了時にイベント発生

6. ボード端子情報

設定されていません

7. 割り込み設定

割り込み設定情報:

ベクタ番号	割り込み	優先レベル	多重割り込み
28	CMIO	レベル15	使用中
130	TGIB3	レベル13	使用中
135	TGIB4	レベル12	使用中

8. 端子設定

8.1. 端子番号

端子番号	端子名	機能	方向	備考	シンボリック名	コメント
1	VCL	VCL	–	読み取り専用	–	
2	MD/FINED	MD	I		–	
3	RES#	RES#	I		–	
4	P37/XTAL	XTAL	O			
5	VSS	VSS	–	読み取り専用	–	
6	P36/EXTAL	EXTAL	I			
7	VCC	VCC	–	読み取り専用	–	
8	P35/UPSEL/NMI	P35	I		SW_RETURN	
9	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/SSISCK0/IRQ1	P31	I		SW_UP	
10	P30/MTIOC4B/TMRI3/POE8#/RXD1/SMISO1/SSCL1/AUDIO_MCLK/IRQ0/CMPOB3	RXD1	I	この端子を初期化するコンポーネントがありません。		
11	P27/MTIOC2B/TMCI3/SCK1/SSIWS0/TS2/CVREFB3	P27	I		SW_EXEC	
12	P26/MTIOC2A/TMO1/TXD1/SMOSI1/SSDA1/USB0_VBUSEN/SSIRXD0/TS3/CMPB3	TXD1	O	この端子を初期化するコンポーネントがありません。		
13	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/TIOCB0/TCLKD/SCK1/MISOA/SDA/SSITXD0/IRQ7/CMPOB2	P17	O		L_MOT_MODE	
14	P16/MTIOC3C/MTIOC3D/TMO2/TIOCB1/TCLKC/TXD1/SMOSI1/SSDA1/MOSIA/SCL/USB0_VBUS/USB0_VBUSEN/USB0_OVRCURB/IRQ6/ADTRG0#	P16	O		MOTOR_EN	
15	P15/MTIOC0B/MTCLKB/TMCI2/TIOCB2/TCLKB/RXD1/SMISO1/SSCL1/CRXD0/TS12/IRQ5/CMPB2	MTIOC0B	IO			
16	P14/MTIOC3A/MTCLKA/TMRI2/TIOCB5/TCLKA/CTS1#/RTS1#/SS1#/CTXD0/USB0_OVRCURA/TS13/IRQ4/CVREFB2	MTIOC3A	IO			
17	VCC_USB	VCC_USB	–	読み取り専用	–	
18	USB0_DM	設定されていません	なし		–	
19	USB0_DP	設定されていません	なし		–	
20	VSS_USB	VSS_USB	–	読み取り専用	–	
21	PC7/UB/MTIOC3A/MTCLKB/TMO2/TXD8/SMOSI8/SSDA8/MISOA/CACREF	UB	I			
22	PC6/MTIOC3C/MTCLKA/TMCI2/RXD8/SMISO8/SSCL8/MOSIA/USB0_EXICEN/TS22	PC6	O		LCD_E	
23	PC5/MTIOC3B/MTCLKD/TMRI2/SCK8/RSPCKA/USB0_ID/TS23	PC5	O		LCD_RS	
24	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/SCK5/CTS8#/RTS8#/SS8#/SSLA0/TSCAP/SDHI_D1	設定されていません	なし			

端子番号	端子名	機能	方向	備考	シンボリック名	コメント
25	PB5/PC3/MTIOC2A/MTIOC1B/TMRI1/POE1#/TIOCB4/USB0_VBUS/SDHI_CD	PC3	O		R_MOT_MODE	
26	PB3/PC2/MTIOC0A/MTIOC4A/TMO0/POE3#/TIOCD3/TCLKD/SCK6/SDHI_WP	MTIOC4A	IO			
27	PB1/PC1/MTIOC0C/MTIOC4C/TMCI0/TIOCB3/TXD6/SMOSI6/SSDA6/IRQ4/CMPOB1/SDHI_CLK	PC1	O		LED	
28	VCC	VCC	-	読み取り専用	-	
29	PB0/PC0/MTIC5W/TIOCA3/RXD6/SMISO6/SSCL6/RSPCKA/SDHI_CMD	PC0	O		CPU_LED	
30	VSS	VSS	-	読み取り専用	-	
31	PA6/MTIC5V/MTCLKB/TMCI3/POE2#/TIOCA2/CTS5#/RTS5#/SS5#/MOSIA/SSIWS0	PA6	O		LCD_DT4	
32	PA4/MTIC5U/MTCLKA/TMRI0/TIOCA1/TXD5/SMOSI5/SSDA5/SSLA0/SSITXD0/IRTXD5/IRQ5/CVREFB1	PA4	O		LCD_DT3	
33	PA3/MTIOC0D/MTCLKD/TIOCD0/TCLKB/RXD5/SMISO5/SSCL5/SSIRXD0/IRRXD5/IRQ6/CMPB1	PA3	O		LCD_DT2	
34	PA1/MTIOC0B/MTCLKC/TIOCB0/SCK5/SSLA2/SSISCK0	PA1	O		LCD_DT1	
35	PE4/MTIOC4D/MTIOC1A/AN020/CMPA2/CLKOUT	PE4	O			
36	PE3/MTIOC4B/POE8#/CTS12#/RTS12#/AUDIO_MCLK/AN019/CLKOUT	PE3	I		SW_DOWN	
37	PE2/MTIOC4A/RXD12/RXDX12/SSCL12/IRQ7/AN018/CVREFB0	設定されていません	なし			
38	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/SSDA12/AN017/CMPB0	AN017	I			
39	VREFL	VREFL	-	読み取り専用	-	
40	P46/AN006	設定されていません	なし			
41	VREFH	VREFH	-	読み取り専用	-	
42	P42/AN002	AN002	I			
43	P41/AN001	AN001	I			
44	VREFL0	VREFL0	-	読み取り専用	-	
45	P40/AN000	AN000	I			
46	VREFH0	VREFH0	-	読み取り専用	-	
47	AVCC0	AVCC0	-	読み取り専用	-	
48	AVSS0	AVSS0	-	読み取り専用	-	

MCU/MPUパッケージ図:

