# Heptagon vers VHDL

### Adrien Guatto et Marc Pouzet

#### 20 août 2010

#### Résumé

On détaille ici la traduction de Heptagon, un langage synchrone combinant des équations à flots de données, dans l'esprit de Lustre, et des automates hiérarchiques, tels qu'introduits par Lucid Synchrone et SCADE 6, vers le langage de description de circuits VHDL. Cette traduction prend le parti de ne pas passer par un langage impératif mais de directement utiliser la représentation interne à flots de données du compilateur.

### Table des matières

1	Introduction	1
2	Heptagon2.1 Quelques exemples2.2 Architecture du compilateur	2 2 2
3	De Heptagon à VHDL3.0.1Syntaxes3.0.2Simplification de MiniLS normalisé3.0.3MiniLS simplifé vers MiniVHDL	3 3 6 9
4	Conclusion	12
A	Exemples de code généré A.1 Compteur	12 13 16
В	Utilisation du compilateur	25

# 1 Introduction

Les langages synchrones [1] ont prouvé leur efficacité dans la modélisation et programmation des logiciels de contrôle des systèmes embarqués critiques; SCADE en est le représentant industriel phare. Le projet GENCOD envisage leur utilisation pour la création de circuits au même niveau d'exigence.

Comme expliqué dans les précédents rappports du projet, nous tentons ici d'y répondre de manière directe, c'est à dire en partant de la réprésentation interne à flots de données du compilateur. Après avoir rappellé brièvement

la forme des langages d'entrée et de sortie, on va expliciter la procédure de traduction retenue.

# 2 Heptagon

Heptagon est un langage synchrone académique conceptuellement proche de SCADE, mais un peu moins expressif : pas de signaux, peu de constructions riches (émissions sur transitions, etc.). Par rapport aux itérations précédente, il dispose désormais de tableaux de taille statique et des itérateurs associés.

On va décrire rapidement quelques exemples illustrant les fonctionnalités du langage, avant de détailler le processus de compilation et l'architecture du compilateur.

# 2.1 Quelques exemples

```
node count<<n : int>>(event : bool^n; rst : bool)
    returns (count : int)
var pres : int;
let
    pres = fold (+)<<n>>(map int_of_bool<<n>>(event), 0);
    reset count = (0 fby count) + pres every rst;
tel
```

Figure 1 – Compteur d'évènements réinitialisable

L'exemple présenté en 1, implante un compteur d'évènements qui comptabilise le nombre de booléens valant true sur son entrée *event*. On utilise les itérateurs map et fold pour calculer le nombre d'évènements observés dans l'instant; le premier permet de traduire les booléens en entiers, et le second d'additioner ceux-ci. Notons également l'utilisation de la construction de réinitialisation reset, actionnée simplement lorsque l'entrée *rst* est vraie.

L'exemple 2 présente un automate réalisant l'allocation d'une ressource quelconque à deux demandeurs, avec priorité *round-robin* (en cas de demande simultannée, le processus qui vera sa requêtre satisfaite sera celui ayant obtenu la ressource il y a le plus longtemps).

### 2.2 Architecture du compilateur

On décrit brièvement l'architecture du compilateur : après des phases initiales d'analyse lexicale, syntaxique et de typage, le programme Heptagon est soumis aux vérifications traditionnelles des langages synchrones (causalité, etc.). Ensuite, on le dépouille progressivement de ses constructions de haut niveau par des réécritures successives, jusqu'à arriver à une forme simple qui peut être traduite simplement en MiniLS. Le code résultant, après avoir été soumis à d'éventuelles optimisations, est mis dans une certaine forme dite "normale" et ordonnancé avant d'être finalement traduit en code séquentiel. L'architecture du compilateur Heptagon est présenté à la figure 3.

```
(* Allocateur de ressource pour deux demandeurs. *)
(* Sûreté : non (g0 et g1) *)
node alloc(r0 : bool; r1 : bool) returns (g0 : bool; g1 : bool)
let
  automaton
    state IDLE0
      do g0 = false;
         g1 = false;
      until r0 then ALLOCO | (r1 & not r0) then ALLOC1
    state IDLE1
      do g0 = false;
         g1 = false;
      until r1 then ALLOC1 | (r0 & not r1) then ALLOC0
    state ALLOC0
      do g0 = true;
         g1 = false;
      until (not r0) then IDLE1
    state ALLOC1
      do g0 = false;
         g1 = true;
      until (not r1) then IDLE0
    end;
tel
```

Figure 2 – Allocateur de ressource

Le passage au code séquentiel est court-circuité lors d'une compilation vers VHDL, qui traduit MiniLS directement vers celui-ci. Pour faciliter cette étape, on pratiquera en amont trois transformations simplificatrices sur MiniLS.

- A Suppression de la réinitialisation logique.
- B Suppression des itérateurs sur tableaux via mise à plat.
- C Introduction d'une variable intermédiaire pour chaque argument d'un appel de noeud.
- D Traduction vers un sous ensemble de VHDL baptisé MiniVHDL.

Le code MiniVHDL obtenu peut ensuite être traité par les outil dédiés.

# 3 De Heptagon à VHDL

#### 3.0.1 Syntaxes

**MiniLS** MiniLS est équivalent au langage synchrone à flots de données bien connu qu'est Lustre [2], auquel on adjoint une construction de réinitialisation modulaire d'un noeud <sup>1</sup>.

<sup>1.</sup>  $f^{ck}(e_1, \ldots, e_n)$  every z appelle le noeud f avec les arguments  $e_1, \ldots, e_n$ , et réinitialise la mémoire de celui-ci lorsque z est vraie.




Figure 3 – Architecture du compilateur Heptagon

```
\begin{array}{lll} td & \coloneqq & \mathsf{type} \ bt = C + \cdots + C \\ d & \coloneqq & \mathsf{node} \ f(p) = p \ \mathsf{with} \ \mathsf{var} \ p \ \mathsf{in} \ D \\ p & \coloneqq & x : bt; \dots; x : bt \\ D & \coloneqq & pat = e; \dots; pat = e \\ pat & \coloneqq & x \mid (pat, \dots, pat) \\ e & \coloneqq & x \mid v \mid \mathbf{op}(e, \dots, e) \mid v \ \mathsf{fby}^{ck} \ e \mid \mathsf{pre}^{ck} \ e \\ & \mid & f^{ck}(e, \dots, e) \ \mathsf{every} \ x \mid e \ \mathsf{when} \ C(x) \\ & \mid & \mathsf{merge} \ x \ (C \Rightarrow e) \ \ldots \ (C \Rightarrow e) \\ & \mid & \mathsf{map} \ fn(e_1, \dots, e_n) \\ & \mid & \mathsf{fold} \ fn(e_1, \dots, e_n) \\ & \mid & \mathsf{mapfold} \ fn(e_1, \dots, e_n) \\ v & \coloneqq & i \mid C \\ ck & \coloneqq & \mathsf{base} \mid ck \ \mathsf{on} \ C(x) \\ \end{array}
```

Figure 4 – MiniLS

Les programmes MiniLS sont présents dans le compilateur sous trois formes distinctes; la première est donnée par souci de cohérence et ne nous intéresse pas directement, les précédentes passes du compilateur nous fournissant directement la deuxième. Ce processus de compilation est décrit en détails dans l'article [?].

- Forme originale 4 telle qu'obtenue à partir du code Heptagon original.
- Forme normale 5.
- Forme finale 6, normalisée, sans réinitialisations (every) ni itérateurs, et où tous les paramètres effectifs sont des noms d'identifiants.

On va décrire les constructions du langage :

```
e ::= x | v | op(e,...,e) | e when C(x)

ce ::= e | merge x (C \Rightarrow ce) ... (C \Rightarrow ce)

eq ::= x = ce | x = v fby^{ck} e | x = pre^{ck} e

| (x,...,x) = f^{ck}(e,...,e) every x

| (x,...,x) = f^{ck}(e,...,e)

| map fn(e_1,...,e_n)

| fold fn(e_1,...,e_n)

| mapfold fn(e_1,...,e_n)
```

Figure 5 – MiniLS normalisé

**MiniVHDL** MiniVHDL 7 est un fragment très restreint de VHDL, suffisant pour décrire l'essence de notre processus de traduction. Un composant Mi-

```
e ::= x \mid v \mid \mathbf{op}(e, ..., e) \mid e \text{ when } C(x)
ce ::= e \mid \text{merge } x \ (C \Rightarrow ce) \ ... \ (C \Rightarrow ce)
eq ::= x = \mathbf{pre}^{ck} e
\mid (x, ..., x) = f^{ck}(x, ..., x)
```

Figure 6 – MiniLS simplifié (et normalisé)

niVHDL component f port P with sig sigs and var lvars and subcomponents ports in I correspondra concrètement à un composant VHDL formé des instantiations ports, signaux internes sigs et d'un processus avec les variables locales lvars et de corps I.

Notons que les paramètres effectifs des instantiations de composants sont des noms de signaux; cela justifie la forme simplifiée MiniLS décrite au paragraphe précédent.

Figure 7 – MiniVHDL

#### 3.0.2 Simplification de MiniLS normalisé

Nous effectuons donc trois passes pour simplifier le code MiniLS.

Élimination de la réinitialisation logique Certaines constructions de MiniLS proposent au programmeur une forme de réinitialisation modulaire :

les équations de la forme v fby  $^{ck}e$  d'un noeud f instancié par la construction  $f^{ck}(e_1, \ldots, e_n)$  every z doivent-être réinitialisées dès lors que z est vrai.

La première passe de simplification, qui s'exécute sur le code MiniLS obtenu à la troisième étape du processus décrit plus haut, permet d'éliminer ces constructions *every* dans le but de compiler plus uniformément vers VHDL, autrement dit sans nécessiter un traitement ad-hoc de la réinitialisation.

Les fonctions suivantes effectuent ces deux tâches : *RstE* traite une expression MiniLS, et *RstNode* ajoute l'argument rst à un noeud et transforme ses équations.

```
RstE(\mathbf{op}(e_1,\ldots,e_n))
                                                             = \mathbf{op}(RstE(e_1), \dots, RstE(e_n))
RstE(v \text{ fby}^{ck} e)
                                                             = if rst then v else v fby^{ck} RstE(e)
RstE(v \text{ fby}^{ck} e)

RstE(pre^{ck} e)

RstE(f^{ck}(e_1, ..., e_n) \text{ every } x)
                                                             = pre^{ck} RstE(e)
                                                            = f^{ck}(\operatorname{rst} \operatorname{or} x, RstE(e_1) \dots, RstE(e_n))
RstE(f^{ck}(e_1,\ldots,e_n))
                                                            = f^{ck}(\mathbf{rst}, RstE(e_1), \dots, RstE(e_n))
RstE(if e_1 then e_2 else e_3)
                                                            = if RstE(e_1) then RstE(e_2)
                                                                                     else RstE(e_3)
RstE(e \text{ when } C(x))
                                                             = RstE(e) when C(x)
RstE(\text{merge } e \ (C_1 \Rightarrow e_1) \ \dots \ (C_n \Rightarrow e_n)) = \text{merge } RstE(e) \ (C_1 \Rightarrow RstE(e_1))
                                                                                        (C_n \Rightarrow RstE(e_n))
      RstEqs(pat_1 = e_1; ...; pat_n = e_n)
           pat_1 = RstE(e_1); \dots; pat_n = RstE(e_n)
      RstNode(\text{node } f(f) = x_1, \dots, x_n \text{ with } \text{var } y_1, \dots, y_n \text{ in } eqs)
           node f(f) = rst, x_1, \dots, x_n with var y_1, \dots, y_n in ResetEqs(eqs)
```

**Suppression des itérateurs** La version actuelle du compilateur et de son générateur de code VHDL supporte les tableaux de dimension arbitraire<sup>3</sup> et constructions associées; il nous faut donc compiler les itérateurs map, fold et mapfold vers VHDL.

Par souci de simplicité et uniformité, nous avons fait le choix de les éliminer par *inlining* lors d'une transformation source-à-source sur MiniLS. On ne détaillera pas cette opération qui consiste simplement à remplacer les itérateurs par plusieurs équations. L'équation  $x = \max_{t=1}^n f(t_1, \ldots, t_m)$  lorsque les tableaux  $t_1, \ldots, t_m$  sont de taille n sera ainsi remplacée par n+1 équations dont les n premières effectuent l'application de f pour chaque indice et la dernière affecte

<sup>2.</sup> On suppose évidemment que le nom rst est frais

<sup>3.</sup> En pratique, les outils de synthèse de circuits à partir de code VHDL imposent une dimension maximale.

à x le tableau en résultant. On applique des transformations similaires aux opérateurs fold et mapfold.

```
node main() returns (o : bool)
var tab : bool^3;
let
  tab = [true, true, true];
  o = fold (&)<<3>>(tab, true);
tel
```

Figure 8 – Calcul d'un ET logique via itérateur fold.

```
node main(rst_4 : bool) returns (o : bool)
var z_10 : bool; z_9 : bool; z_8 : bool; tab : bool^3;
let
  tab = [true; true; true];
  z_8 = tab[0] & true;
  z_9 = tab[1] & z_8;
  z_10 = tab[2] & z_9;
  o = z_10;
tel
```

FIGURE 9 – Calcul d'un ET logique, fold mis à plat.

Le programme 8 présente un exemple effectuant un ET logique sur tous les éléments d'un tableau via l'itérateur fold. Son pendant avec itérateur mis à plat se contente de passer l'accumulateur d'élément en élément 9.

**Simplification des appels** Comme nous le verrons plus bas, les appels de nœuds seront compilés en instantiations de composants; or, les arguments d'une construction VHDL *port map* sont forcément des identifiants. Autant se simplifier la tâche en amont : on va donc transformer tout appel de noeud en introduisant une variable intermédiaire pour chaque argument.

```
Simpl(x = ce, eqs) = (x = ce) :: eqs
Simpl(x = pre^{ck} e, eqs) = (x = pre^{ck} e) :: eqs
Simpl((x_1, ..., x_n) = f^{ck}(e_1, ..., e_n), eqs) = (y_1 = e_1) :: ... :: (y_n = e_n) :: ((x_1, ..., x_n) = f^{ck}(rst, y_1, ..., y_n)) :: eqs
où y_1, ..., y_n \text{ sont des noms de variables frais}
SimplNode(\text{node } f(x_1, ..., x_n) = y_1, ..., y_n \text{ with var } p \text{ in } D) = \text{node } f(x_1, ..., x_n) = y_1, ..., y_n
\text{with var } p' \text{ in } fold\_right Simpl D []
\text{en supposant que que } p' \text{ correspond}
\text{aux variables définies par les nouvelles équations.}
```

Ces simplifications effectuées, on va s'atteler à la traduction de MiniLS vers MiniVHDL.

#### 3.0.3 MiniLS simplifé vers MiniVHDL

Les idées générales de la traduction de MiniLS simplifié vers MiniVHDL sont les suivantes :

- Chaque noeud MiniLS correspondra à un composant (Mini)VHDL.
- Chaque équation à mémoire (i.e. contenant *fby* ou *pre*) va correspondre à un signal, chaque équation combinatoire à une variable locale.
- La réinitialisation logique est gérée en amont comme expliquée ci-dessus, elle est donc implicitement asynchrone (indépendante des fronts montants de l'horloge).
- Les partenaires ont exprimé le désir de pouvoir réinitialiser physiquement toute la mémoire lors du bascument d'un signal précis nommé hwrst<sup>4</sup>: on ajoute donc ce signal supplémentaire invisible dans le code MiniLS et on génère le code de réinitialisation correspondant lors du traitement du fby.
- Pour respecter la sémantique à Δ-cycles de VHDL, il importe de faire évoluer la mémoire par un pas du calcul uniquement sur front montant de l'horloge.
- En suivant le modèle synchrone, les valeurs calculées par le circuit à d'autres moments que le front montant n'ont pas de sens bien défini; on les ignorera donc.
- Chaque appel de noeud correspondra à une instantiation. Comme spécifié plus haut, les paramètres effectifs d'un signal VHDL sont obligatoirement des signaux auxquels il faudra assigner la valeur correcte.

**Traduction des types** Les déclarations de types de données ont été laissées implicites aussi bien dans la syntaxe de MiniLS que de MiniVHDL; les possibilités étant exactement les mêmes (énumérations et enregistrements), on choisit de ne pas s'attarder sur leur traduction qui reste une traduction mot-à-mot d'une syntaxe concrète à l'autre.

**Traduction des constantes et fonction auxiliaires sur les horloges** La fonction *TradConst* traduit une constante MiniLS en constante MiniVHDL.

```
TradConst(i) = i

TradConst(true) = '1'

TradConst(false) = '0'

TradConst(C) = C
```

La fonction auxiliaire *GuardClock* permet de traduire une horloge MiniLS en expression MiniVHDL de type booléen. Elle sera utilisée pour contrôler la mise à jour des registres, s'assurant que cette dernière n'est effectuée qu'aux instants où l'horloge est effective.

```
GuardClock(base) = rising\_edge(clk)

GuardClock(ck \text{ on } C(x)) = x = TradConst(C) \text{ and } GuardClock(ck)
```

<sup>4.</sup> Le nom symbolique **hwrst** est supposé frais.

Tout comme les mises à jour des mémoires, les appels à d'autres noeuds sont dirigés par les horloges qui en donnent la cadence. Il nous faudra donc une fonction voisine de *GuardClock* pour calculer l'expression MiniVHDL correspondant à l'horloge utilisée dans l'appel d'un noeud.

```
ExpClock(base) = clk

ExpClock(ck \text{ on } C(x)) = x = TradConst(C) \text{ and } ExpClock(ck)
```

**Traduction des expressions et équations** La fonction *TradExp* traduit les expressions simples MiniLS normalisés et simplifié en expressions MiniVHDL.

```
TradExp(v) = TradConst(v)

TradExp(x) = x

TradExp(\mathbf{op}(e_1, ..., e_n)) = \mathbf{op}(TradExp(e_1), ..., TradExp(e_n))

TradExp(e) when C(x) = TradExp(e)
```

La fonction *TradCExp* traduit les expressions de contrôle formées d'expressions simples ou de merge imbriqués en instructions MiniVHDL.

```
TradCExp(x, merge\ y\ (C_1 \Rightarrow ce_1)\ \dots\ (C_n \Rightarrow ce_n)) = 
case\ y\ of\ (TradConst(C_1) \Rightarrow TradCExp(x, ce_1))
\dots
(TradConst(C_n) \Rightarrow TradCExp(x, ce_n))
TradCExp(x, e) = 
x := TradExp(e)
```

Enfin, la fonction TradEq permet de passer des équations aux instructions MiniVHDL. Elle prend un argument supplémentaire permettant de compter le nombre d'appels de noeuds afin de générer des arguments supplémentaires, et on se donne une fonction supplémentaire MakeArg(x, i) qui génère un nom de variable frais à partir du nom de variable x et de l'entier i.

La traduction des équations appelant un noeud nécessite des explications concernant la façon de compiler les appels d'un noeud MiniLS qui seront données à la section suivante.

```
TradEq(x = ce, i) = TradCExp(x, ce), i
TradEq(x = pre^{ck}e, i) = if GuardClock(ck) \text{ then } x \leftarrow TradExp(e)
end if, i
TradEq(x = y \text{ fby}^{ck}e, i) = if hwrst \text{ then } x \leftarrow y
elsif GuardClock(ck) \text{ then } x \leftarrow TradExp(e)
end if, i
TradEq((x_1, ..., x_n) = f^{ck}(y_1, ..., y_n), n) = MakeArg("ck", i) \leftarrow ExpClock(ck)
MakeArg(y_1, i) \leftarrow y_1
...
MakeArg(y_n, i) \leftarrow y_n, i + 1
```

Précisons que par construction, l'interface d'un composant est toujours de la forme ( $clk, in_1, ..., in_n, out_1, ..., out_n$ ).

**Gestion des tableaux** Hormis le cas des itérateurs traités précédemment, la gestion des tableaux n'appelle pas de commentaire particulier, à l'exception de l'anecdotique mais gênante nécessité de déclarer à l'avance les types tableaux (bornes exclues) en VHDL. Deux solutions sont envisageables :

- Calculer la dimension maximale des tableaux rencontrés dans le programme, et utiliser cette information pour pré-déclarer les tableaux VHDL idoines.
- Déclarer quoi qu'il advienne les types de tableaux utiles et refuser les programmes comprenant des dimensions supérieures à une limite fixée à l'avance.

Le compilateur emploie pour l'instant la première méthode, mais la seconde ne nous semble pas dérangeante pour des raisons pragmatiques <sup>5</sup>.

Compilation modulaire et appels de noeuds MiniVHDL offre une forme de modularité basée sur une hiérarchie de composants. Chacun de ces derniers spécifie une liste de composants fils dont les ports (au sens de la figure 7) sont instanciés avec des signaux. Nous prenons donc soin d'utiliser des signaux comme résultats mais aussi arguments; par souci de simplicité, on introduit des signaux locaux pour chaque argument, signaux qui seront affectés lors de la traduction de l'équation correspondant à l'appel de noeud original.

La fonction GatherPortMaps(D,i) rassemble cette liste de sous-noeuds à partir des appels de noeud présents dans le paquet d'équations D et créé les instantiations de composants correspondantes. L'entier i nous servira à distinguer les appels de noeuds et de créer de nouveaux noms de signaux frais grâce à la fonction MakeArg décrite plus haut. On se donne également une fonction GetArgName(f,n) qui renvoie le nom du n-ème argument du noeud de nom f.

```
GatherPortMaps([],i) = []
GatherPortMaps(((x_1,...,x_n) = f^{ck}(y_1,...,y_n)) :: eqs,i) = []
port map f(clk \Rightarrow MakeArg("clk",i)
GetArgName(f,1) \Rightarrow MakeArg(y_1,i)
...
GetArgName(f,n) \Rightarrow MakeArg(y_n,i)
:: GatherPortMaps(eqs,i+1)
```

On définit ensuite les fonctions auxiliaires *NeedVar*, *Vars*, *ParamSigs* et *SignalOfVarDec* respectivement chargées de déterminer si une équation introduit des déclarations de variables locales ou non, de calculer la liste des variables définies par une équation, de calculer les signaux à passer en arguments aux appels de noeuds présents dans un paquet d'équations et enfin de traduire simplement une déclaration de variable MiniLS en déclaration de signal MiniVHDL avec mode d'utilisation (entrée ou sortie).

$$NeedVar(x = v \text{ fby}^{ck} e) = false$$
  
 $NeedVar((x_1, ..., x_n) = f^{ck}(y_1, ..., y_n)) = false$   
 $NeedVar(x = ce) = true$ 

<sup>5.</sup> Notons que notre version de l'outil Xilinx ISE refuse par exemple tout tableau de dimension supérieure à trois.

```
Vars(x = v \text{ fby}^{ck} e) = [x]
Vars((x_1, ..., x_n) = f^{ck}(y_1, ..., y_n)) = x_1 :: ... :: x_n
Vars(x = ce) = [x]
ParamSigs(x = v \text{ fby}^{ck} e :: eqs, i) = ParamSigs(eqs, i)
ParamSigs((x_1, ..., x_n) = f^{ck}(y_1, ..., y_n) :: eqs, i) = MakeArg("clk", i) :: MakeArg(y_1, i) :: ... :: MakeArg(y_n, i) :: ParamSigs(eqs, i + 1)
ParamSigs(x = ce :: eqs, i) = ParamSigs(eqs, i)
SignalOfVarDec(x : bt, mode) = signal x : mode TransBaseType(bt)
```

**Traduction des noeuds** Enfin, *TradNode* se charge de traduire un noeud en composant MiniVHDL, en créant un signal local pour chaque équation retardée et argument d'appel de noeud, une variable pour chaque équation combinatoire, et la liste de sous-composants requise.

```
TradNode(node f(in) = out with var p in D) = soit port = clk: in std_logic; {SignalOfVarDec(x : bt, in) | (x : bt) \in in}; {SignalOfVarDec(x : bt, out) | (x : bt) \in out}, soit signals = \{Vars(eq) \mid eq \in D, \neg NeedVar(eq)\}, soit sig\_args = ParamSigs(D,1), soit variables = \{Vars(eq) \mid eq \in D, NeedVar(eq)\}, soit ports = GatherPortMaps(D,1), soit ports = GatherPortMap
```

### 4 Conclusion

On a traduit Heptagon vers VHDL en profitant des forces du modèle synchrone : sa sémantique est bien adaptée à une description sous forme de circuits. Le processus de traduction reste simple et compréhensible grâce aux garanties offertes par le synchrone : nul besoin d'écrire plusieurs fois dans le même élément mémorisant par cycle.

# A Exemples de code généré

On présente ici quelques codes générés par notre prototype. En l'état actuel de ce dernier, beaucoup de variables intermédiaires sont générées; une passe d'optimisation puissante est en développement.

On liste successivement le code MiniLS obtenu à partir de Heptagon, puis le code MiniLS normalisé et ordonnancé, et enfin le code VHDL.

## A.1 Compteur

#### MiniLS initial

```
node count<<n:int>>(event : bool^n; rst : bool) returns (count : int)
var pres : int;
let
  count = ( + )(if rst then 0 else 0 fby count, pres);
  pres =
    (fold (( + ))<<n>>)
        ((map (int_of_bool)<<n>>)(event) every rst, 0);
tel
```

**MiniLS normalisé, ordonnancé et simplifié** Notons que le noeud *compteur* est ici instancié avec son paramètre **n** égal à 4, ceci afin de pouvoir déplier les itérateurs.

```
node count<<n:int>>>(event : bool^n; rst : bool) returns (count : int)
var _v_17 : int^n; _v_16 : int; _v_15 : int; pres : int;
  _v_16 = merge rst (true -> (0 when true(rst)))
                    (false -> (_v_15 when false(rst)));
  _v_17 = (map (int_of_bool)<<n>>)(event) every rst;
  pres = (fold (( + )) << n>) (_v_17, 0);
  count = ( + )(v_16, pres);
  _v_{15} = 0 fby count;
VHDL
use work.types.all;
library ieee;
use ieee.std_logic_1164.all;
entity count_23 is
  port (signal clk_1 : in std_logic; signal hw_rst_3 : in std_logic;
        signal rst_2 : in std_logic;
        signal event : in std_logic_vector (0 to 3);
        signal rst : in std_logic; signal o_count : out integer);
end entity count_23;
architecture rtl of count_23 is
  signal z_24 : integer;
  signal z_27 : integer;
  signal z_26 : integer;
  signal z_25 : integer;
  signal h_v_15 : integer;
  signal arg_ck_4 : std_logic;
  signal arg_v_42 : integer;
  signal arg_v_43 : integer;
  signal arg_ck_3 : std_logic;
```

```
signal arg_v_36 : integer;
  signal arg_v_37 : integer;
  signal arg_ck_2 : std_logic;
  signal arg_v_38 : integer;
  signal arg_v_39 : integer;
  signal arg_ck_1 : std_logic;
  signal arg_v_40 : integer;
  signal arg_v_41 : integer;
  component int_of_bool
    port (signal clk_1 : in std_logic; signal hw_rst_3 : in std_logic;
          signal rst_2 : in std_logic; signal b : in std_logic;
          signal o_o : out integer);
  end component;
  for int_of_bool4: int_of_bool use entity work.int_of_bool;
  for int_of_bool3: int_of_bool use entity work.int_of_bool;
  for int_of_bool2: int_of_bool use entity work.int_of_bool;
  for int_of_bool1: int_of_bool use entity work.int_of_bool;
begin
  update : process (clk_1, hw_rst_3, z_25, z_26, z_27, z_24, rst_2, event,
                    rst)
    variable h_v_17 : std_logic;
    variable h_v_37 : integer;
    variable h_v_39 : integer;
    variable h_v_43 : integer;
    variable h_v_41 : integer;
    variable h_v_18 : std_logic_vector (0 to 3);
    variable h_v_42 : integer;
    variable h_v_36 : integer;
    variable h_v_38 : integer;
    variable h_v_40 : integer;
    variable h_v_19 : integer_vector (0 to 3);
    variable h_v_35 : integer;
    variable h_v_32 : integer;
    variable h_v_33 : integer;
    variable h_v_34 : integer;
    variable z_28 : integer;
    variable z_29 : integer;
    variable z_30 : integer;
    variable z_31 : integer;
    variable h_v_16 : integer;
    variable pres : integer;
    variable count : integer;
  begin
    h_v_17 := (rst_2 \text{ or } rst);
    h_v_37 := event(3);
    h_v_{39} := event(2);
    h_v_43 := event(0);
    h_v_{41} := event(1);
    h_v_18 := (others => h_v_17);
    h_v_{42} := h_v_{18}(0);
    h_v_{36} := h_v_{18(3)};
    arg_ck_4 <= clk_1;</pre>
    arg_v_{42} \ll h_v_{42};
    arg_v_43 <= h_v_43;
```

```
h_v_38 := h_v_18(2);
  arg_ck_3 <= clk_1;</pre>
  arg_v_36 <= h_v_36;
  arg_v_37 <= h_v_37;
  h_v_{40} := h_v_{18}(1);
  arg_ck_2 <= clk_1;</pre>
  arg_v_38 <= h_v_38;
  arg_v_39 <= h_v_39;
  arg_ck_1 <= clk_1;</pre>
  arg_v_40 <= h_v_40;
  arg_v_41 <= h_v_41;
  h_v_19 := (0 \Rightarrow z_27, 1 \Rightarrow z_26, 2 \Rightarrow z_25, 3 \Rightarrow z_24);
  h_v_{35} := h_v_{19}(0);
  h_v_32 := h_v_19(3);
  h_v_33 := h_v_19(2);
  h_v_34 := h_v_19(1);
  z_{28} := (h_v_{35} + 0);
  z_{29} := (h_v_{34} + z_{28});
  z_{30} := (h_v_{33} + z_{29});
  z_31 := (h_v_32 + z_30);
  case rst is
    when '1' => h_v_{16} := 0;
    when '0' \Rightarrow case rst_2 is
                     when '1' => h_v_16 := 0;
                     when '0' => h_v_16 := h_v_15;
                     when others => null;
                   end case;
    when others => null;
  end case;
  pres := z_31;
  count := (h_v_16 + pres);
  if (hw_rst_3 = '1') then
    h_v_{15} \ll 0;
  {\color{red}\textbf{elsif}} \  \, \text{rising\_edge(clk\_1)} \  \, {\color{red}\textbf{then}}
    h_v_{15} \ll count;
  end if;
  o_count <= count;</pre>
end process update;
int_of_bool4: int_of_bool port map (clk_1 => arg_ck_4,
                                           hw_rst_3 \Rightarrow hw_rst_3,
                                           rst_2 \Rightarrow arg_v_42, b \Rightarrow arg_v_43,
                                           o_o => z_24);
int_of_bool3: int_of_bool port map (clk_1 => arg_ck_3,
                                           hw_rst_3 \Rightarrow hw_rst_3,
                                           rst_2 \Rightarrow arg_v_36, b \Rightarrow arg_v_37,
                                           o_o => z_27);
int_of_bool2: int_of_bool port map (clk_1 => arg_ck_2,
                                           hw_rst_3 => hw_rst_3,
                                           rst_2 => arg_v_38, b => arg_v_39,
                                           o_o => z_26);
int\_of\_bool1: int\_of\_bool port map (clk\_1 => arg\_ck\_1,
                                           hw_rst_3 \Rightarrow hw_rst_3,
                                           rst_2 \Rightarrow arg_v_40, b \Rightarrow arg_v_41,
                                           o_o => z_25);
```

#### A.2 Allocateur de ressource

#### MiniLS initial

```
type st_2 = IDLE1_1 | IDLE0_1 | ALLOC1_1 | ALLOC0_1
node alloc(r0 : bool; r1 : bool) returns (g0 : bool; g1 : bool)
var ns_31 : st_2; nr_30 : bool; ns_29 : st_2; nr_28 : bool; ns_27 : st_2;
    nr_26 : bool; ns_25 : st_2; nr_24 : bool; ck_23 : st_2; pnr_14 : bool;
    nr_13 : bool; r_12 : bool; ns_11 : st_2; r_22 : bool; r_21 : bool;
    r_20 : bool; r_19 : bool; r_18 : bool; r_17 : bool; r_16 : bool;
    r_15 : bool;
let
  r_22 = true fby r_18;
  r_21 = true fby r_17;
  r_20 = true fby r_16;
  r_19 = true fby r_15;
  r_18 =
    merge ck_23
      (ALLOC1_1 -> (false when ALLOC1_1 (ck_23)))
      (ALLOCO_1 -> (r_22 \text{ when } ALLOCO_1 (ck_23)))
      (IDLE1_1 -> (r_22 when IDLE1_1 (ck_23)))
      (IDLE0_1 -> (r_22 when IDLE0_1 (ck_23)));
  r_17 =
    merge ck_23
      ( ALLOC1_1 -> (r_21 when ALLOC1_1 (ck_23)))
      (ALLOCO_1 -> (false when ALLOCO_1 (ck_23)))
      (IDLE1_1 \rightarrow (r_21 \text{ when } IDLE1_1 (ck_23)))
      (IDLE0_1 \rightarrow (r_21 \text{ when } IDLE0_1 (ck_23)));
  r_16 =
    merge ck_23
      (ALLOC1_1 -> (r_20 when ALLOC1_1 (ck_23)))
      (ALLOCO_1 -> (r_20 when ALLOCO_1 (ck_23)))
      (IDLE1_1 -> (false when IDLE1_1 (ck_23)))
      (IDLE0_1 -> (r_20 when IDLE0_1 (ck_23)));
  r 15 =
    merge ck_23
      (ALLOC1_1 -> (r_19 \text{ when } ALLOC1_1 (ck_23)))
      (ALLOCO_1 -> (r_19 \text{ when } ALLOCO_1 (ck_23)))
      (IDLE1_1 -> (r_19 \text{ when } IDLE1_1 (ck_23)))
      ( IDLE0_1 -> (false when IDLE0_1 (ck_23)));
  nr_13 =
    merge ck_23
      (ALLOC1_1 -> nr_30)(ALLOC0_1 -> nr_28)(IDLE1_1 -> nr_26)
      (IDLE0_1 \rightarrow nr_24);
  ns_11 =
    merge ck_23
      (ALLOC1_1 -> ns_31)(ALLOC0_1 -> ns_29)(IDLE1_1 -> ns_27)
      (IDLE0_1 -> ns_25);
  q1 =
```

```
merge ck_23
      ( ALLOC1_1 -> (true when ALLOC1_1 (ck_23)))
      (ALLOCO_1 -> (false when ALLOCO_1 (ck_23)))
      (IDLE1_1 -> (false when IDLE1_1 (ck_23)))
      (IDLE0_1 -> (false when IDLE0_1 (ck_23)));
  g0 =
   merge ck_23
      (ALLOC1_1 -> (false when ALLOC1_1 (ck_23)))
      ( ALLOCO_1 -> (true when ALLOCO_1 (ck_23)))
      (IDLE1_1 -> (false when IDLE1_1 (ck_23)))
      (IDLEO_1 -> (false when IDLEO_1 (ck_23)));
  (ns_31, nr_30) =
   if not((r1 when ALLOC1_1 (ck_23)))
    then ((IDLE0_1 when ALLOC1_1 (ck_23)), (true when ALLOC1_1 (ck_23)))
    else ((ALLOC1_1 when ALLOC1_1 (ck_23)), (false when ALLOC1_1 (ck_23)));
  (ns_29, nr_28) =
   if not((r0 when ALLOCO_1 (ck_23)))
    then ((IDLE1_1 when ALLOCO_1 (ck_23)), (true when ALLOCO_1 (ck_23)))
   else ((ALLOCO_1 when ALLOCO_1 (ck_23)), (false when ALLOCO_1 (ck_23)));
  (ns_27, nr_26) =
   if (r1 when IDLE1_1 (ck_23))
   then ((ALLOC1_1 when IDLE1_1 (ck_23)), (true when IDLE1_1 (ck_23)))
   else if ( & )((r0 when IDLE1_1 (ck_23)), not((r1 when IDLE1_1 (ck_23))))
         then ((ALLOCO_1 when IDLE1_1 (ck_23)), (true when IDLE1_1 (ck_23)))
         else ((IDLE1_1 when IDLE1_1 (ck_23)), (false when IDLE1_1 (ck_23)))
  (ns_25, nr_24) =
   if (r0 when IDLE0_1 (ck_23))
   then ((ALLOCO_1 when IDLEO_1 (ck_23)), (true when IDLEO_1 (ck_23)))
   else if ( & )((r1 when IDLE0_1 (ck_23)), not((r0 when IDLE0_1 (ck_23))))
         then ((ALLOC1_1 when IDLE0_1 (ck_23)), (true when IDLE0_1 (ck_23)))
         else ((IDLEO_1 when IDLEO_1 (ck_23)), (false when IDLEO_1 (ck_23)))
  ck_23 = IDLE0_1 fby ns_11;
 pnr_14 = false fby nr_13;
 r_12 = pnr_14;
tel
MiniLS normalisé, ordonnancé et simplifié
type st_2 = IDLE1_1 | IDLE0_1 | ALLOC1_1 | ALLOC0_1
node alloc(rst_2 : bool; r0 : bool; r1 : bool) returns (g0 : bool; g1 : bool)
var _v_43 : bool; _v_42 : st_2; _v_41 : bool; _v_40 : bool; _v_39 : bool;
   _v_38 : bool; _v_37 : bool; _v_36 : bool; _v_35 : bool; _v_34 : bool;
   _v_33 : bool; _v_32 : bool; ns_31 : st_2; nr_30 : bool; ns_29 : st_2;
   nr_28 : bool; ns_27 : st_2; nr_26 : bool; ns_25 : st_2; nr_24 : bool;
   ck_23 : st_2; pnr_14 : bool; nr_13 : bool; r_12 : bool; ns_11 : st_2;
   r_22 : bool; r_21 : bool; r_20 : bool; r_19 : bool; r_18 : bool;
   r_17 : bool; r_16 : bool; r_15 : bool;
let
```

```
ck 23 =
  merge rst_2
    (true -> (IDLE0_1 when true(rst_2)))
    (false -> (_v_42 when false(rst_2)));
r 21 =
  merge rst_2
    (true -> (true when true(rst_2)))(false -> (_v_33 when false(rst_2)));
r_20 =
  merge rst_2
    (true -> (true when true(rst_2)))(false -> (_v_34 when false(rst_2)));
pnr_14 =
  merge rst_2
    (true -> (false when true(rst_2)))(false -> (_v_43 when false(rst_2)));
r_19 =
  merge rst_2
    (true -> (true when true(rst_2)))(false -> (_v_35 when false(rst_2)));
r 22 =
  merge rst_2
    (true -> (true when true(rst_2)))(false -> (_v_32 when false(rst_2)));
_{v_{41}} = (r0 \text{ when } IDLE0_1 (ck_23));
q0 =
  merge ck_23
    ( ALLOC1_1 -> (false when ALLOC1_1 (ck_23)))
    ( ALLOCO_1 -> (true when ALLOCO_1 (ck_23)))
    (IDLE1_1 -> (false when IDLE1_1 (ck_23)))
    (IDLE0_1 -> (false when IDLE0_1 (ck_23)));
r_18 =
  merge ck_23
    ( ALLOC1_1 -> (false when ALLOC1_1 (ck_23)))
    ( ALLOCO_1 -> (r_22 when ALLOCO_1 (ck_23)))
    (IDLE1_1 \rightarrow (r_22 \text{ when } IDLE1_1 (ck_23)))
    (IDLE0_1 -> (r_22 \text{ when } IDLE0_1 (ck_23)));
r_17 =
  merge ck_23
    ( ALLOC1_1 -> (r_21 when ALLOC1_1 (ck_23)))
    (ALLOCO_1 -> (false when ALLOCO_1 (ck_23)))
    (IDLE1_1 \rightarrow (r_21 \text{ when } IDLE1_1 (ck_23)))
    (IDLE0_1 \rightarrow (r_21 \text{ when } IDLE0_1 (ck_23)));
r_16 =
  merge ck_23
    ( ALLOC1_1 -> (r_20 when ALLOC1_1 (ck_23)))
    (ALLOCO_1 -> (r_20 when ALLOCO_1 (ck_23)))
    (IDLE1_1 -> (false when IDLE1_1 (ck_23)))
    (IDLE0_1 -> (r_20 \text{ when } IDLE0_1 (ck_23)));
r_15 =
  merge ck 23
    ( ALLOC1_1 -> (r_19 when ALLOC1_1 (ck_23)))
    (ALLOCO_1 -> (r_19 \text{ when } ALLOCO_1 (ck_23)))
    (IDLE1_1 -> (r_19 \text{ when } IDLE1_1 (ck_23)))
    (IDLEO_1 -> (false when IDLEO_1 (ck_23)));
g1 =
```

```
merge ck_23
    (ALLOC1_1 -> (true when ALLOC1_1 (ck_23)))
    (ALLOCO_1 -> (false when ALLOCO_1 (ck_23)))
    (IDLE1_1 -> (false when IDLE1_1 (ck_23)))
    (IDLE0_1 -> (false when IDLE0_1 (ck_23)));
_{v_36} = not((r1 \text{ when } ALLOC1_1 (ck_23)));
_{v_37} = not((r0 when ALLOC0_1 (ck_23)));
ns_31 =
  merge _v_36
    (true -> ((IDLEO_1 when ALLOC1_1 (ck_23)) when true(_v_36)))
    (false -> (( ALLOC1_1 when ALLOC1_1 (ck_23)) when false(_v_36)));
nr_30 =
  merge _v_36
    (true -> ((true when ALLOC1_1 (ck_23)) when true(_v_36)))
    (false -> ((false when ALLOC1_1 (ck_23)) when false(_v_36)));
_{v_39} = (r1 \text{ when } IDLE1_1 (ck_23));
ns_29 =
 merge _v_37
    (true -> ((IDLE1_1 when ALLOCO_1 (ck_23)) when true(_v_37)))
    (false -> ((ALLOCO_1 when ALLOCO_1 (ck_23)) when false(_v_37)));
nr_28 =
  merge _v_37
    (true -> ((true when ALLOCO_1 (ck_23)) when true(_v_37)))
    (false -> ((false when ALLOCO_1 (ck_23)) when false(_v_37)));
_v_38 = ( & )((r0 when IDLE1_1 (ck_23)), not((r1 when IDLE1_1 (ck_23))));
_{v_40} = ( \& )((r1 \text{ when } IDLE0_1 (ck_23)), not((r0 \text{ when } IDLE0_1 (ck_23))));
ns_27 =
 merge _v_39
    (true -> ((ALLOC1_1 when IDLE1_1 (ck_23)) when true(_v_39)))
    (false ->
      (merge v 38
         (true -> ((ALLOCO_1 when IDLE1_1 (ck_23)) when true(_v_38)))
         (false -> ((IDLE1_1 when IDLE1_1 (ck_23)) when false(_v_38)))
        when false(_v_39)));
nr_26 =
  merge _v_39
    (true -> ((true when IDLE1_1 (ck_23)) when true(_v_39)))
    (false ->
      (merge _v_38
         (true -> ((true when IDLE1_1 (ck_23)) when true(_v_38)))
         (false -> ((false when IDLE1_1 (ck_23)) when false(_v_38)))
        when false(_v_39)));
nr_24 =
  merge _v_41
    (true -> ((true when IDLE0_1 (ck_23)) when true(_v_41)))
    (false ->
      (merge _v_40
         (true -> ((true when IDLEO_1 (ck_23)) when true(_v_40)))
         (false -> ((false when IDLE0_1 (ck_23)) when false(_v_40)))
        when false(_v_41));
ns_25 =
```

```
merge _v_41
      (true -> ((ALLOCO_1 when IDLEO_1 (ck_23)) when true(_v_41)))
      (false ->
        (merge _v_40
           (true -> ((ALLOC1_1 when IDLEO_1 (ck_23)) when true(_v_40)))
           (false -> ((IDLEO_1 when IDLEO_1 (ck_23)) when false(_v_40)))
          when false(_v_41)));
 nr_13 =
   merge ck_23
      ( ALLOC1_1 -> nr_30) ( ALLOC0_1 -> nr_28) ( IDLE1_1 -> nr_26)
      (IDLE0_1 \rightarrow nr_24);
 ns_11 =
   merge ck_23
      (ALLOC1_1 -> ns_31)(ALLOC0_1 -> ns_29)(IDLE1_1 -> ns_27)
      (IDLE0_1 \rightarrow ns_25);
 _{v_{35}} = true fby r_{15};
  _{v_{42}} = IDLE0_{1} fby ns_11;
  _v_43 = false fby nr_13;
 r_12 = pnr_14;
 _{v_{32}} = true fby r_{18};
 _{v_{33}} = true fby r_{17};
 _{v_{34}} = true fby r_{16};
tel
VHDL
use work.types.all;
library ieee;
use ieee.std_logic_1164.all;
entity alloc is
 port (signal clk_1 : in std_logic; signal hw_rst_3 : in std_logic;
        signal rst_2 : in std_logic; signal r0 : in std_logic;
        signal r1 : in std_logic; signal o_g0 : out std_logic;
        signal o_g1 : out std_logic);
end entity alloc;
architecture rtl of alloc is
  signal h_v_35 : std_logic;
  signal h_v_42 : st_2;
  signal h_v_43 : std_logic;
  signal h_v_32 : std_logic;
  signal h_v_33 : std_logic;
  signal h_v_34 : std_logic;
begin
 update : process (clk_1, hw_rst_3, rst_2, r0, r1)
    variable ck_23 : st_2;
    variable r_21 : std_logic;
    variable r_20 : std_logic;
    variable pnr_14 : std_logic;
    variable r_19 : std_logic;
    variable r_22 : std_logic;
    variable h_v_41 : std_logic;
```

```
variable g0 : std_logic;
  variable r_18 : std_logic;
  variable r_17 : std_logic;
  variable r_16 : std_logic;
  variable r_15 : std_logic;
  variable g1 : std_logic;
  variable h_v_36 : std_logic;
  variable h_v_37 : std_logic;
  variable ns_31 : st_2;
  variable nr_30 : std_logic;
  variable h_v_39 : std_logic;
  variable ns_29 : st_2;
  variable nr_28 : std_logic;
  variable h_v_38 : std_logic;
  variable h_v_40 : std_logic;
  variable ns_27 : st_2;
  variable nr_26 : std_logic;
  variable nr_24 : std_logic;
  variable ns_25 : st_2;
  variable nr_13 : std_logic;
  variable ns_11 : st_2;
  variable r_12 : std_logic;
begin
  case rst_2 is
    when '1' => ck_23 := IDLE0_1;
    when '0' => ck_23 := h_v_42;
    when others => null;
  end case;
  case rst_2 is
    when '1' \Rightarrow r_21 := '1';
    when '0' => r_21 := h_v_33;
    when others => null;
  end case;
  case rst_2 is
    when '1' \Rightarrow r_20 := '1'; when '0' \Rightarrow r_20 := h_v_34;
    when others => null;
  end case;
  case rst_2 is
    when '1' => pnr_14 := '0';
    when '0' => pnr_14 := h_v_43;
    when others => null;
  end case;
  case rst_2 is
    when '1' => r_19 := '1';
    when '0' => r_19 := h_v_35;
    when others => null;
  end case;
  case rst_2 is
    when '1' \Rightarrow r_22 := '1';
    when '0' => r_22 := h_v_32;
    when others => null;
  end case;
  h_v_41 := r0;
```

```
case ck_23 is
 when ALLOC1_1 => g0 := '0';
 when ALLOCO_1 => g0 := '1';
 when IDLE1_1 => g0 := '0';
 when IDLE0_1 => g0 := '0';
 when others => null;
end case;
case ck_23 is
 when ALLOC1_1 => r_18 := '0';
  when ALLOCO_1 => r_18 := r_22;
 when IDLE1_1 => r_18 := r_22;
 when IDLE0_1 => r_18 := r_22;
 when others => null;
end case;
case ck_23 is
 when ALLOC1_1 => r_17 := r_21;
  when ALLOCO_1 => r_17 := '0';
 when IDLE1_1 => r_17 := r_21;
 when IDLE0_1 => r_17 := r_21;
 when others => null;
end case;
case ck_23 is
 when ALLOC1_1 => r_16 := r_20;
 when ALLOCO_1 => r_16 := r_20;
 when IDLE1_1 => r_16 := '0';
 when IDLE0_1 => r_16 := r_20;
 when others => null;
end case;
case ck_23 is
 when ALLOC1_1 => r_15 := r_19;
 when ALLOCO_1 => r_15 := r_19;
 when IDLE1_1 => r_15 := r_19;
 when IDLE0_1 => r_15 := '0';
 when others => null;
end case;
case ck_23 is
 when ALLOC1_1 => g1 := '1';
 when ALLOCO_1 => g1 := '0';
 when IDLE1_1 => g1 := '0';
 when IDLE0_1 => g1 := '0';
 when others => null;
end case;
h_v_{36} := (not r1);
h_v_37 := (not r0);
case h_v_36 is
 when '1' => ns_31 := IDLE0_1;
 when '0' => ns_31 := ALLOC1_1;
 when others => null;
end case;
case h_v_36 is
```

```
when '1' => nr_30 := '1';
  when '0' => nr_30 := '0';
  when others => null;
end case;
h_v_39 := r1;
case h_v_37 is
  when '1' => ns_29 := IDLE1_1;
  when '0' => ns_29 := ALLOCO_1;
  when others => null;
end case;
case h_v_37 is
  when '1' => nr_28 := '1';
  when '0' => nr_28 := '0';
  when others => null;
end case;
h_v_38 := (r0 \text{ and (not } r1));
h_v_{40} := (r1 \text{ and (not } r0));
case h_v_39 is
  when '1' => ns_27 := ALLOC1_1;
  when '0' \Rightarrow case h_v_38 is
                when '1' => ns_27 := ALLOC0_1;
                when '0' => ns_27 := IDLE1_1;
                when others => null;
              end case;
  when others => null;
end case;
case h_v_39 is
  when '1' => nr_26 := '1';
  when '0' \Rightarrow case h_v_38 is
                when '1' => nr_26 := '1';
                when '0' => nr_26 := '0';
                when others => null;
              end case;
  when others => null;
end case;
case h_v_41 is
  when '1' => nr_24 := '1';
  when '0' => case h_v_40 is
                when '1' => nr_24 := '1';
                when '0' => nr_24 := '0';
                when others => null;
              end case:
  when others => null;
end case;
case h_v_41 is
  when '1' => ns_25 := ALLOCO_1;
  when '0' \Rightarrow case h_v_{40} is
                when '1' => ns_25 := ALLOC1_1;
                when '0' => ns_25 := IDLE0_1;
                when others => null;
              end case;
  when others => null;
end case;
```

```
case ck_23 is
     when ALLOC1_1 => nr_13 := nr_30;
      when ALLOC0_1 => nr_13 := nr_28;
      when IDLE1_1 => nr_13 := nr_26;
     when IDLEO_1 => nr_13 := nr_24;
     when others => null;
   end case;
   case ck_23 is
     when ALLOC1_1 => ns_11 := ns_31;
      when ALLOC0_1 => ns_11 := ns_29;
     when IDLE1_1 => ns_11 := ns_27;
     when IDLE0_1 => ns_11 := ns_25;
     when others => null;
   end case;
   if (hw_rst_3 = '1') then
     h_v_35 <= '1';
   elsif rising_edge(clk_1) then
     h_v_{35} \ll r_{15};
   end if;
   if (hw_rst_3 = '1') then
     h_v_{42} \ll IDLE0_1;
   elsif rising_edge(clk_1) then
     h_v_42 <= ns_11;
   end if;
   if (hw_rst_3 = '1') then
     h_v_43 <= 0.7;
   elsif rising_edge(clk_1) then
     h_v_43 <= nr_13;
   end if;
   r_12 := pnr_14;
   if (hw_rst_3 = '1') then
     h_v_32 <= '1';
   elsif rising_edge(clk_1) then
     h_v_32 <= r_18;
   end if;
   if (hw_rst_3 = '1') then
     h_v_33 <= '1';
   elsif rising_edge(clk_1) then
     h_v_33 <= r_17;
   end if;
   if (hw_rst_3 = '1') then
     h_v_{34} <= '1';
   elsif rising_edge(clk_1) then
     h_v_{34} \ll r_{16};
   end if;
   o_g0 <= g0;
   o_g1 <= g1;
 end process update;
end architecture rtl;
```

# B Utilisation du compilateur

Nous supposerons dans ce manuel que l'archive du compilateur a été décompressée dans le répertoire \$HEPTDIR. Cette archive contient le présent rapport, un répertoire exs/ avec une batterie d'exemples Heptagon compilés vers VHDL, et un binaire en code-octet pour la machine abstraite OCaml. Ce dernier peut-être exécuté via ocamlrun heptc, ou bien directement lorsque votre ocamlrun est présent dans /usr/bin/. Nous supposerons par la suite que c'est le cas et que votre variable d'environnement \$PATH contient \$HEPTDIRbin/.

Pour utiliser le compilateur, il faut tout d'abord renseigner la variable d'environnement \$HEPTLIB spécifiant au compilateur où trouver la bibliothèque standard.

#### \$ export HEPTLIB=\$HEPTDIR/lib

Vous pouvez ensuite vérifier que le compilateur est disponible et fonctionnel via la commande suivante :

```
$ heptc -version
The Heptagon compiler, version 0.4 (wed. aug. 18 11:17:42 CET 2010)
Standard library in [...]
```

Pour compiler un fichier Heptagon, le compilateur doit être invoqué avec l'option -target. Les arguments possibles pour cette option sont :

- vhdl: génère du code VHDL.
- mls : génère le code à flots de données MiniLS intermédiaire.
- obc : génère un code impératif simple dans le langage idéalisé Obc.
- c : génère du code C.

Les cibles VHDL et C invoquées sur un fichier source.ept produisent respectivement un dossier source\_vhdl et source\_c qui contiennent les fichiers sources générés. Par exemple :

```
$ cat source.ept
node main() returns (o : int)
let
   o = 0 fby (o + 1);
tel
$ heptc -target vhdl source.ept
$ ls source_vhdl
main.vhd types.vhd
```

L'option -s noeud permet de génèrer le code nécessaire à un exécutable autonome à partir d'un fichier source Heptagon, c'est à dire un *test-bench* dans le cas de VHDL et une fonction main() en ce qui concerne C. Voici un exemple d'utilisation de la sortie C :

```
$ cat source.ept
node noeud() returns (o : int)
let
  o = 0 fby (o + 1);
tel
```

```
node main() returns (o : int)
let
    o = noeud() + 1;
tel
$ heptc -target c -s main source.ept
$ ls source_c
_main.c _main.h source.c source.h source_types.c source_types.h
$ cc -Isource_c source_c/*.c -o source
$ ./source 5 # Option indiquant à l'exécutable généré de s'arrêter après 5 pas
=> 1
=> 2
=> 3
=> 4
=> 5
```

## Références

- [1] Albert Benveniste, Paul Caspi, Stephen A. Edwards, Nicolas Halbwachs, Paul Le Guernic, and Robert De Simone. The synchronous languages twelve years later. In *Proceedings of the IEEE*, pages 64–83, 2003.
- [2] P. Caspi, D. Pilaud, N. Halbwachs, and J. A. Plaice. Lustre: a declarative language for real-time programming. In *POPL '87: Proceedings of the 14th ACM SIGACT-SIGPLAN symposium on Principles of programming languages*, pages 178–188, New York, NY, USA, 1987. ACM.