Traduction SCADE/Lustre vers VHDL *

Adrien Guatto et Marc Pouzet LRI [†]

31 aout 2010

1 Introduction

Ce document présente le problème de la compilation d'un langage synchrone tel que SCADE vers un langage pour le hardware tel que VHDL. Nous décrivons le problème posé, les principales solutions envisagées et la solution proposée par le LRI.

Ce travail s'est appuyé sur la réalisation d'un prototype d'étude, appelé Heptagon. Il s'agit d'un compilateur produisant à la fois du code séquentiel (ici, principalement C et Java) et du code VHDL à partir d'un programme synchrone. Le langage d'entrée est un sous-ensemble de Scade 6 et qui en reprend les principales constructions: équations data-flow, automates hiérarchiques et tableaux. Son compilateur est organisé de manière similaire au compilateur KCG de Scade développé par Esterel-Technologies ¹. Le prototype Heptagon a été mis a la disposition des partenaires du projet GENCOD.

1.1 Compilation de SCADE/Lustre vers VHDL

Rapellons l'organisation générale du compilateur KCG (Figure 1).

La compilation d'un programme se déroule en quatre grandes étapes: 1/ une phase d'analyse statique (typage [?], calcul d'horloges [?], analyse de causalité et analyse d'initialisation [?]); 2/

ÎPour être complet, Heptagon est un sous-ensemble du langage Lucid Synchrone [3] dont les principaux traits sont intégrés à Scade 6. Nous aurions donc pu tout aussi bien réaliser un prototype d'étude à partir de Lucid Synchrone. Le langage étant plus riche (ordre supérieur, inférence de type, polymorphisme, etc.), cela nécessitait de résoudre des problèmes peu pertinents pour le projet GENCOD. D'où le choix de réaliser un prototype simplifié, plus proche de la structure interne du compilateur KCG pour un langage proche de Scade 6.




Figure 1: Organisation générale du compilateur de SCADE

^{*}Rapport d'étude dans le cadre du projet GENCOD.

[†]Marc Pouzet est maintenant professeur à l'Université Pierre et Marie Curie et rattaché à l'École normale supérieure. Adrien Guatto, étudiant de l'Université Pierre et Marie Curie, a effectué son stage dans le cadre du projet.

une phase comportant une succession de réécritures produisant à la fin un code data-flow avec horloges; 3/ une phase de compilation vers du code impératif séquentiel (object code) où chaque noeud Scade est représenté par une fonction de transition; 4/ une phase d'optimisation appliquée au code séquentiel (élimination des copies, propagation de constantes, etc.). Au préalable à cette phase, les modules sont expansés et le code polymorphe est spécialisé. Ces deux étapes ne sont pas décrites ici.

Au regard de cette organisation, il y a deux points d'entrées naturels pour produire du code VHDL:

- à partir du code intermédiaire dataflow avec horloges, après élimination des structures de contrôle (e.g., automates, conditions d'activation);
- à partir du code final généré par le compilateur (dans le cas de KCG, le code C, par exemple).

Notons que le code data-flow est déjà un point d'entrée pour les outils de vérification formelle utilisés dans le compilateur KCG (le Prover Plug-in). La vérification d'une propriété (écrite en Scade) se fait en traduisant le code et la propriété vers le format data-flow qui sert alors de passerelle vers l'outil Prover.

1.2 Génération de VHDL à partir d'équations data-flow gardées

Ce sont principalement les deux approches qui ont été retenues dans le projet GENCOD. La société GeenSoft a réalisé un compilateur à partir du code C généré par KCG. Dans ce document, nous décrivons l'autre approche dite "directe" à partir du code intermédiaire data-flow vers un sous-ensemble "synthétisable" de VHDL (nous reviendrons plus loin sur ce qualificatif). L'objectif est ici de définir les fonctions de traduction le plus formellement possible afin de pouvoir les intégrer à un environnement certifié tel que SCADE.

1.2.1 Un mot sur la traduction de C vers VHDL

La compilation de SCADE est modulaire: un noeud counter est traduit vers deux fonctions C dont l'interface est schématiquement:

counter_step est la fonction de transition qui prend en entrée un argument supplémentaire représentant son état interne. L'exécution d'un pas produit une sortie et met à jour l'état interne (par effet de bord). La fonction counter_init permet d'initialiser l'état interne.

Le corps de ces deux fonctions est formé d'affectations de variables locales où de l'état (ici self) ainsi que de structures de contrôle (conditionnelles, construction "switch" et boucles "for" où d'appel à d'autres fonctions de transition). La génération de code VHDL suit le schéma suivant:

- Une affectation de variable locale est traduite par une équation VHDL sur une variable locale. E.g., x = e est traduit schématiquement en une equation VHDL x := e. Il faut cependant être très attentif à ce que x ne génère pas de registre. Ce point est assez délicat puisque, en particulier lors de la traduction de if cond { x = exp; }. Il correspond à la définition d'un flot dont l'horloge est cond. Parce que sa définition est partielle (la valeur de x est indéfinie lorsque cond est faux, sa traduction en VHDL va conduire le synthétiseur à allouer un registre pour x, ce qui est à la fois inutile et inefficace. Dans le cas où le programme en entrée n'a pas d'effets de bord, la sémantique de SCADE garantit que ce programme est équivalent à l'affectation simple x = exp.
- Une affectation de variable d'état $self \rightarrow t = exp$ devra, elle, générer un registre. Il faut cependant retrouver la condition booléenne d'activation de cette équations.

L'intérêt d'une traduction du code C produit par KCG vers VHDL est d'abord de ne pas toucher au compilateur existant (déjà qualifié). Nous voyons cependant plusieurs difficultés dans cette approche:

- La nécessité de certification demande d'instrumenter le compilateur KCG avec des informations donnant la traçabilité (lien entre les noms de variables produites et les noms dans le code source, en particulier).
- Certaines optimisations pertinentes lorsque l'on génère du code séquentiel, peuvent ne pas être utiles, voire pénalisantes, pour une compilation vers VHDL. C'est le cas de l'optimisation des structures de contrôle ou de la compilation des boucles (cf. discussion ci-dessus, conduisant à générer trop de registres).
- Il est nécessaire de restreindre le périmètre du compilateur C vers VHDL: on ne réalise pas un compilateur capable de traduire tout code C vers VHDL mais plutôt un compilateur adapté au code C produit par KCG et prenant en compte la technique de compilation sous-jacente. Comment décrire ce périmètre ?
- Enfin, c'est une approche assez peu naturelle puisqu'elle consiste à compiler un langage parallèle (SCADE) vers un autre langage parallèle (VHDL) en passant par un langage séquentiel.

Puisque le compilateur KCG produit un code intermédiaire data-flow, nous avons étudié sa traduction directe vers VHDL.

. Bien qu'il n'existe pas de définition précise de ce sous-ensemble, nous avons identifié un sous-ensemble appelé MiniVHDL (Section ??). dans la littérature, nous avons identifié unles divers échanges avec les partenaires du projet nous ont cont du Il est apparu au cours du projet qu'il n'existait pas de définition précise d'un sous-ensemble synthétisable de VHDL. Après échange avec les partenaires, nous avons identifié un sous-ensemb. Le contexte du projet GEN-COD étant la génération de code L'objectif était de proposer avec l'objectif de produire du code "synthétisable".L'une des difficulté a été d'identifier un sous-ensemble de VHDL "synthétisable".Plusieurs difficultés sont apparues, notamment l'ambiguité de l'expression "VHDL synthétisable"dL'objectif est de propoduire du code et les résultats obtenus sont les suivants:

Le code VHDL est obtenu à partir du code Le A la différence de la solution proposée par GeenSoft où la génération de code VHDL est obtenue à partir du code C généré par le compilateur KCG de SCADEA6. Ce prototypune technique de traduction de programmes synchronesprésente une méthode de traduction présente une approche On détaille ici la traduction de Heptagon, un langage synchrone combinant des équations à flots de données, dans l'esprit de Lustre, et des automates hiérarchiques, tels qu'introduits par Lucid Synchrone et SCADE 6, vers le langage de description de circuits VHDL. Cette traduction prend le parti de ne pas passer par un langage impératif mais de directement utiliser la représentation interne à flots de données du compilateur.

Après avoir rappellé brièvement la forme des langages d'entrée et de sortie, on va expliciter la procédure de traduction retenue.

2 Heptagon

Heptagon est un langage synchrone académique conceptuellement proche de SCADE, mais un peu moins expressif : pas de signaux, peu de constructions riches (émissions sur transitions, etc.). Par rapport aux itérations précédente, il dispose désormais de tableaux de taille statique et des itérateurs associés.

On va décrire rapidement quelques exemples illustrant les fonctionnalités du langage, avant de détailler le processus de compilation et l'architecture du compilateur.

2.1 Quelques exemples

Compteur d'événements simple

```
node count(e : bool) returns (o : int)
let
  o = (if e then 1 else 0) + (0 fby o);
tel
```

Le nud *count* compte le nombre d'évènements e reçus depuis le premier instant du programme.

Compteur multi-événements réinitialisable

```
node count<<n : int>>(event : bool^n; rst : bool)
    returns (count : int)
var pres : int;
let
  pres = fold (+)<<n>>(map int_of_bool<<n>>(event), 0);
  reset count = (0 fby count) + pres every rst;
tel
```

Ce programme implante un compteur d'événements qui comptabilise le nombre de booléens valant true sur son entrée event. On utilise les itérateurs map et fold pour calculer le nombre d'événements observés dans l'instant ; le premier permet de traduire les booléens en entiers, et le second d'additioner ceux-ci. Notons également l'utilisation de la construction de réinitialisation reset, actionnée simplement lorsque l'entrée rst^2 est vraie.

Allocateur de ressource

```
(* Allocateur de ressource pour deux demandeurs. *)
(* Sret : non (g0 et g1) *)
node alloc(r0 : bool; r1 : bool) returns (g0 : bool; g1 : bool)
let
  automaton
    state IDLE0
      do g0 = false;
         g1 = false;
      until r0 then ALLOCO | (r1 & not r0) then ALLOC1
    state IDLE1
      do g0 = false;
         g1 = false;
      until r1 then ALLOC1 | (r0 & not r1) then ALLOCO
    state ALLOCO
      do g0 = true;
         g1 = false;
```

 $^{^2 \}mathrm{On}$ suppose que le nom rst est frais

```
until (not r0) then IDLE1
state ALLOC1
  do g0 = false;
    g1 = true;
  until (not r1) then IDLE0
  end;
tel
```

Cet exemple présente un automate réalisant l'allocation d'une ressource quelconque à deux demandeurs, avec priorité *round-robin* (en cas de demande simultannée, le processus qui vera sa requêtre satisfaite sera celui ayant obtenu la ressource il y a le plus longtemps).

2.2 Architecture du compilateur

On décrit brièvement l'architecture du compilateur : après des phases initiales d'analyse lexicale, syntaxique et de typage, le programme Heptagon est soumis aux vérifications traditionnelles des langages synchrones (causalité, etc.). Ensuite, on le dépouille progressivement de ses constructions de haut niveau par des réécritures successives, jusqu'à arriver à une forme simple qui peut être traduite simplement en MiniLS. Le code résultant, après avoir été soumis à d'éventuelles optimisations, est mis dans une certaine forme dite "normale" et ordonnancé avant d'être finalement traduit en code séquentiel. L'architecture du compilateur Heptagon est présenté à la figure 2.

Le passage au code séquentiel est court-circuité lors d'une compilation vers VHDL, qui traduit MiniLS directement vers celui-ci. Pour faciliter cette étape, on pratiquera en amont trois transformations simplificatrices sur MiniLS.

- A Suppression de la réinitialisation logique.
- B Suppression des itérateurs sur tableaux via mise à plat.
- C Introduction d'une variable intermédiaire pour chaque argument d'un appel de noeud.
- D Traduction vers un sous ensemble de VHDL baptisé MiniVHDL.

Le code MiniVHDL obtenu peut ensuite être traité par les outil dédiés.

3 De Heptagon à VHDL

3.0.1 Syntaxes

MiniLS MiniLS est équivalent au langage synchrone à flots de données bien connu qu'est Lustre [2], auquel on adjoint une construction de réinitialisation modulaire d'un noeud³.

Les programmes MiniLS sont présents dans le compilateur sous trois formes distinctes ; la première est donnée par souci de cohérence et ne nous intéresse pas directement, les précédentes passes du compilateur nous fournissant directement la deuxième. Ce processus de compilation est décrit en détails dans l'article [1].

- Forme originale 3 telle qu'obtenue à partir du code Heptagon original.
- Forme normale 4.
- Forme finale 5, normalisée, sans réinitialisations (every) ni itérateurs, et où tous les paramètres effectifs sont des noms d'identifiants.

On va décrire les constructions du langage :

 $^{^3}f^{ck}(e_1,\ldots,e_n)$ every z appelle le noeud f avec les arguments e_1,\ldots,e_n , et réinitialise la mémoire de celui-ci lorsque z est vraie.




Figure 2: Architecture du compilateur Heptagon

```
\begin{array}{lll} td & ::= & {\rm type} \ bt = C + \cdots + C \\ d & ::= & {\rm node} \ f(p) = p \ {\rm with} \ \ {\rm var} \ p \ {\rm in} \ D \\ p & ::= & x : bt; \ldots; x : bt \\ D & ::= & pat = e; \ldots; pat = e \\ pat & ::= & x \mid (pat, \ldots, pat) \\ e & ::= & x \mid v \mid {\bf op}(e, \ldots, e) \mid v \ {\rm fby}^{ck} \ e \mid {\rm pre}^{ck} \ e \\ & \mid & f^{ck}(e, \ldots, e) \ {\rm every} \ x \mid e \ {\rm when} \ C(x) \\ & \mid & {\rm merge} \ x \ (C \Rightarrow e) \ \ldots \ (C \Rightarrow e) \\ & \mid & {\rm map} \ fn(e_1, \ldots, e_n) \\ & \mid & {\rm fold} \ fn(e_1, \ldots, e_n) \\ & \mid & {\rm mapfold} \ fn(e_1, \ldots, e_n) \\ v & ::= & i \mid C \\ ck & ::= & {\rm base} \mid ck \ {\rm on} \ C(x) \end{array}
```

Figure 3: MiniLS

```
\begin{array}{lll} e & ::= & x \mid v \mid \mathbf{op}(e,\dots,e) \mid e \; \text{when} \; C(x) \\ ce & ::= & e \mid \text{merge} \; x \; (C \Rightarrow ce) \; \dots \; (C \Rightarrow ce) \\ eq & ::= & x = ce \mid x = v \; \text{fby}^{ck} \; e \mid x = \text{pre}^{ck} \; e \\ & \mid & (x,\dots,x) = f^{ck}(e,\dots,e) \; \text{every} \; x \\ & \mid & (x,\dots,x) = f^{ck}(e,\dots,e) \\ & \mid & \text{map} \; fn(e_1,\dots,e_n) \\ & \mid & \text{fold} \; fn(e_1,\dots,e_n) \\ & \mid & \text{mapfold} \; fn(e_1,\dots,e_n) \end{array}
```

Figure 4: MiniLS normalisé

MiniVHDL MiniVHDL 6 est un fragment très restreint de VHDL, suffisant pour décrire l'essence de notre processus de traduction. Un composant MiniVHDL component f port P with sig sigs and var lvars and subcomponents ports in I correspondra concrètement à un composant VHDL formé des instantiations ports, signaux internes sigs et d'un processus avec les variables locales lvars et de corps I.

Notons que les paramètres effectifs des instantiations de composants sont des noms de signaux ; cela justifie la forme simplifiée MiniLS décrite au paragraphe précédent.

3.0.2 Simplification de MiniLS normalisé

Nous effectuons donc trois passes pour simplifier le code MiniLS.

Élimination de la réinitialisation logique Certaines constructions de MiniLS proposent au programmeur une forme de réinitialisation modulaire : les équations de la forme v fby ^{ck}e d'un noeud f instancié par la construction $f^{ck}(e_1,\ldots,e_n)$ every z doivent-être réinitialisées dès lors que z est vrai.

La première passe de simplification, qui s'exécute sur le code MiniLS obtenu à la troisième étape du processus décrit plus haut, permet d'éliminer ces constructions every dans le but de

```
\begin{array}{lll} e & ::= & x \mid v \mid \mathbf{op}(e,\ldots,e) \mid e \text{ when } C(x) \\ ce & ::= & e \mid \mathtt{merge} \ x \ (C \Rightarrow ce) \ \ldots \ (C \Rightarrow ce) \\ eq & ::= & x = \mathtt{pre}^{ck} \ e \\ & \mid & (x,\ldots,x) = f^{ck}(x,\ldots,x) \end{array}
```

Figure 5: MiniLS simplifié (et normalisé)

```
component \ ::= \ \mathsf{component} \ f \ \mathsf{port} \ sm; \dots; \ sm \ \mathsf{with} \ \mathsf{sig} \ d; \dots; d
                          and var d; \ldots; d and subcomponents p; \ldots; p in I
                 ::= x : mode \ ty
           sm
            sd \ ::= \ x: mode \ ty::= e
       mode ::= in \mid out
              d \quad ::= \quad x:ty
                 := port map x(bd; \ldots; bd)
            bd \ ::= \ x \Rightarrow x
                  ::= i; \ldots; i
              i ::= x \leftarrow e \mid x := e \mid \mathsf{case}\ e \ \mathsf{of}\ (v \Rightarrow I) \ldots (v \Rightarrow I)
                  ::= id \mid v \mid \mathbf{op}(e, \dots, e)
                 ::= i \mid 'bitp'
          bitp ::= bit \mid bit \ bitp
           bit ::= \mathbf{0} \mid \mathbf{1}
            bt ::= natural \mid std\_logic \mid bit \mid \dots
```

Figure 6: MiniVHDL

compiler plus uniformément vers VHDL, autrement dit sans nécessiter un traitement ad-hoc de la réinitialisation.

L'idée est d'ajouter à chaque noeud un argument supplémentaire nommé rst correspondant à un appel nécessitant une réinitialisation de la mémoire. La passe se charge de modifier les appels de noeuds pour synthétiser l'expression correcte, en particulier dans le cas d'une équation de type $(x_1, \ldots, x_n) = f^{ck}(e, \ldots, e)$ every x où x doit être capable de réinitialiser f. Les mémoires réinitialisables v fby c doivent bien-entendu être réinitialisées lorsque l'argument rst est vrai ; pour cela, il suffit de remplacer ces dernières par if rst then v else pre c e.

Les fonctions suivantes effectuent ces deux tâches : RstE traite une expression MiniLS, et RstNode ajoute l'argument rst à un noeud et transforme ses équations.

```
RstE(\mathbf{op}(e_1,\ldots,e_n))
                                                           = op(RstE(e_1), \ldots, RstE(e_n))
RstE(v \, fby^{ck} \, e)
                                                           = if rst then v else v fby ^{ck} RstE(e)
RstE(\mathtt{pre}^{\check{c}k}\,e)

RstE(f^{ck}(e_1,\ldots,e_n)\,\mathtt{every}\,x)
                                                           = \operatorname{pre}^{ck} RstE(e)
                                                           = f^{ck}(\mathbf{rst} \ \mathbf{or} \ x, RstE(e_1) \dots, RstE(e_n))
                                                          = f^{ck}(\mathbf{rst}, RstE(e_1), \dots, RstE(e_n))
RstE(f^{ck}(e_1,\ldots,e_n))
RstE(if e_1 then e_2 else e_3)
                                                           = if RstE(e_1) then RstE(e_2)
                                                                                else RstE(e_3)
                                                           = RstE(e) when C(x)
RstE(e \text{ when } C(x))
RstE(\texttt{merge}\ e\ (C_1\Rightarrow e_1)\ \dots\ (C_n\Rightarrow e_n)) = \texttt{merge}\ RstE(e)\ (C_1\Rightarrow RstE(e_1))
                                                                                   (C_n \Rightarrow RstE(e_n))
        RstEqs(pat_1 = e_1; \dots; pat_n = e_n)
            pat_1 = RstE(e_1); \dots; pat_n = RstE(e_n)
        RstNode(\text{node } f(f) = x_1, \dots, x_n \text{ with var } y_1, \dots, y_n \text{ in } eqs)
            node f(f) = rst, x_1, \dots, x_n with var y_1, \dots, y_n in ResetEqs(eqs)
```

Suppression des itérateurs La version actuelle du compilateur et de son générateur de code VHDL supporte les tableaux de dimension arbitraire ⁴ et constructions associées ; il nous faut donc compiler les itérateurs map, fold et mapfold vers VHDL.

Par souci de simplicité et uniformité, nous avons fait le choix de les éliminer par inlining lors d'une transformation source-à-source sur MiniLS. On ne détaillera pas cette opération qui consiste simplement à remplacer les itérateurs par plusieurs équations. L'équation $x = \max fn(t_1, \ldots, t_m)$ lorsque les tableaux t_1, \ldots, t_m sont de taille n sera ainsi remplacée par n+1 équations dont les n premières effectuent l'application de f pour chaque indice et la dernière affecte à x le tableau en résultant. On applique des transformations similaires aux opérateurs fold et mapfold.

Le programme suivant présente un exemple effectuant un ET logique sur tous les éléments d'un tableau via l'itérateur fold.

```
node main() returns (o : bool)
var tab : bool^3;
let
  tab = [true, true, true];
  o = fold (&)<<3>>(tab, true);
tel
```

Son pendant avec itérateur mis à plat se contente de passer l'accumulateur d'élément en élément.

 $^{^4}$ En pratique, les outils de synthèse de circuits à partir de code VHDL imposent une dimension maximale.

```
node main(rst_4 : bool) returns (o : bool)
var z_10 : bool; z_9 : bool; z_8 : bool; tab : bool^3;
let
  tab = [true; true; true];
  z_8 = tab[0] & true;
  z_9 = tab[1] & z_8;
  z_10 = tab[2] & z_9;
  o = z_10;
tel
```

Simplification des appels Comme nous le verrons plus bas, les appels de nuds seront compilés en instantiations de composants ; or, les arguments d'une construction VHDL port map sont forcément des identifiants. Autant se simplifier la tâche en amont : on va donc transformer tout appel de noeud en introduisant une variable intermédiaire pour chaque argument.

```
\begin{array}{lll} Simpl(x=ce,eqs) & = \\ & (x=ce) :: eqs \\ Simpl(x=\operatorname{pre}^{ck}e,eqs) & = \\ & (x=\operatorname{pre}^{ck}e) :: eqs \\ Simpl((x_1,\ldots,x_n)=f^{ck}(e_1,\ldots,e_n),eqs) & = \\ & (y_1=e_1) :: \ldots :: (y_n=e_n) :: ((x_1,\ldots,x_n)=f^{ck}(rst,y_1,\ldots,y_n)) :: eqs \\ & \text{où } y_1,\ldots,y_n \text{ sont des noms de variables frais} \\ & SimplNode(\operatorname{node} f(x_1,\ldots,x_n)=y_1,\ldots,y_n \text{ with var } p \text{ in } D) = \\ & \operatorname{node} f(x_1,\ldots,x_n)=y_1,\ldots,y_n \\ & \text{with var } p' \text{ in } fold\_right \ Simpl\ D\ [] \\ & \text{en supposant que que } p' \text{ correspond} \\ & \text{aux variables définies par les nouvelles \'equations.} \end{array}
```

Ces simplifications effectuées, on va s'atteler à la traduction de MiniLS vers MiniVHDL.

3.0.3 MiniLS simplifé vers MiniVHDL

Les idées générales de la traduction de MiniLS simplifié vers MiniVHDL sont les suivantes :

- Chaque noeud MiniLS correspondra à un composant (Mini)VHDL.
- Chaque équation à mémoire (i.e. contenant fby ou pre) va correspondre à un signal, chaque équation combinatoire à une variable locale.
- La réinitialisation logique est gérée en amont comme expliquée ci-dessus, elle est donc implicitement asynchrone (indépendante des fronts montants de l'horloge).
- Les partenaires ont exprimé le désir de pouvoir réinitialiser physiquement toute la mémoire lors du bascument d'un signal précis nommé $hwrst^5$: on ajoute donc ce signal supplémentaire invisible dans le code MiniLS et on génère le code de réinitialisation correspondant lors du traitement du fby.
- Pour respecter la sémantique à Δ -cycles de VHDL, il importe de faire évoluer la mémoire par un pas du calcul uniquement sur front montant de l'horloge.
- En suivant le modèle synchrone, les valeurs calculées par le circuit à d'autres moments que le front montant n'ont pas de sens bien défini ; on les ignorera donc.
- Chaque appel de noeud correspondra à une instantiation. Comme spécifié plus haut, les paramètres effectifs d'un signal VHDL sont obligatoirement des signaux auxquels il faudra assigner la valeur correcte.

 $^{^5}$ Tout comme rst, hwrst est frais.

Traduction des types Les déclarations de types de données ont été laissées implicites aussi bien dans la syntaxe de MiniLS que de MiniVHDL; les possibilités étant exactement les mêmes (énumérations et enregistrements), on choisit de ne pas s'attarder sur leur traduction qui reste une traduction mot-à-mot d'une syntaxe concrète à l'autre.

Traduction des constantes et fonction auxiliaires sur les horloges La fonction TradConst traduit une constante MiniLS en constante MiniVHDL.

```
TradConst(i) = i

TradConst(true) = '1'

TradConst(false) = '0'

TradConst(C) = C
```

La fonction auxiliaire *GuardClock* permet de traduire une horloge MiniLS en expression MiniVHDL de type booléen. Elle sera utilisée pour contrôler la mise à jour des registres, s'assurant que cette dernière n'est effectuée qu'aux instants où l'horloge est effective.

```
GuardClock(\mathtt{base}) = rising\_edge(clk)

GuardClock(ck \text{ on } C(x)) = x = TradConst(C) \text{ and } GuardClock(ck)
```

Tout comme les mises à jour des mémoires, les appels à d'autres noeuds sont dirigés par les horloges qui en donnent la cadence. Il nous faudra donc une fonction voisine de *GuardClock* pour calculer l'expression MiniVHDL correspondant à l'horloge utilisée dans l'appel d'un noeud.

```
ExpClock(\texttt{base}) = clk

ExpClock(ck \text{ on } C(x)) = x = TradConst(C) \text{ and } ExpClock(ck)
```

Traduction des expressions et équations La fonction TradExp traduit les expressions simples MiniLS normalisés et simplifié en expressions MiniVHDL.

```
\begin{array}{lll} TradExp(v) & = & TradConst(v) \\ TradExp(x) & = & x \\ TradExp(\mathbf{op}(e_1,\ldots,e_n)) & = & \mathbf{op}(TradExp(e_1),\ldots,TradExp(e_n)) \\ TradExp(e \ \text{when} \ C(x)) & = & TradExp(e) \end{array}
```

La fonction TradCExp traduit les expressions de contrôle formées d'expressions simples ou de merge imbriqués en instructions MiniVHDL.

```
\begin{array}{ll} TradCExp(x, \texttt{merge}\ y\ (C_1 \Rightarrow ce_1)\ \dots\ (C_n \Rightarrow ce_n)) &=\\ \texttt{case}\ y\ \texttt{of}\ (TradConst(C_1) \Rightarrow TradCExp(x, ce_1))\\ &\dots\\ (TradConst(C_n) \Rightarrow TradCExp(x, ce_n))\\ TradCExp(x, e) &=\\ x ::= TradExp(e) &= \end{array}
```

Enfin, la fonction TradEq permet de passer des équations aux instructions MiniVHDL. Elle prend un argument supplémentaire permettant de compter le nombre d'appels de noeuds afin de générer des arguments supplémentaires, et on se donne une fonction supplémentaire MakeArg(x,i) qui génère un nom de variable frais à partir du nom de variable x et de l'entier i.

La traduction des équations appelant un noeud nécessite des explications concernant la façon de compiler les appels d'un noeud MiniLS qui seront données à la section suivante.

```
\begin{array}{lll} TradEq(x=ce,i) & = & TradCExp(x,ce),i \\ TradEq(x=\operatorname{pre}^{ck}e,i) & = & \operatorname{if} GuardClock(ck) \operatorname{then} \\ & x \in TradExp(e) \\ & \operatorname{end} \operatorname{if},i \\ & = & \operatorname{if} \operatorname{hwrst} \operatorname{then} \\ & x \in y \\ & \operatorname{elsif} GuardClock(ck) \operatorname{then} \\ & x \in TradExp(e) \\ & \operatorname{end} \operatorname{if},i \\ & = & \operatorname{if} \operatorname{hwrst} \operatorname{then} \\ & x \in TradExp(e) \\ & \operatorname{end} \operatorname{if},i \\ & = & \operatorname{mif},i \\ & = & \operatorname{mif},
```

Précisons que par construction, l'interface d'un composant est toujours de la forme $(clk, in_1, \dots, in_n, out_1, \dots, out_n)$

Gestion des tableaux Hormis le cas des itérateurs traités précédemment, la gestion des tableaux n'appelle pas de commentaire particulier, à l'exception de l'anecdotique mais gênante nécessité de déclarer à l'avance les types tableaux (bornes exclues) en VHDL. Deux solutions sont envisageables :

- Calculer la dimension maximale des tableaux rencontrés dans le programme, et utiliser cette information pour pré-déclarer les tableaux VHDL idoines.
- Déclarer quoi qu'il advienne les types de tableaux utiles et refuser les programmes comprenant des dimensions supérieures à une limite fixée à l'avance .

Le compilateur emploie pour l'instant la première méthode, mais la seconde ne nous semble pas dérangeante pour des raisons pragmatiques⁶.

Compilation modulaire et appels de noeuds MiniVHDL offre une forme de modularité basée sur une hiérarchie de composants. Chacun de ces derniers spécifie une liste de composants fils dont les ports (au sens de la figure 6) sont instanciés avec des signaux. Nous prenons donc soin d'utiliser des signaux comme résultats mais aussi arguments ; par souci de simplicité, on introduit des signaux locaux pour chaque argument, signaux qui seront affectés lors de la traduction de l'équation correspondant à l'appel de noeud original.

La fonction GatherPortMaps(D,i) rassemble cette liste de sous-noeuds à partir des appels de noeud présents dans le paquet d'équations D et créé les instantiations de composants correspondantes. L'entier i nous servira à distinguer les appels de noeuds et de créer de nouveaux noms de signaux frais grâce à la fonction MakeArg décrite plus haut. On se donne également une fonction GetArgName(f,n) qui renvoie le nom du n-ème argument du noeud de nom f.

```
 \begin{array}{lll} GatherPortMaps([],i) & = & [] \\ GatherPortMaps(((x_1,\ldots,x_n)=f^{ck}(y_1,\ldots,y_n)) :: eqs,i) & = \\ & \text{port map } f(clk\Rightarrow MakeArg("clk",i) \\ & GetArgName(f,1) \Rightarrow MakeArg(y_1,i) \\ & \dots \\ & GetArgName(f,n) \Rightarrow MakeArg(y_n,i)) \\ :: GatherPortMaps(eqs,i+1) \end{array}
```

On définit ensuite les fonctions auxiliaires NeedVar, Vars, ParamSigs et SignalOfVarDec respectivement chargées de déterminer si une équation introduit des déclarations de variables

 $[\]overline{^6}$ Notons que notre version de l'outil Xilinx ISE refuse par exemple tout tableau de dimension supérieure à trois.

locales ou non, de calculer la liste des variables définies par une équation, de calculer les signaux à passer en arguments aux appels de noeuds présents dans un paquet d'équations et enfin de traduire simplement une déclaration de variable MiniLS en déclaration de signal MiniVHDL avec mode d'utilisation (entrée ou sortie).

```
NeedVar(x = v \, \mathbf{fby}^{ck} \, e) \qquad = false \\ NeedVar((x_1, \dots, x_n) = f^{ck}(y_1, \dots, y_n)) &= false \\ NeedVar(x = ce) &= true \\ \\ Vars(x = v \, \mathbf{fby}^{ck} \, e) &= [x] \\ Vars((x_1, \dots, x_n) = f^{ck}(y_1, \dots, y_n)) &= x_1 :: \dots :: x_n \\ Vars(x = ce) &= [x] \\ \\ ParamSigs(x = v \, \mathbf{fby}^{ck} \, e :: eqs, i) &= [x] \\ ParamSigs(eqs, i) &= \\ ParamSigs((x_1, \dots, x_n) = f^{ck}(y_1, \dots, y_n) :: eqs, i) &= \\ MakeArg("clk", i) :: MakeArg(y_1, i) :: \dots :: MakeArg(y_n, i) \\ :: ParamSigs(eqs, i + 1) \\ ParamSigs(x = ce :: eqs, i) &= \\ ParamSigs(eqs, i) &= \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, mode) &= \text{signal } x : mode TransBaseType(bt) \\ \\ SignalOfVarDec(x : bt, m
```

Traduction des noeuds Enfin, *TradNode* se charge de traduire un noeud en composant MiniVHDL, en créant un signal local pour chaque équation retardée et argument d'appel de noeud, une variable pour chaque équation combinatoire, et la liste de sous-composants requise.

```
TradNode(\mathsf{node}\ f(in) = out\ \mathsf{with}\ \mathsf{var}\ p\ \mathsf{in}\ D) = \\ \mathsf{soit}\ port = \\ clk: \mathsf{in}\ \mathsf{std\_logic}; \\ \{SignalOfVarDec(x:bt,\mathsf{in}) \mid (x:bt) \in in\}; \\ \{SignalOfVarDec(x:bt,\mathsf{out}) \mid (x:bt) \in out\}, \\ \mathsf{soit}\ signals = \{Vars(eq) \mid eq \in D, \neg NeedVar(eq)\}, \\ \mathsf{soit}\ sig\_args = ParamSigs(D,1), \\ \mathsf{soit}\ variables = \{Vars(eq) \mid eq \in D, NeedVar(eq)\}, \\ \mathsf{soit}\ ports = GatherPortMaps(D,1), \\ \mathsf{soit}\ body = fold\_rightTradEqD([],1)\ \mathsf{dans} \\ \mathsf{component}\ f\ \mathsf{port}\ port\ \mathsf{with}\ \mathsf{sig}\ signals \cup sig\_args \\ \mathsf{and}\ \mathsf{var}\ variables\ \mathsf{and}\ \mathsf{subcomponents}\ ports\ \mathsf{in}\ body
```

4 Discussion

5 Conclusion

On a traduit Heptagon vers VHDL en profitant des forces du modèle synchrone : sa sémantique est bien adaptée à une description sous forme de circuits. Le processus de traduction reste simple et compréhensible grâce aux garanties offertes par le synchrone : nul besoin d'écrire plusieurs fois dans le même élément mémorisant par cycle.

Contents

1	Introduction	1
	1.1 Compilation de SCADE/Lustre vers VHDL	1
	1.2 Génération de VHDL à partir d'équations data-flow gardées	2
	1.2.1 Un mot sur la traduction de C vers VHDL	2
2	Heptagon	3
	2.1 Quelques exemples	4
	2.2 Architecture du compilateur	5
3	De Heptagon à VHDL	6
	3.0.1 Syntaxes	
	3.0.2 Simplification de MiniLS normalisé	8
	3.0.3 MiniLS simplifé vers MiniVHDL	9
4	Discussion	12
5	Conclusion	12
\mathbf{A}	Exemples de code généré	13
	A.1 Compteur	13
	A.2 Allocateur de ressource	16
В	Utilisation du compilateur	24

A Exemples de code généré

On présente ici quelques codes générés par notre prototype. En l'état actuel de ce dernier, beaucoup de variables intermédiaires sont générées ; une passe d'optimisation puissante est en développement.

On liste successivement le code MiniLS obtenu à partir de Heptagon, puis le code MiniLS normalisé et ordonnancé, et enfin le code VHDL.

A.1 Compteur

MiniLS initial

```
node count<<n:int>>(event : bool^n; rst : bool) returns (count : int)
var pres : int;
let
  count = ( + )(if rst then 0 else 0 fby count, pres);
  pres =
    (fold (( + ))<<n>>)
        ((map (int_of_bool)<<n>>)(event) every rst, 0);
tel
```

MiniLS normalisé, ordonnancé et simplifié Notons que le noeud compteur est ici instancié avec son paramètre n égal à 4, ceci afin de pouvoir déplier les itérateurs.

```
node count_23(rst_2 : bool; event : bool^4; rst : bool) returns (count : int)
var _v_43 : int; _v_42 : int; _v_41 : int; _v_40 : int; _v_39 : int;
   _v_38 : int; _v_37 : int; _v_36 : int; _v_35 : int; _v_34 : int;
   _v_33 : int; _v_32 : int; z_31 : int; z_30 : int; z_29 : int; z_28 : int;
   z_27 : int; z_26 : int; z_25 : int; z_24 : int; _v_19 : int^4;
   _v_18 : bool^4; _v_17 : bool; _v_16 : int; _v_15 : int; pres : int;
```

```
let
  _{v_17} = (or)(rst_2, rst);
  _{v_37} = event[3];
  _v_39 = event[2];
 _{v_43} = event[0];
 _v_41 = event[1];
  _v_18 = _v_17^4;
  _v_42 = _v_18[0];
  _v_36 = _v_18[3];
 z_24 = int_of_bool(v_42, v_43);
  _v_38 = _v_18[2];
 z_27 = int_of_bool(v_36, v_37);
  _v_40 = _v_18[1];
  z_26 = Compteur2.int_of_bool(_v_38, _v_39);
 z_25 = Compteur2.int_of_bool(_v_40, _v_41);
  _v_19 = [z_27; z_26; z_25; z_24];
  _{v_35} = _{v_19[0]};
  _{v_32} = _{v_19[3]};
  _{v_33} = _{v_19[2]};
  _{v_34} = _{v_19[1]};
 z_28 = (+)(v_35, 0);
 z_29 = (+)(v_34, z_28);
  z_30 = (+)(v_33, z_29);
  z_31 = (+)(_v_32, z_30);
  _v_16 =
    merge rst
      (true -> (0 when true(rst)))
      (false ->
        (merge rst_2 (true -> (0 when true(rst_2)))
                     (false -> (_v_15 when false(rst_2)))
          when false(rst)));
  pres = z_31;
  count = ( + )(_v_16, pres);
  _v_{15} = 0 fby count;
tel
VHDL
use work.types.all;
library ieee;
use ieee.std_logic_1164.all;
entity count_23 is
 port (signal clk_1 : in std_logic; signal hw_rst_3 : in std_logic;
        signal rst_2 : in std_logic;
        signal event : in std_logic_vector (0 to 3);
        signal rst : in std_logic; signal o_count : out integer);
end entity count_23;
architecture rtl of count_23 is
  signal z_24 : integer;
  signal z_27 : integer;
  signal z_26 : integer;
  signal z_25 : integer;
  signal h_v_15 : integer;
  signal arg_ck_4 : std_logic;
  signal arg_v_42 : integer;
  signal arg_v_43 : integer;
```

```
signal arg_ck_3 : std_logic;
  signal arg_v_36 : integer;
  signal arg_v_37 : integer;
  signal arg_ck_2 : std_logic;
  signal arg_v_38 : integer;
  signal arg_v_39 : integer;
  signal arg_ck_1 : std_logic;
  signal arg_v_40 : integer;
  signal arg_v_41 : integer;
  component int_of_bool
   port (signal clk_1 : in std_logic; signal hw_rst_3 : in std_logic;
          signal rst_2 : in std_logic; signal b : in std_logic;
          signal o_o : out integer);
  end component;
  for int_of_bool4: int_of_bool use entity work.int_of_bool;
  for int_of_bool3: int_of_bool use entity work.int_of_bool;
  for int_of_bool2: int_of_bool use entity work.int_of_bool;
  for int_of_bool1: int_of_bool use entity work.int_of_bool;
begin
  update : process (clk_1, hw_rst_3, z_25, z_26, z_27, z_24, rst_2, event,
                   rst)
    variable h_v_17 : std_logic;
   variable h_v_37 : integer;
   variable h_v_39 : integer;
   variable h_v_43 : integer;
   variable h_v_41 : integer;
   variable h_v_18 : std_logic_vector (0 to 3);
   variable h_v_42 : integer;
   variable h_v_36 : integer;
   variable h_v_38 : integer;
   variable h_v_40 : integer;
   variable h_v_{19} : integer_vector (0 to 3);
   variable h_v_35 : integer;
   variable h_v_32 : integer;
   variable h_v_33 : integer;
   variable h_v_34 : integer;
   variable z_28 : integer;
   variable z_29 : integer;
   variable z_30 : integer;
   variable z_31 : integer;
   variable h_v_16 : integer;
   variable pres : integer;
   variable count : integer;
  begin
   h_v_17 := (rst_2 or rst);
   h_v_37 := event(3);
   h_v_39 := event(2);
   h_v_43 := event(0);
   h_v_41 := event(1);
   h_v_18 := (others => h_v_17);
   h_v_42 := h_v_18(0);
   h_v_36 := h_v_18(3);
   arg_ck_4 <= clk_1;</pre>
   arg_v_42 <= h_v_42;
   arg_v_43 <= h_v_43;
   h_v_38 := h_v_18(2);
   arg_ck_3 <= clk_1;
   arg_v_36 <= h_v_36;
```

```
arg_v_37 <= h_v_37;
    h_v_{40} := h_v_{18(1)};
    arg_ck_2 <= clk_1;
    arg_v_38 <= h_v_38;
    arg_v_39 <= h_v_39;
    arg_ck_1 <= clk_1;</pre>
    arg_v_40 <= h_v_40;
    arg_v_41 <= h_v_41;
    h_v_19 := (0 \Rightarrow z_27, 1 \Rightarrow z_26, 2 \Rightarrow z_25, 3 \Rightarrow z_24);
    h_v_35 := h_v_19(0);
    h_v_32 := h_v_19(3);
    h_v_33 := h_v_19(2);
    h_v_34 := h_v_19(1);
    z_28 := (h_v_35 + 0);
    z_29 := (h_v_34 + z_28);
    z_30 := (h_v_33 + z_29);
    z_31 := (h_v_32 + z_30);
    case rst is
      when '1' => h_v_16 := 0;
      when '0' => case rst_2 is
                     when '1' => h_v_{16} := 0;
                     when '0' => h_v_16 := h_v_15;
                     when others => null;
                   end case;
      when others => null;
    end case;
    pres := z_31;
    count := (h_v_16 + pres);
    if (hw_rst_3 = '1') then
      h_v_15 \le 0;
    elsif rising_edge(clk_1) then
      h_v_15 \le count;
    end if;
    o_count <= count;</pre>
  end process update;
  int_of_bool4: int_of_bool port map (clk_1 => arg_ck_4,
                                          hw_rst_3 => hw_rst_3,
                                          rst_2 \Rightarrow arg_v_{42}, b \Rightarrow arg_v_{43},
                                         o_o => z_24);
  int_of_bool3: int_of_bool port map (clk_1 => arg_ck_3,
                                         hw_rst_3 => hw_rst_3,
                                         rst_2 => arg_v_36, b => arg_v_37,
                                         o_o => z_27);
  int_of_bool2: int_of_bool port map (clk_1 => arg_ck_2,
                                         hw_rst_3 => hw_rst_3,
                                         rst_2 \Rightarrow arg_v_38, b \Rightarrow arg_v_39,
                                         o_o => z_26);
  int_of_bool1: int_of_bool port map (clk_1 => arg_ck_1,
                                         hw_rst_3 => hw_rst_3,
                                         rst_2 \Rightarrow arg_v_40, b \Rightarrow arg_v_41,
                                         o_o => z_25);
end architecture rtl;
```

A.2 Allocateur de ressource

MiniLS initial

```
type st_2 = IDLE1_1|IDLE0_1|ALLOC1_1|ALLOC0_1
```

```
node alloc(r0 : bool; r1 : bool) returns (g0 : bool; g1 : bool)
var ns_31 : st_2; nr_30 : bool; ns_29 : st_2; nr_28 : bool; ns_27 : st_2;
    nr_26 : bool; ns_25 : st_2; nr_24 : bool; ck_23 : st_2; pnr_14 : bool;
    nr_13 : bool; r_12 : bool; ns_11 : st_2; r_22 : bool; r_21 : bool;
    r_20 : bool; r_19 : bool; r_18 : bool; r_17 : bool; r_16 : bool;
let.
 r_22 = true fby r_18;
 r_21 = true fby r_17;
 r_20 = true fby r_16;
 r_19 = true fby r_15;
 r_18 =
    merge ck_23
      (ALLOC1_1 -> (false when ALLOC1_1(ck_23)))
       (ALLOCO_1 \rightarrow (r_22 \text{ when } ALLOCO_1(ck_23)))
       (IDLE1_1 \rightarrow (r_22 when IDLE1_1(ck_23)))
      (IDLE0_1 \rightarrow (r_22 \text{ when } IDLE0_1(ck_23)));
  r_17 =
    merge ck_23
      (ALLOC1_1 \rightarrow (r_21 \text{ when } ALLOC1_1(ck_23)))
       (ALLOCO_1 -> (false when ALLOCO_1(ck_23)))
       (IDLE1_1 \rightarrow (r_21 when IDLE1_1(ck_23)))
      (IDLEO_1 -> (r_21 when IDLEO_1(ck_23)));
  r_16 =
    merge ck_23
      (ALLOC1_1 \rightarrow (r_20 \text{ when } ALLOC1_1(ck_23)))
       (ALLOCO_1 \rightarrow (r_20 \text{ when } ALLOCO_1(ck_23)))
       (IDLE1_1 -> (false when IDLE1_1(ck_23)))
      (IDLE0_1 \rightarrow (r_20 \text{ when } IDLE0_1(ck_23)));
  r_{15} =
    merge ck_23
      (ALLOC1_1 \rightarrow (r_19 \text{ when } ALLOC1_1(ck_23)))
      (ALLOCO_1 \rightarrow (r_19 \text{ when } ALLOCO_1(ck_23)))
      (IDLE1_1 -> (r_19 when IDLE1_1(ck_23)))
      (IDLEO_1 -> (false when IDLEO_1(ck_23)));
  nr_13 =
    merge ck_23
       (ALLOC1_1 -> nr_30)(ALLOC0_1 -> nr_28)(IDLE1_1 -> nr_26)
      (IDLE0_1 \rightarrow nr_24);
  ns_11 =
    merge ck_23
      (ALLOC1_1 -> ns_31)(ALLOC0_1 -> ns_29)(IDLE1_1 -> ns_27)
      (IDLE0_1 \rightarrow ns_25);
  g1 =
    merge ck_23
      (ALLOC1_1 -> (true when ALLOC1_1(ck_23)))
       (ALLOCO_1 -> (false when ALLOCO_1(ck_23)))
       (IDLE1_1 -> (false when IDLE1_1(ck_23)))
      (IDLEO_1 -> (false when IDLEO_1(ck_23)));
  g0 =
    merge ck_23
      (ALLOC1_1 -> (false when ALLOC1_1(ck_23)))
      (ALLOCO_1 -> (true when ALLOCO_1(ck_23)))
      (IDLE1_1 -> (false when IDLE1_1(ck_23)))
      (IDLEO_1 -> (false when IDLEO_1(ck_23)));
  (ns_31, nr_30) =
    if not((r1 when ALLOC1_1(ck_23)))
    then ((IDLEO_1 when ALLOC1_1(ck_23)), (true when ALLOC1_1(ck_23)))
```

```
(ns_29, nr_28) =
    if not((r0 when ALLOCO_1(ck_23)))
    then ((IDLE1_1 when ALLOCO_1(ck_23)), (true when ALLOCO_1(ck_23)))
    else ((ALLOCO_1 when ALLOCO_1(ck_23)), (false when ALLOCO_1(ck_23)));
  (ns_27, nr_26) =
    if (r1 when IDLE1_1(ck_23))
   then ((ALLOC1_1 when IDLE1_1(ck_23)), (true when IDLE1_1(ck_23)))
    else if ( & )((r0 when IDLE1_1(ck_23)), not((r1 when IDLE1_1(ck_23))))
         then ((ALLOCO_1 when IDLE1_1(ck_23)), (true when IDLE1_1(ck_23)))
         else ((IDLE1_1 when IDLE1_1(ck_23)), (false when IDLE1_1(ck_23)))
  (ns_25, nr_24) =
    if (r0 when IDLEO_1(ck_23))
    then ((ALLOCO_1 when IDLEO_1(ck_23)), (true when IDLEO_1(ck_23)))
    else if (&)((r1 when IDLEO_1(ck_23)), not((r0 when <math>IDLEO_1(ck_23))))
         then ((ALLOC1_1 when IDLEO_1(ck_23)), (true when IDLEO_1(ck_23)))
         else ((IDLE0_1 when IDLE0_1(ck_23)), (false when IDLE0_1(ck_23)))
  ck_23 = IDLE0_1 fby ns_11;
 pnr_14 = false fby nr_13;
 r_12 = pnr_14;
tel
MiniLS normalisé, ordonnancé et simplifié
type st_2 = IDLE1_1|IDLE0_1|ALLOC1_1|ALLOC0_1
node alloc(rst_2 : bool; r0 : bool; r1 : bool) returns (g0 : bool; g1 : bool)
var _v_43 : bool; _v_42 : st_2; _v_41 : bool; _v_40 : bool; _v_39 : bool;
    _v_38 : bool; _v_37 : bool; _v_36 : bool; _v_35 : bool; _v_34 : bool;
    _v_33 : bool; _v_32 : bool; ns_31 : st_2; nr_30 : bool; ns_29 : st_2;
   nr_28 : bool; ns_27 : st_2; nr_26 : bool; ns_25 : st_2; nr_24 : bool;
   ck_23 : st_2; pnr_14 : bool; nr_13 : bool; r_12 : bool; ns_11 : st_2;
   r_22 : bool; r_21 : bool; r_20 : bool; r_19 : bool; r_18 : bool;
   r_17 : bool; r_16 : bool; r_15 : bool;
let.
  ck_23 =
   merge rst_2
      (true -> (IDLE0_1 when true(rst_2)))
      (false -> (_v_42 when false(rst_2)));
  r_21 =
      (true -> (true when true(rst_2)))(false -> (_v_33 when false(rst_2)));
  r 20 =
   merge rst_2
     (true -> (true when true(rst_2)))(false -> (_v_34 when false(rst_2)));
 pnr_14 =
   merge rst_2
      (true -> (false when true(rst_2)))(false -> (_v_43 when false(rst_2)));
 r_{19} =
   merge rst_2
      (true -> (true when true(rst_2)))(false -> (_v_35 when false(rst_2)));
 r_22 =
   merge rst_2
      (true -> (true when true(rst_2)))(false -> (_v_32 when false(rst_2)));
  _v_41 = (r0 \text{ when IDLEO}_1(ck_23));
 g0 =
   merge ck_23
```

else ((ALLOC1_1 when ALLOC1_1(ck_23)), (false when ALLOC1_1(ck_23)));

```
(ALLOC1_1 -> (false when ALLOC1_1(ck_23)))
     (ALLOCO_1 -> (true when ALLOCO_1(ck_23)))
     (IDLE1_1 -> (false when IDLE1_1(ck_23)))
     (IDLEO_1 -> (false when IDLEO_1(ck_23)));
r_{18} =
  merge ck_23
     (ALLOC1_1 -> (false when ALLOC1_1(ck_23)))
     (ALLOCO_1 \rightarrow (r_22 \text{ when } ALLOCO_1(ck_23)))
     (IDLE1_1 \rightarrow (r_22 \text{ when } IDLE1_1(ck_23)))
     (IDLE0_1 \rightarrow (r_22 \text{ when } IDLE0_1(ck_23)));
r_{17} =
  merge ck_23
     (ALLOC1_1 \rightarrow (r_21 \text{ when } ALLOC1_1(ck_23)))
     (ALLOCO_1 -> (false when ALLOCO_1(ck_23)))
     (IDLE1_1 \rightarrow (r_21 when IDLE1_1(ck_23)))
     (IDLEO_1 \rightarrow (r_21 when IDLEO_1(ck_23)));
r_{16} =
  merge ck_23
     (ALLOC1_1 \rightarrow (r_20 \text{ when } ALLOC1_1(ck_23)))
     (ALLOCO_1 \rightarrow (r_20 \text{ when } ALLOCO_1(ck_23)))
     (IDLE1_1 -> (false when IDLE1_1(ck_23)))
     (IDLE0_1 \rightarrow (r_20 when IDLE0_1(ck_23)));
r_15 =
  merge ck_23
     (ALLOC1_1 \rightarrow (r_19 \text{ when } ALLOC1_1(ck_23)))
     (ALLOCO_1 \rightarrow (r_19 \text{ when } ALLOCO_1(ck_23)))
     (IDLE1_1 \rightarrow (r_19 \text{ when } IDLE1_1(ck_23)))
     (IDLEO_1 -> (false when IDLEO_1(ck_23)));
g1 =
  merge ck_23
     (ALLOC1_1 -> (true when ALLOC1_1(ck_23)))
     (ALLOCO_1 \rightarrow (false when ALLOCO_1(ck_23)))
     (IDLE1_1 -> (false when IDLE1_1(ck_23)))
     (IDLEO_1 -> (false when IDLEO_1(ck_23)));
_{v_36} = not((r1 when ALLOC1_1(ck_23)));
_{v_37} = not((r0 when ALLOCO_1(ck_23)));
ns_31 =
  merge _v_36
     (true -> ((IDLEO_1 when ALLOC1_1(ck_23)) when true(_v_36)))
     (false -> ((ALLOC1_1 when ALLOC1_1(ck_23)) when false(_v_36)));
nr_30 =
  merge _v_36
     (true -> ((true when ALLOC1_1(ck_23)) when true(_v_36)))
     (false -> ((false when ALLOC1_1(ck_23)) when false(_v_36)));
_v_39 = (r1 \text{ when IDLE1}_1(ck_23));
ns_29 =
  merge _v_37
     (true -> ((IDLE1_1 when ALLOCO_1(ck_23)) when true(_v_37)))
     (false -> ((ALLOCO_1 when ALLOCO_1(ck_23)) when false(_v_37)));
nr_28 =
  merge _v_37
     (true -> ((true when ALLOCO_1(ck_23)) when true(_v_37)))
     (false -> ((false when ALLOCO_1(ck_23)) when false(_v_37)));
_{v_38} = ( \& )((r0 \text{ when IDLE1}_1(ck_23)), not((r1 \text{ when IDLE1}_1(ck_23))));
v_40 = (\&)((r1 \text{ when IDLEO}_1(ck_23)), not((r0 \text{ when IDLEO}_1(ck_23))));
ns_27 =
  merge _v_39
     (true -> ((ALLOC1_1 when IDLE1_1(ck_23)) when true(_v_39)))
```

```
(false ->
        (merge _v_38
           (true -> ((ALLOCO_1 when IDLE1_1(ck_23)) when true(_v_38)))
           (false -> ((IDLE1_1 when IDLE1_1(ck_23)) when false(_v_38)))
          when false(_v_39)));
 nr_26 =
   merge _v_39
      (true -> ((true when IDLE1_1(ck_23)) when true(_v_39)))
      (false ->
        (merge _v_38
           (true -> ((true when IDLE1_1(ck_23)) when true(_v_38)))
           (false -> ((false when IDLE1_1(ck_23)) when false(_v_38)))
          when false(_v_39));
 nr_24 =
   merge _v_41
      (true -> ((true when IDLEO_1(ck_23)) when true(_v_41)))
      (false ->
        (merge _v_40
           (true -> ((true when IDLE0_1(ck_23)) when true(_v_40)))
           (false -> ((false when IDLEO_1(ck_23)) when false(_v_40)))
          when false(_v_41));
 ns_25 =
   merge _v_41
      (true -> ((ALLOCO_1 when IDLEO_1(ck_23)) when true(_v_41)))
      (false ->
        (merge _v_40
           (true -> ((ALLOC1_1 when IDLE0_1(ck_23)) when true(_v_40)))
           (false -> ((IDLEO_1 when IDLEO_1(ck_23)) when false(_v_40)))
          when false(_v_41));
 nr_13 =
   merge ck_23
      (ALLOC1_1 -> nr_30)(ALLOC0_1 -> nr_28)(IDLE1_1 -> nr_26)
      (IDLE0_1 -> nr_24);
 ns_11 =
   merge ck_23
      (ALLOC1_1 -> ns_31)(ALLOC0_1 -> ns_29)(IDLE1_1 -> ns_27)
      (IDLE0_1 \rightarrow ns_25);
  _{v_{35}} = true fby r_{15};
  _v_42 = IDLE0_1 fby ns_11;
  _v_43 = false fby nr_13;
 r_12 = pnr_14;
  _{v_32} = true fby r_18;
  _{v_33} = true fby r_17;
  _v_34 = true fby r_16;
tel
VHDL
use work.types.all;
library ieee;
use ieee.std_logic_1164.all;
entity alloc is
 port (signal clk_1 : in std_logic; signal hw_rst_3 : in std_logic;
        signal rst_2 : in std_logic; signal r0 : in std_logic;
        signal r1 : in std_logic; signal o_g0 : out std_logic;
        signal o_g1 : out std_logic);
end entity alloc;
```

```
architecture rtl of alloc is
  signal h_v_35 : std_logic;
  signal h_v_42 : st_2;
  signal h_v_43 : std_logic;
  signal h_v_32 : std_logic;
  signal h_v_33 : std_logic;
  signal h_v_34 : std_logic;
begin
 update : process (clk_1, hw_rst_3, rst_2, r0, r1)
   variable ck_23 : st_2;
   variable r_21 : std_logic;
   variable r_20 : std_logic;
   variable pnr_14 : std_logic;
   variable r_19 : std_logic;
   variable r_22 : std_logic;
   variable h_v_41 : std_logic;
   variable g0 : std_logic;
   variable r_18 : std_logic;
   variable r_17 : std_logic;
   variable r_16 : std_logic;
   variable r_15 : std_logic;
   variable g1 : std_logic;
   variable h_v_36 : std_logic;
   variable h_v_37 : std_logic;
   variable ns_31 : st_2;
   variable nr_30 : std_logic;
   variable h_v_39 : std_logic;
   variable ns_29 : st_2;
   variable nr_28 : std_logic;
   variable h_v_38 : std_logic;
   variable h_v_40 : std_logic;
   variable ns_27 : st_2;
   variable nr_26 : std_logic;
   variable nr_24 : std_logic;
   variable ns_25 : st_2;
   variable nr_13 : std_logic;
   variable ns_11 : st_2;
    variable r_12 : std_logic;
  begin
    case rst_2 is
     when '1' => ck_23 := IDLEO_1;
      when '0' => ck_23 := h_v_42;
      when others => null:
    end case;
    case rst_2 is
      when '1' => r_21 := '1';
      when '0' => r_21 := h_v_33;
      when others => null;
    end case;
    case rst_2 is
      when '1' => r_20 := '1';
      when '0' => r_20 := h_v_34;
      when others => null;
    end case;
    case rst_2 is
     when '1' => pnr_14 := '0';
      when '0' => pnr_14 := h_v_43;
```

```
when others => null;
end case;
case rst_2 is
  when '1' => r_19 := '1';
  when '0' => r_19 := h_v_35;
  when others => null;
end case;
case rst_2 is
  when '1' => r_22 := '1';
  when '0' => r_22 := h_v_32;
  when others => null;
end case;
h_v_41 := r0;
case ck_23 is
  when ALLOC1_1 => g0 := '0';
  when ALLOCO_1 => gO := '1';
  when IDLE1_1 => g0 := '0';
  when IDLE0_1 \Rightarrow g0 := '0';
  when others => null;
end case;
case ck_23 is
  when ALLOC1_1 => r_18 := '0';
  when ALLOCO_1 \Rightarrow r_18 := r_22;
  when IDLE1_1 => r_18 := r_22;
  when IDLE0_1 => r_18 := r_22;
  when others => null;
end case;
case ck_23 is
  when ALLOC1_1 => r_17 := r_21;
  when ALLOCO_1 => r_17 := '0';
  when IDLE1_1 => r_17 := r_21;
  when IDLE0_1 => r_17 := r_21;
  when others => null;
end case:
case ck_23 is
  when ALLOC1_1 => r_16 := r_20;
  when ALLOCO_1 => r_16 := r_20;
  when IDLE1_1 => r_16 := 0;
  when IDLE0_1 => r_16 := r_20;
  when others => null;
end case;
case ck_23 is
  when ALLOC1_1 \Rightarrow r_15 := r_19;
  when ALLOCO_1 \Rightarrow r_15 := r_19;
  when IDLE1_1 => r_15 := r_19;
  when IDLE0_1 \Rightarrow r_15 := '0';
  when others => null;
end case;
case ck_23 is
  when ALLOC1_1 => g1 := '1';
  when ALLOCO_1 \Rightarrow g1 := '0';
  when IDLE1_1 \Rightarrow g1 := '0';
  when IDLE0_1 \Rightarrow g1 := '0';
  when others => null;
end case;
h_v_36 := (not r1);
h_v_37 := (not r0);
case h_v_36 is
```

```
when '1' => ns_31 := IDLEO_1;
  when '0' => ns_31 := ALLOC1_1;
  when others => null;
end case;
case h_v_36 is
  when '1' => nr_30 := '1';
 when '0' => nr_30 := '0';
 when others => null;
end case;
h_v_39 := r1;
case h_v_37 is
 when '1' => ns_29 := IDLE1_1;
  when '0' => ns_29 := ALLOCO_1;
  when others => null;
end case;
case h_v_37 is
 when '1' => nr_28 := '1';
  when '0' => nr_28 := '0';
 when others => null;
end case;
h_v_38 := (r0 \text{ and } (not r1));
h_v_{40} := (r1 \text{ and } (not r0));
case h_v_39 is
 when '1' => ns_27 := ALLOC1_1;
  when '0' => case h_v_38 is
                when '1' => ns_27 := ALLOCO_1;
                when '0' => ns_27 := IDLE1_1;
                when others => null;
              end case;
  when others => null;
end case;
case h_v_39 is
  when '1' => nr_26 := '1';
  when '0' => case h_v_38 is
                when '1' => nr_26 := '1';
                when '0' => nr_26 := '0';
                when others => null;
              end case;
  when others => null;
end case;
case h_v_41 is
 when '1' => nr_24 := '1';
  when '0' => case h_v_{40} is
                when '1' => nr_24 := '1';
                when '0' => nr_24 := '0';
                when others => null;
              end case;
  when others => null;
end case;
case h_v_41 is
  when '1' => ns_25 := ALLOCO_1;
  when '0' => case h_v_40 is
                when '1' => ns_25 := ALLOC1_1;
                when '0' => ns_25 := IDLEO_1;
                when others => null;
              end case;
  when others => null;
end case;
```

```
case ck_23 is
      when ALLOC1_1 => nr_13 := nr_30;
      when ALLOCO_1 => nr_13 := nr_28;
      when IDLE1_1 => nr_13 := nr_26;
      when IDLE0_1 => nr_13 := nr_24;
      when others => null;
    end case;
    case ck_23 is
      when ALLOC1_1 => ns_11 := ns_31;
      when ALLOCO_1 => ns_11 := ns_29;
      when IDLE1_1 \Rightarrow ns_11 := ns_27;
      when IDLE0_1 => ns_11 := ns_25;
      when others => null;
    end case;
    if (hw_rst_3 = '1') then
     h_v_35 <= '1';
    elsif rising_edge(clk_1) then
     h_v_35 \le r_15;
    end if;
    if (hw_rst_3 = '1') then
     h_v_42 <= IDLE0_1;
    elsif rising_edge(clk_1) then
     h_v_42 <= ns_11;
    end if;
    if (hw_rst_3 = '1') then
     h_v_43 <= '0';
    elsif rising_edge(clk_1) then
     h_v_43 <= nr_13;
    end if;
   r_12 := pnr_14;
   if (hw_rst_3 = '1') then
      h_v_32 <= '1';
    elsif rising_edge(clk_1) then
     h_v_32 <= r_18;
    end if;
    if (hw_rst_3 = '1') then
      h_v_33 <= '1';
    elsif rising_edge(clk_1) then
     h_v_33 \le r_17;
    end if;
    if (hw_rst_3 = '1') then
     h_v_34 <= '1';
    elsif rising_edge(clk_1) then
     h_v_34 <= r_16;
    end if;
   o_g0 \le g0;
    o_g1 <= g1;
  end process update;
end architecture rtl;
```

B Utilisation du compilateur

Nous supposerons dans ce manuel que l'archive du compilateur a été décompressée dans le répertoire \$HEPTDIR. Cette archive contient le présent rapport, un répertoire exs/ avec une batterie d'exemples Heptagon compilés vers VHDL, et un binaire en code-octet pour la machine abstraite OCaml. Ce dernier peut-être exécuté via ocamlrun heptc, ou bien directement lorsque votre ocamlrun est

présent dans /usr/bin/. Nous supposerons par la suite que c'est le cas et que votre variable d'environnement \$PATH contient \$HEPTDIRbin/.

Pour utiliser le compilateur, il faut tout d'abord renseigner la variable d'environnement \$HEPTLIB spécifiant au compilateur où trouver la bibliothèque standard.

\$ export HEPTLIB=\$HEPTDIR/lib

Vous pouvez ensuite vérifier que le compilateur est disponible et fonctionnel via la commande suivante :

```
$ heptc -version
The Heptagon compiler, version 0.4 (wed. aug. 18 11:17:42 CET 2010)
Standard library in [...]
```

Pour compiler un fichier Heptagon, le compilateur doit être invoqué avec l'option -target. Les arguments possibles pour cette option sont :

- vhdl : génère du code VHDL.
- mls : génère le code à flots de données MiniLS intermédiaire.
- obc : génère un code impératif simple dans le langage idéalisé Obc.
- c : génère du code C.

Les cibles VHDL et C invoquées sur un fichier source.ept produisent respectivement un dossier source_vhdl et source_c qui contiennent les fichiers sources générés. Par exemple :

```
$ cat source.ept
node main() returns (o : int)
let
   o = 0 fby (o + 1);
tel
$ heptc -target vhdl source.ept
$ ls source_vhdl
main.vhd types.vhd
```

L'option -s noeud permet de génèrer le code nécessaire à un exécutable autonome à partir d'un fichier source Heptagon, c'est à dire un *test-bench* dans le cas de VHDL et une fonction main() en ce qui concerne C. Voici un exemple d'utilisation de la sortie C:

```
$ cat source.ept
node noeud() returns (o : int)
let
    o = 0 fby (o + 1);
tel

node main() returns (o : int)
let
    o = noeud() + 1;
tel

$ heptc -target c -s main source.ept
$ ls source_c
_main.c _main.h source.c source.h source_types.c source_types.h
$ cc -Isource_c source_c/*.c -o source
$ ./source 5 # Option indiquant \'a l'ex\'ecutable g\'en\'er\'e de s'arr\^eter apr\'es 5 pas
=> 1
```

- => 2
- => 3
- => 4
- => 5

References

- [1] Darek Biernacki, Jean-Louis Colaco, Grégoire Hamon, and Marc Pouzet. Clock-directed Modular Code Generation of Synchronous Data-flow Languages. In *ACM International Conference on Languages, Compilers, and Tools for Embedded Systems (LCTES)*, Tucson, Arizona, June 2008.
- [2] P. Caspi, D. Pilaud, N. Halbwachs, and J. A. Plaice. Lustre: a declarative language for real-time programming. In *POPL '87: Proceedings of the 14th ACM SIGACT-SIGPLAN symposium on Principles of programming languages*, pages 178–188, New York, NY, USA, 1987. ACM.
- [3] Marc Pouzet. Lucid Synchrone, version 3. Tutorial and reference manual. Université Paris-Sud, LRI, April 2006. Distribution available at: www.lri.fr/~pouzet/lucid-synchrone.