# Revue du projet GenCod

Adrien Guatto et Marc Pouzet LRI

Mardi 5 Octobre 2010

# Contexte scientifique

## Question soulevée dans le cadre du projet GenCod

Générer une description de matériel à partir de programmes écrits en Scade 6.

#### Approche retenue

- Génération modulaire de code VHDL à partir de code data-flow.
- Mise en oeuvre dans un prototype (Heptagon).

## Prototype

- Un sous-ensemble du langage (académique) Lucid Synchrone (Pouzet et al.).
- Traits principaux (data-flow, automates, tableaux) présents dans SCADE 6.





#### Réalisation



#### Les traits marquants d'Heptagon sont :

- Les programmes sont structurés en noeuds contenants des équations de suites ou des automates.
- ▶ Le processus de compilation vérifie des propriétés de sûreté et raffine le programme jusqu'à générer du code impératif (e.g. langage C).
- ▶ Il est possible de générer du code VHDL.


#### Réalisation



#### Les traits marquants d'Heptagon sont :

- Les programmes sont structurés en noeuds contenants des équations de suites ou des automates.
- ▶ Le processus de compilation vérifie des propriétés de sûreté et raffine le programme jusqu'à générer du code impératif (e.g. langage C).
- ▶ Il est possible de générer du code VHDL.

#### Génération de code VHDL



Pour produire du code VHDL, on considère la génération de code depuis un langage intermédiaire data-flow "gardé" (utilisée dans les langages Lucid Synchrone et Scade 6).

La compilation est une suite de réécritures du programme data-flow.

- Chacune est formellement spécifiée et concise.
- ► Chaque étape intermédiaire peut-être vérifiée à posteriori.





## Exemple 1 : compteur - code original

```
node compteur(tick, top : bool) returns (o : int)
var pres : int;
let
  pres = if tick then 1 else 0;
  reset o = (0 fby o) + pres every top;
tel
node main() returns (o : int)
let.
  o = compteur(true fby true fby false fby true,
               false fby false fby true fby false);
tel
```

# Exemple 1 : compteur - exemple de sortie attendue

tick	t	t	f	t	
top	f	f	t	f	
0	1	2	0	1	

# Exemple 1 : compteur - code MiniLS

```
node compteur(tick : bool; top : bool) returns (o : int)
var pres : int;
let
   o = (if top then 0 else 0 fby o) + pres;
   pres = if tick then 1 else 0
tel
```

Le code n'est plus formé que d'équations.



## Exemple 1 : compteur - code MiniLS sans reset

```
node compteur(rst_2 : bool; tick : bool; top : bool)
    returns (o : int)
let
    o = (if top then 0 else (if rst_2 then 0 else (0 fby o)))
    + (if tick then 1 else 0)
tel
```

La réinitialisation logique est explicitée via un paramètre du nœud.

## Exemple 1 : compteur - code MiniLS final

```
node compteur(rst_2 : bool; tick : bool; top : bool) returns (o : int)
var _v_28 : int; _v_27 : int; _v_26 : int;
let
  v 27 =
   merge top
      (true -> (0 when true(top)))
      (false ->
        (merge rst_2
           (true -> (0 when true(rst 2)))
           (false -> ( v 26 when false(rst 2)))
         when false(top)));
  _v_28 = merge tick (true -> (1 when true(tick)))
                     (false -> (0 when false(tick)));
  o = v_27 + v_28;
  _v_26 = 0 fby o
tel
```

Le code est normalisé et ordonnancé.



## Exemple 1 : compteur - code VHDL

```
use work.compteur.all;
library ieee:
use ieee.std logic 1164.all:
entity compteur is
 port (signal clk_1 : in std_logic;
        signal hw_rst_3 : in std_logic;
        signal rst_2 : in std_logic;
        signal tick : in std_logic;
        signal top : in std_logic;
        signal o_o : out integer);
end entity compteur:
architecture rtl of compteur is
  signal h v 26 : integer:
begin
  update : process (clk_1, hw_rst_3, rst_2,
                    tick, top, h_v_26)
    variable h v 27 : integer:
    variable h_v_28 : integer;
    variable o : integer;
  begin
    case top is
      when '1' => h_v_27 := 0;
      when '0' => case rst 2 is
                    when '1' => h v 27 := 0:
                    when '0' => h_v_27 := h_v_26;
                  end case;
    end case:
```

```
case tick is
   when '1' => h_v_28 := 1;
   when '0' => h_v_28 := 0;
end case;
   o := (h_v_27 + h_v_28);
   if (hw_rst_3 = '1') then
    h_v_26 <= 0;
   elsif rising_edge(clk_1) then
    h_v_26 <= o;
   end if;
   o_o <= o;
end process update;
end architecture rt1;</pre>
```



## Exemple 1 : compteur - caractéristiques du code VHDL

#### Simulation comportementale



#### Synthèse

L'outil industriel *Xilinx XST* synthétise une netlist avec des propriétés satisfaisantes :

- ▶ Un additionneur 32 bits pour o.
- ► Un registre 32 bits pour h v 26.



## Exemple 2 : compteur de bits - code original

```
node countbits(x : bool^n; mask : bool^n; sw_mode : bool)
      returns (o : int)
var bits : bool^n;
let
  automaton
    state Simple
      do bits = x;
      unless sw mode then Masked
    state Masked
      do bits = map (\&) << n>>(x, mask);
      unless sw_mode then Simple
  end;
  o = fold (+) <<n>> (map int_of_bool <<n>> (bits), 0);
tel
```

# Exemple 2 : compteur de bits - exemple de sortie attendue

Ici, n = 3.

X	[t,f,f]	[t, t, t]	[t, t, t]	[t, t, t]	
mask	[t, f, t]	[t, f, t]	[t, f, t]	[t, f, t]	
sw_mode	f	t	t	f	
0	1	2	3	3	

## Exemple 2 : compteur de bits - code MiniLS

```
node countbits(x : bool^n; mask : bool^n;
              sw mode : bool) returns (o : int)
var t_71_t_66_87 : bool; t_62_t_57_86 : bool;
   t_53_nr_31_81 : bool; t_49_nr_29_80 : bool;
   ck_33 : __states__1; ck_28 : __states__1;
   pnr 19 : bool:
let
  t 71 t 66 87 = (sw mode when Masked 3(ck 33));
  t 62 t 57 86 = (sw mode when Simple 2(ck 33));
 t_53_nr_31_81 = (false when __Masked__3(ck_28));
  t_49_nr_29_80 = (false when __Simple_2(ck_28));
  ck 33 =
   __Simple__2 fby
     merge ck_28
        ( Masked 3 ->
           ( Masked 3 when Masked 3(ck 28)))
        (__Simple__2 ->
           (__Simple__2 when __Simple__2(ck_28)));
  ck 28 =
   merge ck_33
      ( Masked 3 ->
       if t 71 t 66 87
       then (__Simple__2 when __Masked__3(ck_33))
       else (__Masked__3 when __Masked__3(ck_33)))
      (__Simple__2 ->
       if t_62_t_57_86
       then (__Masked__3 when __Simple__2(ck_33))
       else ( Simple 2 when Simple 2(ck 33))):
```

tel



## Exemple 2 : compteur de bits - code MiniLS sans reset

```
node countbits(rst_2 : bool; x : bool^n; mask : bool^n; sw_mode : bool)
     returns (o : int)
var t 71 t 66 87 : bool: t 62 t 57 86 : bool: t 53 nr 31 81 : bool:
   t 49 nr 29 80 : bool: ck 33 : states 1: ck 28 : : pnr 19 : bool:
let
 ck 33 =
   if rst_2
   then __Simple__2
   else ( Simple 2 fbv
           merge ck_28
             (_Masked_3 -> (_Masked_3 when _Masked_3(ck_28)))
             ( Simple 2 -> ( Simple 2 when Simple 2(ck 28))));
 pnr 19 =
   if rst_2
   then false
   else (false fbv
           merge ck_28 (__Masked__3 -> t_53_nr_31_81)
                       (__Simple__2 -> t_49_nr_29_80);
 o = fold (+) << n>> (map int of bool << n>>
                      (rst_2^n,
                       merge ck_28
                         ( Masked 3 ->
                            map (\&) << n>> (x when Masked 3(ck 28).
                                           mask when __Masked__3(ck_28)))
                         ( Simple 2 -> (x when Simple 2(ck 28)))).
                    0)
tel
```

# Exemple 2 : compteur de bits - code MiniLS final

```
node countbits(rst 2 : bool: x : bool^n: mask : bool^n: v 115 =
               sw mode : bool) returns (o : int)
                                                         merge ck_28 (__Masked__3 -> ...)
                                                                     (__Simple__2 -> ...));
var ...;
let.
                                                       v 112 =
  _v_116 = rst_2^n;
                                                         merge ck_28 (__Masked__3 -> t_53_nr_31_81)
  ck_33 =
                                                                     (__Simple__2 -> t_49_nr_29_80);
   merge rst_2
                                                       v 147 = v 116[0]:
                                                       _v_111 = __Simple__2 fby _v_110;
     (true -> (_Simple_2 when true(rst_2)))
     (false -> (_v_111 when false(rst_2)));
                                                       _v_113 = false fby _v_112;
 pnr 19 =
                                                       v 143 = v 116[2]:
   merge rst 2
                                                       v 144 = v 115[2]:
     (true -> (false when true(rst_2)))
                                                       _v_148 = _v_115[0];
     (false -> ( v 113 when false(rst 2))):
                                                       z_136 = int_of_bool(v_143, v_144);
  t 71 t 66 87 = (sw mode when Masked 3(ck 33));
                                                       z 134 = int of bool(v 147, v 148):
 t_62_t_57_86 = (sw_mode when __Simple_2(ck_33));
                                                       _v_145 = _v_116[1];
  ck_28 = merge ck_33 (__Masked__3 -> ...)
                                                       _v_146 = _v_115[1];
                     ( Simple 2 -> ...):
                                                       z 135 = int of bool(v 145, v 146):
  _v_114 = (x \text{ when } __Masked__3(ck. 28))
                                                       _v_117 = [z_136; z_135; z_134];
        & (mask when __Masked__3(ck_28));
                                                       _v_142 = _v_117[0];
  v 110 = merge ck 28
                                                       v 140 = v 117[2]:
     ( Masked 3 ->
                                                       v 141 = v 117[1]:
         (__Masked__3 when __Masked__3(ck_28)))
                                                       z_137 = (+)(v_142, 0);
                                                       z 138 = ( + )( v 141, z 137);
      ( Simple 2 ->
         ( Simple 2 when Simple 2(ck 28))):
                                                       z 139 = (+)(v 140, z 138):
  t_49_nr_29_80 = (false when __Simple_2(ck_28));
                                                       o = z_139
  t_53_nr_31_81 = (false when __Masked__3(ck_28));
                                                     tel
```

## Exemple 2 : compteur de bits - code VHDL final

```
. . . ;
entity countbits is
 port (signal clk_1 : in std_logic;
        signal hw_rst_3 : in std_logic;
        signal rst 2 : in std logic:
        ...):
end entity countbits;
architecture rtl of countbits is
 . . . ;
 component int of bool
   port (signal clk_1 : in std_logic;
          signal hw_rst_3 : in std_logic;
          signal rst_2 : in std_logic;
          signal b : in std logic:
         signal o_o : out integer);
 end component;
 for int of bool3: int of bool
   use entity work.int of bool:
 . . . ;
begin
 update: process (clk 1, hw rst 3, z 135, ...)
   variable h_v_116 : std_logic_vector (0 to 2);
   . . . ;
 begin
```

```
h_v_{114} := (x \text{ and mask});
   if (hw_rst_3 = '1') then
      h_v_111 <= h_u_Simple_u_2;
    elsif rising edge(clk 1) then
      h v 111 <= h v 110:
    end if:
    arg ck 3 <= clk 1:
    arg_v_143 <= h_v_143;
    arg v 144 <= h v 144:
    z_137 := (h_v_142 + 0);
   z_138 := (h_v_141 + z_137);
   z 139 := (h v 140 + z 138);
   o := z 139:
    0_0 <= 0;
  end process update:
  int of bool3: int of bool
 port map (clk_1 => arg_ck_3,
            hw rst 3 => hw rst 3.
            rst 2 => arg v 143.
            b => arg_v_144,
            o_o => z_136);
  . . . :
end architecture rtl:
```



# Exemple 2 : compteur de bits - caractéristiques du code VHDI

#### Simulation comportementale



#### Synthèse

Xilinx XST synthétise une netlist avec des propriétés satisfaisantes :

- Deux additionneurs 32 bits.
- ▶ Un registre 1 bit.



#### Conclusion

- Le langage traité est un sous-ensemble de Scade 6.
- ▶ Le prototype est raisonnablement petit.
- ► Les langages intermédiaires data-flow des compilateurs synchrones sont un bon point d'entrée pour la génération de code VHDL.