Revue du projet GenCod

Adrien Guatto et Marc Pouzet

Mardi 5 Octobre 2010

Contexte scientifique

Question soulevée dans le cadre du projet GenCod Comment générer une description de matériel à partir de programmes écrits en Scade?



Contexte scientifique

Question soulevée dans le cadre du projet GenCod

Comment générer une description de matériel à partir de programmes écrits en Scade ?

Approche retenue

Étudier la question et proposer une solution dans le cadre d'un langage laboratoire simplifié mais suffisamment proche de Scade 6 pour un transfert ultérieur vers celui-ci.

Contexte scientifique

Question soulevée dans le cadre du projet GenCod

Comment générer une description de matériel à partir de programmes écrits en Scade ?

Approche retenue

Étudier la question et proposer une solution dans le cadre d'un langage laboratoire simplifié mais suffisamment proche de Scade 6 pour un transfert ultérieur vers celui-ci.

Véhicule de l'expérience

Heptagon est un sous-ensemble de Lucid Synchrone, langage synchrone académique (Pouzet et al.) dont les principes de constructions furent repris dans Scade 6



Réalisation



Les traits marquants d'Heptagon sont :

- Les programmes sont structurés en noeuds contenants des équations de suites ou des automates.
- ▶ Le processus de compilation vérifie des propriétés de sûreté et raffine le programme jusqu'à générer du code impératif (e.g. langage C).
- ▶ Il est possible de générer du code VHDL.


Réalisation



Les traits marquants d'Heptagon sont :

- Les programmes sont structurés en noeuds contenants des équations de suites ou des automates.
- ▶ Le processus de compilation vérifie des propriétés de sûreté et raffine le programme jusqu'à générer du code impératif (e.g. langage C).
- ▶ Il est possible de générer du code VHDL.

Génération de code VHDL




Pour produire du code VHDL, deux points de départ sont possibles :

- 1. Le code C produit par le compilateur original (Scade ou Heptagon). Cette approche est celle de la société GeenSoft.
- 2. La représentation intermédiaire à flots de données interne au compilateur du langage synchrone.



Génération de code VHDL



Pour produire du code VHDL, deux points de départ sont possibles :

- Le code C produit par le compilateur original (Scade ou Heptagon). Cette approche est celle de la société GeenSoft.
- 2. La représentation intermédiaire à flots de données interne au compilateur du langage synchrone.

Nous avons retenu le second cheminement, et l'avons clairement spécifié afin de pouvoir envisager une certification DO-178B ultérieure.



Exemple 1 : compteur - code original

```
node compteur(tick, top : bool) returns (o : int)
var pres : int;
let
  pres = if tick then 1 else 0;
  reset o = (0 fby o) + pres every top;
tel
node main() returns (o : int)
let.
  o = compteur(true fby true fby false fby true,
               false fby false fby true fby false);
tel
```

Exemple 1 : compteur - exemple de sortie attendue

tick	t	t	t	f	
top	f	f	t	f	
0	1	2	1	1	

Exemple 1 : compteur - code MiniLS

```
node compteur(tick : bool; top : bool) returns (o : int)
var pres : int;
let
   o = (if top then 0 else 0 fby o) + pres;
   pres = if tick then 1 else 0
tel
```

Le code n'est plus formé que d'équations.



Exemple 1 : compteur - code MiniLS sans reset

```
node compteur(rst_2 : bool; tick : bool; top : bool)
    returns (o : int)
let
    o = (if top then 0 else (if rst_2 then 0 else (0 fby o)))
    + (if tick then 1 else 0)
tel
```

La réinitialisation logique est explicitée via un paramètre du nœud.

Exemple 1 : compteur - code MiniLS final

```
node compteur(rst_2 : bool; tick : bool; top : bool) returns (o : int)
var _v_28 : int; _v_27 : int; _v_26 : int;
let
  v 27 =
   merge top
      (true -> (0 when true(top)))
      (false ->
        (merge rst_2
           (true -> (0 when true(rst 2)))
           (false -> ( v 26 when false(rst 2)))
         when false(top)));
  _v_28 = merge tick (true -> (1 when true(tick)))
                     (false -> (0 when false(tick)));
  o = v_27 + v_28;
  _v_26 = 0 fby o
tel
```

Le code est normalisé et ordonnancé.



Exemple 1 : compteur - code VHDL

```
use work.compteur.all;
library ieee:
use ieee.std logic 1164.all:
entity compteur is
 port (signal clk_1 : in std_logic;
        signal hw_rst_3 : in std_logic;
        signal rst_2 : in std_logic;
        signal tick : in std_logic;
        signal top : in std_logic;
        signal o_o : out integer);
end entity compteur:
architecture rtl of compteur is
  signal h v 26 : integer:
begin
  update : process (clk_1, hw_rst_3, rst_2,
                    tick, top, h_v_26)
    variable h v 27 : integer:
    variable h_v_28 : integer;
    variable o : integer;
  begin
    case top is
      when '1' => h_v_27 := 0;
      when '0' => case rst 2 is
                    when '1' => h v 27 := 0:
                    when '0' => h_v_27 := h_v_26;
                  end case;
    end case:
```

```
case tick is
   when '1' => h_v_28 := 1;
   when '0' => h_v_28 := 0;
end case;
   o := (h_v_27 + h_v_28);
   if (hw_rst_3 = '1') then
    h_v_26 <= 0;
   elsif rising_edge(clk_1) then
    h_v_26 <= o;
   end if;
   o_o <= o;
end process update;
end architecture rt1;</pre>
```



Exemple 1 : compteur - caractéristiques du code VHDL

Simulation comportementale



Synthèse

L'outil industriel *Xilinx XST* synthétise une netlist avec des caractéristiques satisfaisantes :

- ▶ Un additionneur 32 bits pour o.
- ▶ Un registre 32 bits pour h v 26.



Exemple 2 : compteur de bits - code original

```
node countbits(x : bool^n; mask : bool^n; sw_mode : bool)
      returns (o : int)
var bits : bool^n;
let
  automaton
    state Simple
      do bits = x;
      unless sw mode then Masked
    state Masked
      do bits = map (\&) << n>>(x, mask);
      unless sw_mode then Simple
  end;
  o = fold (+) <<n>> (map int_of_bool <<n>> (bits), 0);
tel
```

Exemple 2 : compteur de bits - exemple de sortie attendue

Ici, n = 3.

X	[t,f,f]	[t, t, t]	[t, t, t]	[t, t, t]	
mask	[t, f, t]	[t, f, t]	[t, f, t]	[t, f, t]	
sw_mode	f	t	t	f	
0	1	2	3	3	

Exemple 2 : compteur de bits - code MiniLS

```
node countbits(x : bool^n; mask : bool^n;
               sw mode : bool) returns (o : int)
var t_71_t_66_87 : bool; t_62_t_57_86 : bool;
   t_53_nr_31_81 : bool; t_49_nr_29_80 : bool;
   ck_33 : __states__1; ck_28 : __states__1;
   pnr 19 : bool:
let
  t 71 t 66 87 = (sw mode when Masked 3(ck 33));
  t 62 t 57 86 = (sw mode when Simple 2(ck 33));
 t_53_nr_31_81 = (false when __Masked__3(ck_28));
  t_49_nr_29_80 = (false when __Simple__2(ck_28));
  ck 33 =
   __Simple__2 fby
     merge ck_28
        ( Masked 3 ->
           ( Masked 3 when Masked 3(ck 28)))
        (__Simple__2 ->
           (__Simple__2 when __Simple__2(ck_28)));
  ck 28 =
   merge ck_33
      ( Masked 3 ->
       if t 71 t 66 87
       then (__Simple__2 when __Masked__3(ck_33))
       else (__Masked__3 when __Masked__3(ck_33)))
      (__Simple__2 ->
       if t_62_t_57_86
       then (__Masked__3 when __Simple__2(ck_33))
       else ( Simple 2 when Simple 2(ck 33))):
```

tel



Exemple 2 : compteur de bits - code MiniLS sans reset

```
node countbits(rst_2 : bool; x : bool^n; mask : bool^n; sw_mode : bool)
     returns (o : int)
var t 71 t 66 87 : bool: t 62 t 57 86 : bool: t 53 nr 31 81 : bool:
   t 49 nr 29 80 : bool: ck 33 : states 1: ck 28 : : pnr 19 : bool:
let
 ck 33 =
   if rst_2
   then __Simple__2
   else ( Simple 2 fbv
           merge ck_28
             (_Masked_3 -> (_Masked_3 when _Masked_3(ck_28)))
             ( Simple 2 -> ( Simple 2 when Simple 2(ck 28))));
 pnr 19 =
   if rst_2
   then false
   else (false fbv
           merge ck_28 (__Masked__3 -> t_53_nr_31_81)
                       (__Simple__2 -> t_49_nr_29_80);
 o = fold (+) << n>> (map int of bool << n>>
                      (rst_2^n,
                       merge ck_28
                         ( Masked 3 ->
                            map (\&) << n>> (x when Masked 3(ck 28).
                                           mask when __Masked__3(ck_28)))
                         ( Simple 2 -> (x when Simple 2(ck 28)))).
                    0)
tel
```

Exemple 2 : compteur de bits - code MiniLS final

```
node countbits(rst_2 : bool; x : bool^n; mask : bool^n; sw_mode : bool)
returns (o : int)
var v 148 : bool: v 147 : bool: v 146 : bool: v 145 : bool:
   _v_144 : bool; _v_143 : bool; _v_142 : int; _v_141 : int; _v_140 : int;
   z_139 : int; z_138 : int; z_137 : int; z_136 : int; z_135 : int;
   z 134 : int: v 117 : int^n: v 116 : bool^n: v 115 : bool^n:
   v 114 : bool^n: v 113 : bool: v 112 : bool: v 111 : states 1:
   _v_110 : __states__1; t_71_t_66_87 : bool; t_62_t_57_86 : bool;
   t 53 nr 31 81 : bool: t 49 nr 29 80 : bool: ck 33 : states 1:
   ck 28 : : pnr 19 : bool:
let
 v 116 = rst 2^n:
 ck 33 =
   merge rst_2
      (true -> (__Simple__2 when true(rst_2)))
      (false -> ( v 111 when false(rst 2))):
 pnr 19 =
   merge rst_2
     (true -> (false when true(rst 2)))(false -> ( v 113 when false(rst 2))):
 t 71 t 66 87 = (sw mode when Masked 3(ck 33));
 t_62_t_57_86 = (sw_mode when __Simple__2(ck_33));
 ck 28 =
   merge ck 33
     (__Masked__3 ->
       merge t_71_t_66_87
          (true ->
           ((__Simple__2 when __Masked__3(ck_33)) when true(t_71_t_66_87)))
          (false ->
           (( Masked 3 when Masked 3(ck 33)) when false(t 71 t 66 87))))
      ( Simple 2 ->
       merge t_62_t_57_86
         (true ->
           ((__Masked__3 when __Simple__2(ck_33)) when true(t_62_t_57_86)))
          (false ->
           ((__Simple__2 when __Simple__2(ck_33)) when false(t_62_t_57_86))); = > < = >
```

