

《计算机组成原理》 实验报告



实验题目：单周期 CPU

学生姓名：王志强

学生学号：PB18051049

完成日期：2020.05.12

一、实验目标

- 理解计算机硬件的基本组成、结构和工作原理；
- 掌握数字系统的设计和调试方法；
- 熟练掌握数据通路和控制器的设计和描述方法。


二、实验内容

1. 单周期CPU

待设计的单周期CPU可以执行如下6条指令：

- R类指令

- add: $rd \leftarrow rs + rt$ ** $op = 000000, funct = 100000$




- I类指令

- addi: $rt \leftarrow rs + imm$ $op = 001000$
- lw: $rt \leftarrow M(rs + addr)$ $op = 100011$
- sw: $M(rs + addr) \leftarrow rt$ $op = 101011$
- beq: if($rs == rt$) then $pc \leftarrow pc + 4 + addr \ll 2$; else $pc \leftarrow pc + 4$ $op = 000100$




- J类指令

- j: $pc \leftarrow (pc + 4)[31:28] \mid (add \ll 2)[27:0]$ $op = 000010$




待设计的CPU逻辑符号和端口声明如下：




```
1 module cpu_one_cycle( //单周期CPU
2     input clk,         //时钟（上升沿有效）
3     input rst          //异步复位，高电平有效
4 );
5 .....
6 endmodule
```

分析以上待实现指令的功能，设计CPU的数据通路和控制单元（橙色部分）如图-2所示，其中ALU和寄存器堆可以利用实验1和实验2设计的模块来实现，指令存储器ROM和数据存储器RAM均采用IP例化实现，容量为256 x 32位的分布式存储器。

注意：ALU control被并入到了Control模块，ALUOp为3位宽，直接传至ALU，移位和符号拓展模块直接在顶层模块中进行行为描述



- RTL ANALYSIS-Schematic(上下两图左右拼接)



- 根据端口和功能要求，单周期cpu的顶层模块具体实现如下：

```

1  module cpu(
2      input clk,rst
3  );
4
5      wire [31:0] pc_cur,pc_next,pc_plus4,pc_jump,pc_beq,pc_result;
6      wire [31:0] instr; //当前指令
7      wire [4:0] wa; //寄存器堆写入地址
8      wire [31:0] Imm_signext,Imm_shift; //符号拓展后的立即数,左移后的立即数
9      wire [31:0] reg_B; //寄存器堆端口2读出数据
10     wire [31:0] srcA,srcB,ALU_result; //ALU操作数,结果,SrcA也寄存器堆端口1
    数据
11     wire [31:0] mem_dout,result; //DM输出,写回结果

```

```

12     wire RegDst, Jump, Branch, MemtoReg, MemRead, MemWrite, ALUSrc, RegWrite;
    //控制信号
13     wire [2:0] ALUOp;
14     wire PC_Branch, zero;
15
16
17     //data path
18     pc PC(
19         .clk          (clk          ),
20         .rst          (rst          ),
21         .pc_in        (pc_next      ),
22         .pc_out        (pc_cur       )
23     ); //PC
24     ADD PCplus4(
25         .a             (pc_cur       ),
26         .b             (32'd4        ),
27         .y             (pc_plus4     )
28     ); //加法器实现pc+4
29     assign pc_jump = {pc_plus4[31:28], instr[25:0], 2'b00}; //j指令
30
31     ROM IM(
32         .a             (pc_cur[9:2]   ),
33         .spo           (instr         )
34     ); //instr memory
35     MUX2to1 reg_mux(
36         .m             (RegDst        ),
37         .d0            (instr[20:16]  ),
38         .d1            (instr[15:11]  ),
39         .out           (wa           )
40     ); //write rt or rd
41
42     register_file Regs(
43         .clk          (clk          ),
44         .ra0          (instr[25:21]   ),
45         .rd0          (srcA          ),
46         .ra1          (instr[20:16]   ),
47         .rd1          (reg_B         ),
48         .we           (RegWrite      ),
49         .wa           (wa            ),
50         .wd           (result        )
51     ); //register file
52
53     Control_Unit Control(
54         .op            (instr[31:26]   ),
55         .RegDst        (RegDst        ),
56         .Jump          (Jump          ),
57         .Branch        (Branch        ),
58         .MemtoReg      (MemtoReg      ),
59         .MemRead       (MemRead       ), //未使用
60         .MemWrite      (MemWrite      ),
61         .ALUSrc        (ALUSrc        ),
62         .RegWrite      (RegWrite      ),
63         .ALUOp         (ALUOp         )
64     ); //control unit
65
66     MUX2to1 srcB_mux(
67         .m             (ALUSrc        ),
68         .d0            (reg_B         ),

```

```

69     .d1          (Imm_signext    ),
70     .out          (srcB          )
71 );    //src
72 alu ALU(
73     .a            (srcA          ),
74     .b            (srcB          ),
75     .m            (ALUOp         ),
76     .y            (ALU_result    ),
77     .zf           (zero          )
78 );    //alu
79
80 assign Imm_signext = {{16{instr[15]}},instr[15:0]}; //sign extend
81 assign Imm_shift = (Imm_signext<<2);    //shift left2
82
83 ADD PC_beq(
84     .a            (pc_plus4      ),
85     .b            (Imm_shift     ),
86     .y            (pc_beq        )
87 );    //pc_beq or pc_plus4
88 assign PC_Branch = zero&Branch;    //PC_Branch
89 MUX2to1 beq_mux(
90     .m            (PC_Branch     ),
91     .d0           (pc_plus4      ),
92     .d1           (pc_beq        ),
93     .out          (pc_result     )
94 );
95 MUX2to1 jump_mux(
96     .m            (Jump          ),
97     .d0           (pc_result     ),
98     .d1           (pc_jump       ),
99     .out          (pc_next       )
100 );
101
102 RAM DM(
103     .clk          (clk           ),
104     .we           (MemWrite      ),
105     .a            (ALU_result[9:2]), //特别注意指令按字节寻址
106     .d            (reg_B         ),
107     .spo          (mem_dout      )
108 );
109 MUX2to1 result_mux(
110     .m            (MemtoReg      ),
111     .d0           (ALU_result     ),
112     .d1           (mem_dout       ),
113     .out          (result        )
114 );
115
116 endmodule

```

- 核心模块control unit实现

```

1 module Control_Unit(
2     input  [5:0] op,
3     output
4     RegDst, Jump, Branch, MemtoReg, MemRead, MemWrite, ALUSrc, RegWrite,
5     output [2:0] ALUOp //待实现的指令有限，故直接生成alu控制信号
6 );

```

```

6      //实现以下6条指令
7      parameter add  = 6'b000000;
8      parameter addi = 6'b001000;
9      parameter lw   = 6'b100011;
10     parameter sw   = 6'b101011;
11     parameter beq  = 6'b000100;
12     parameter j    = 6'b000010;
13     //add_op = 000,sub_op = 000
14     reg [10:0] control;
15     assign {RegDst,Jump,Branch,MemtoReg,MemRead,
16            MemWrite,ALUSrc,RegWrite,ALUOp} = control;
17
18     always @(op)
19     begin
20         case(op)
21         add : control = 11'b10000001000;
22         addi: control = 11'b00000011000;
23         lw  : control = 11'b00011011000;
24         sw  : control = 11'bx00x0110000;
25         beq : control = 11'bx01x0000001;
26         j   : control = 11'bx1xx00x0xxx;
27         default: control = 11'bxxxxxxxxxx;
28         endcase
29     end
30 endmodule

```

• 仿真MIPS指令

```

1  # 本文档存储器以字节编址
2  # 初始PC = 0x00000000
3
4  .data
5      .word 0,6,0,8,0x80000000,0x80000100,0x100,5,0    #编译成机器码时，编译器
6                                                         会在前面多加个0，所以后面lw指令地址会多加4
7
8  _start:
9      addi $t0,$0,3          #t0=3    0
10     addi $t1,$0,5          #t1=5    4
11     addi $t2,$0,1          #t2=1    8
12     addi $t3,$0,0          #t3=0    12
13
14     add  $s0,$t1,$t0        #s0=t1+t0=8  测试add指令    16
15     lw   $s1,12($0)         #                                20
16     beq  $s1,$s0,_next1     #正确跳到_next            24
17
18     j _fail
19
20 _next1:
21     lw $t0, 16($0)          #t0 = 0x80000000    32
22     lw $t1, 20($0)          #t1 = 0x80000100    36
23
24     add  $s0,$t1,$t0        #s0 = 0x00000100 = 256  40
25     lw   $s1, 24($0)         #                                44
26     beq  $s1,$s0,_next2     #正确跳到_success        48
27
28     j _fail

```

```


29  _next2:
30      add $0, $0, $t2          # $0应该一直为0          56
31      beq $0, $t3, _success    #                          60
32
33  _fail:
34      sw    $t3, 8($0)         # 失败通过看存储器地址0x08里值, 若为0则测试不通过, 最初地
                                # 址0x08里值为0
35      j     _fail
36
37  _success:
38      sw    $t2, 8($0)         # 全部测试通过, 存储器地址0x08里值为1
39      j     _success
40
                                # 判断测试通过的条件是最后存储器地址0x08里值为1, 说明全部通
                                # 过测试

```

• cpu仿真波形及解释


此处可以看到7条指令的仿真(4条addi, 1条add, 1条lw, 1条beq), 图中可以清楚看到指令执行时各部件的端口值, 如pc值、寄存器堆输出端口、ALU结果、控制信号、data memory输出等。

pc_cur = 24时, 为beq指令, 可以看到分支成功, pc_next = 32, 转而执行lw指令




下图仿真了剩余指令, 其中包括beq, add, lw, sw, j指令。

pc_cur = 60时, 为j指令, 可以看到pc_next = 72, 分支成功, 最后根据mem_dout = 1可知x08 = 1




2、调试单元Debug Unit(DBU)

为了方便下载调试，设计一个调试单元DBU，该单元可以用于控制CPU的运行方式，显示运行过程的中间状态和最终运行结果。DBU的端口与CPU以及FPGA开发板外设（拨动/按钮开关、LED指示灯、7-段数码管）的连接如下图所示。为了DBU在不影响CPU运行的情况下，随时监视CPU运行过程中寄存器堆和数据存储器的内容，可以为寄存器堆和数据存储器增加1个用于调试的读端口。




注：图中省略了clk和rst信号

• RTL ANALYSIS-Schematic(顶层模块——连接图)



• 文件架构



- 顶层模块具体实现

```
1 module dbu_top(  
2     input clk,rst, //时钟, 复位  
3     input succ,step, //连续执行, 单步执行  
4     input m_rf,inc,dec, //M/R选择, 地址加减  
5     input [2:0] sel, //输出控制  
6     output [15:0] led, //led  
7     output [7:0] an, //seven segment enable  
8     output [7:0] seg //seven segment output  
9 );  
10  
11 wire run;  
12 wire [235:0] status;  
13 wire [31:0] m_data,rf_data;  
14 wire [7:0] m_rf_addr;  
15 //data path  
16 Debug_Unit dbu(  
17     .clk (clk ),  
18     .rst (rst ),  
19     .succ (succ ),  
20     .step (step ),  
21     .sel (sel ),  
22     .m_rf (m_rf ),  
23     .inc (inc ),  
24     .dec (dec ),  
25     .status (status ),  
26     .m_data (m_data ),  
27     .rf_data (rf_data ),  
28     .run (run ),  
29     .m_rf_addr (m_rf_addr ),  
30     .led (led ),  
31     .an (an ),  
32     .seg (seg )  
33 );  
34  
35 cpu cpu(  
36     .clk (clk ),  
37     .rst (rst ),  
38     .run (run ),  
39     .m_rf_addr (m_rf_addr ),  
40     .status (status ),  
41     .m_data (m_data ),  
42     .rf_data (rf_data )  
43 );  
44  
45 endmodule
```

- 核心模块DBU具体实现

```
1 module Debug_Unit(  
2     input clk,rst, //时钟, 复位  
3     input succ,step, //连续执行, 单步执行  
4     input m_rf,inc,dec, //M/R选择, addr加减  
5     input [2:0] sel, //cpuc查看选择  
6     input [235:0] status,  
7     //pc_in,pc_out,instr,rf_rd1,rf_rd2,alu_y,m_rd,sigal
```

```

7      input [31:0] m_data,rf_data,    //数据读出
8      output run,    //cpu控制, 数码管控制
9      output [7:0] an,    //数码管使能
10     output reg [7:0] m_rf_addr, //地址
11     output reg [15:0] led, //led
12     output [7:0] seg    //数码管显示信号
13 );
14
15     //wire step_clr,inc_clr,dec_clr;
16     wire step_p,inc_p,dec_p;
17     reg [31:0] data;
18     //信号处理,按键需处理,扳动无需处理
19     //上板时要去抖动, 仿真时先注释
20     //jitter_clr step_BTNC(clk,step,step_clr);
21     //jitter_clr inc_BTNU(clk,inc,inc_clr);
22     //jitter_clr dec_BUND(clk,dec,dec_clr);
23     signal_edge step_edge(clk,step,step_p);
24     signal_edge inc_edge(clk,inc,inc_p);
25     signal_edge dec_edge(clk,dec,dec_p);
26
27     assign run = succ|step_p; //run信号
28
29     //m_rf_addr
30     wire inc_dec;
31     assign inc_dec = inc_p|dec_p;    //fpga触发器只能有一个复位、一个时钟
32     always @(posedge inc_dec,posedge rst)
33     begin
34         if(rst)
35             m_rf_addr = 0;
36         else
37             begin
38                 case({inc_p,dec_p})
39                     2'b00,2'b11:m_rf_addr <= m_rf_addr;
40                     2'b01:m_rf_addr <= m_rf_addr-1;
41                     2'b10:m_rf_addr <= m_rf_addr+1;
42                 endcase
43             end
44     end
45
46
47     always @(*)
48     begin
49         led = {{4{1'b0}},status[11:0]};
50         case(sel)
51             3'b000:
52             begin
53                 led = {{8{1'b0}},m_rf_addr};
54                 if(m_rf)
55                     data = m_data;
56                 else
57                     data = rf_data;
58             end
59             3'b001:data = status[235:204];    //pc_in
60             3'b010:data = status[203:172];    //pc_out
61             3'b011:data = status[171:140];    //instr
62             3'b100:data = status[139:108];    //rf_rd1
63             3'b101:data = status[107: 76];    //rf_rd2
64             3'b110:data = status[75 : 44];    //alu_y

```

```

65         3'b111:data = status[43 : 12];    //m_rd
66     endcase
67 end
68
69     seven_segment segment(clk,data,8'hFF,an,seg);
70
71 endmodule
72

```

• CPU模块相应修改(只展示修改部分)


```

1  module cpu(
2      input clk,rst,
3      //为dbu增加端口
4      input run,
5      input [7:0] m_rf_addr,    //dbu读地址
6      output [31:0] m_data,rf_data,    //R/D读出数据
7      output [235:0] status    //CPU内部状态
8  );
9
10     /*...*/
11     //以下代码供dbu使用
12     //修改时钟信号，后续时钟信号都用clk_p
13     wire clk_p;
14     assign clk_p = clk&run;
15     assign status =
16     {pc_next,pc_cur,instr,srcA,reg_B,ALU_result,mem_dout,
17
18     Jump,Branch,RegDst,RegWrite,MemRead,MemtoReg,MemWrite,ALUOp,ALUSrc,zero};
19     /*...*/
20 endmodule


```

• DBU波形仿真及解释

这里显示了我们的第一条指令，图中可以看到sel、step、inc的控制效果以及各端口的输出值。可以看到，当m_rf_addr=8且m_rf=0时，输出寄存器t0的值，为3，与指令结果相符，同时led显示我们的输入地址值8：



下面，我们可以看到后续若干条指令的执行，以及Register File和Data Memory的输出：



- FPGA开发板测试：
 - 返校后进行

三、实验总结

- 分析CPU的数据通路，并对其结构化描述，深入理解计算机硬件的基本组成、结构和工作原理；
- 调试器DBU的设计，增强了数字系统设计能力和调试数字系统的能力；
- 熟练掌握了数据通路和控制器的设计和描述方法。

四、思考题

Q：修改数据通路和控制器，增加支持如下指令：


accm: rd <- M(rs) + rt; op = 000000, funct = 101000

op(6 bits)	rs(5 bits)	rt(5 bits)	rd(5 bits)	shamt(5 bits)	funct(6 bits)
------------	------------	------------	------------	---------------	---------------

A：设计方法、控制器代码如下：

- 数据通路：

增加了控制信号SrcA、D_addr分布作为ALU的A端输入选择和Data Memory地址输入选择，在ALU的A端输入增加了MUX2to1，Data Memory地址端增加了MUX2to1



- Control Unit:

```
1 module Control_Unit(  
2     input [5:0] op,  
3     output  
4     RegDst,Jump,Branch,MemtoReg,MemRead,MemWrite,ALUSrc,RegWrite,  
5     output [2:0] ALUOp, //待实现的指令有限, 故直接生成alu控制信号  
6     output SrcA,D_addr  
7 );  
8 parameter add = 6'b000000;  
9 parameter addi = 6'b001000;  
10 parameter lw = 6'b100011;  
11 parameter sw = 6'b101011;  
12 parameter beq = 6'b000100;  
13 parameter j = 6'b000010;  
14 parameter accm = 6'b000000;  
15 //add_op = 000,sub_op = 000  
16 reg [12:0] control;  
17 assign {RegDst,Jump,Branch,MemtoReg,MemRead,MemWrite,  
18         ALUSrc,RegWrite,ALUOp,SrcA,D_addr}=control;  
19  
20 always @(op)  
21 begin  
22     case(op)  
23     add : control = 13'b1000000100000;  
24     addi: control = 13'b00000001100000;  
25     lw  : control = 13'b0001101100000;  
26     sw  : control = 13'bx00x011000000;  
27     beq : control = 13'bx01x000000100;  
28     j   : control = 13'bx1xx00x0xxx00;  
29     accm: control = 13'b1000100100011;  
30     default: control = 13'bxxxxxxxxxxxx;  
31     endcase  
32 end  
endmodule
```