

# 数字电路与逻辑设计复习

主讲教师: 何云峰 副教授



## 第一章

- □原码,补码,反码
- □常用的BCD码
  - -8421
  - -2421
  - -5421
  - 余3码
- □格雷码

- □5公理,8定理,3规则
- □反演规则和对偶规则的使用
- □最小项和最大项的性质
- □标准与或表达式和标准或与表达式的写法
- □代数化简法 (重要)
- □卡诺图化简法 (重要)



□例2.1:用代数法化简法求逻辑函数的最简 "与-或"表达式。要求:写出详细步骤

$$F = AD + AC + CD + ABD$$


$$F(A,B,D) = A\overline{B}D + B\overline{D} + ABD + \overline{B}\overline{D}$$

回例2.2:已知逻辑函数,用卡诺图化简法求出函数的最简"与-或"表达式以及最简"或-与"表达式。要求:画出卡诺圈。


$$F(A,B,C,D) = \sum m(0,2,5,6,8,10,15) + \sum d(1,4,7,11,13)$$

$$F(A,B,C,D) = \sum m(0,2,4,6,11) + \sum d(3,7,9,10,12,14)$$

$$F(A,B,C,D) = \sum m(0,2,5,6,8,10,15) + \sum d(1,4,7,11,13)$$



$$F = AB + BD + B \cdot D$$



$$F = BD + AB \cdot D$$


$$F = (B + \overline{D})(\overline{A} + \overline{B} + D)$$

- □集成电路的分类
- □半导体器件的开关特性
- □逻辑门电路的功能和外部特性
- □集电极开路门(OC门)和三态输出门(TS门)

#### □触发器

- 两种基本RS触发器的功能、结构、次态函数、 约束方程
- 四种钟控触发器的功能、结构、次态方程、约束方程 束方程
- 主从结构和维持阻塞结构
- 空翻和一次翻转问题
- -波形图(重要)

□例3.1设下图中的触发器为主从J-K触发器, 其初始状态Q1=Q2=0,输入信号及CP端 的波形如图3.70 (b) 所示,试画出Q1, Q2的波形图。




□例3.1解 **CP** (a) Α  $Q_1$  $Q_2$ 

- □组合逻辑的概念、结构和特点
- □组合逻辑电路的分析
  - 逻辑函数
  - 真值表
  - 电路功能: 注意描述输出
  - 化简

- □组合逻辑电路的设计
- □竞争和险象 (注意逻辑函数和电路的对应 关系)
  - 竞争的类别
  - 险象的类别
  - 解决的三种方法

- □ 例4.1试用卡诺图法判 断下图所示电路竞争的 产生情况,要求(1) 求出输出函数表达式; (2) 画出逻辑函数对 应的卡诺图; (3) 根 据卡诺图判断对应组合 逻辑电路在什么条件下
  - 产生险象; (4) 并写出使用冗余项消除险象的逻辑函数表达式。



- □例4.2 设计一个数字逻辑电路。该电路的输入为一位十进制数的8421码ABCD, 2个输出为F1和F2。当输入中1的个数大于或者等于2时,输出F1为1,其它情况下F1为0。当输入的十进制数为合数(即4,6,8,9)时,F2为1,其它情况下F2为0。
  - (1) 求真值表,写出F1和F2的最小项表达式;
- (2) 使用卡诺图进行化简,求F1和F2的最简"与-或"表达式;
- (3) 画出用PLA实现的逻辑阵列图,并指出所用 PLA的容量。


- □同步时序逻辑电路的概念、结构、特点
- □时序逻辑电路的分类
- □同步时序逻辑电路的分析
  - 激励函数和输出函数表达式
  - 次态真值表
  - 状态图和状态表
  - 电路功能:注意描述电路类型、输出,有多余 状态的电路能否自启
  - 时间图



#### □同步时序逻辑电路的设计

- 原始状态图 (注意每个状态的指出箭头数目)
- 状态化简, 等效的定义、判定和性质
- 状态编码
- 确定激励函数和输出函数, 画出电路图
- 无效状态的分析,包括能否自启和是否有错误输出
- ■Mealy型和Moore型电路的特点及区别

- □例5.1 试分析如图所示同步时序逻辑电路,要求:
  - (1) 写输出函数和激励函数表达式; (2) 列出
  - 电路的次态真值表; (3) 做出状态表和状态图;
    - (4) 说明电路功能。



- □例5.2试设计一个Mealy型同步时序的"序列检测器"逻辑电路。设电路有1个输入信号x,有1个输出信号Z。电路检测输入信号x,当遇到输入连续的6个1,即"111111"时,输出Z=1,并回到初始状态。其它情况下Z=0。要求:
- (1) 设依次状态为A、B、C、D、E、F, 其中A为初始状态。试做出电路原始状态图和原始状态表
- (2) 设状态变量为y<sub>3</sub>y<sub>2</sub>y<sub>1</sub>,初始状态为0。A、B、C、D、E、F依次编码为000、001、010、011、100以及101;请写出二进制状态编码

- (3) 若使用D触发器实现电路,求得激励函数和输出函数的最简"与-或"表达式
- (4) 填写无效状态检查表,请问所设计的电路是 否具有自启动功能

□例5.3用T触发器作为存储器件,实现下表所示最小化二进制状态表的功能。(1)列出激励函数和输出函数真值表(2)写出激励函数表达式和输出函数表达式。(3)画出电路图

现态	次态y <sub>2</sub> (n	+1)y <sub>1</sub> (n+1)/Z
$y_2 y_1$	X=0	X=1
0 0	0 1/0	0 0/0
0 1	1 0/0	0 0/0
1 0	1 0/0	1 1/1
1 1	0 1/0	0 0/0


- □异步时序逻辑电路的概念、结构、特点
- □异步时序逻辑电路的分类
- □脉冲异步时序逻辑电路的分析
  - 脉冲异步时序逻辑电路对输入的要求
  - 激励函数和输出函数表达式
  - 次态真值表(注意触发器变化的时间)
  - 状态图和状态表
  - 电路功能:注意描述电路类型、输出,有多余 状态的电路能否自启
  - 时间图




#### □脉冲异步时序逻辑电路的设计

- 原始状态图 (注意每个状态的指出箭头数目)
- 状态化简, 等效的定义、判定和性质
- 状态编码
- 确定激励函数和输出函数,画出电路图,注意 状态不变的情况和输入不允许的情况
- 无效状态的分析,包括能否<mark>自启</mark>和是否有错误 输出

- □例6.1分析下图所示脉冲异步时序逻辑电路。
  - (1) 请写出激励函数(包括时钟),输出函数表达式。(2)请写出电路次态、输出真值表。(3)画出状态图(4)说明功能。



□例6.2分析下图所示电路,回答问题: (1)写出激励函数(包括时钟),输出函数表达式(2)填写电路次态真值表(3)各触发器初态Q<sub>1</sub>Q<sub>2</sub>=00,试画出Q<sub>1</sub>、Q<sub>2</sub>和F的输出波形。



- □例6.3试用T触发器作为存储元件,设计一个电梯人数计数器。电路类型为脉冲异步时序逻辑电路,有2个输入信号X<sub>1</sub>和X<sub>2</sub>,一个输出Z。其中X<sub>1</sub>为加法脉冲信号,X<sub>2</sub>为减法脉冲。当计数值到达电梯人数上限7时输出Z=1,并停止加法计数,其它情况下Z=0。当计数值减为0时,停止减法计数。要求:
  - (1) 试做出电路状态图和状态表;
  - (2) 求出激励函数和输出函数;
  - (3) 画出逻辑电路图。

- □二进制并行加法器
  - 串行进位和并行进位的区别
  - 典型芯片74283的应用
- □译码器和编码器
  - 译码器的种类
  - 典型芯片74138的端口,应用(实现各种逻辑 函数功能)
  - 编码器的基本功能和结构

#### □多路选择器和分配器

- 典型芯片74153的端口,应用(实现各种逻辑 函数功能)
- 分配器的基本功能和结构

#### □计数器

- 计数器的种类
- 典型芯片74193的结构(注意控制端口),功能和应用
- 典型芯片74290的结构(注意控制端口),功能和应用

#### □寄存器

- 典型芯片74194的结构(注意控制端口),功能和应用

#### □集成定时器5G555


- 电路结构和逻辑功能
- 多谐振荡器的结构、原理、周期、频率、占空 比
- 施密特触发器的结构、特点、回差特性

□例7.1 用74153双4路选择器实现3变量逻辑函数的功能,设控制变量为A、B,要求(1) 求出各数据输入端的值(2) 画出电路图(说明: **2个数据选择器的控制端共用**一组引脚)(3)说明电路功能。

$$F_1 = \overline{A} \bullet \overline{BC} + \overline{ABC} + A\overline{B} \bullet \overline{C} + ABC$$


$$F_2 = AC + BC + AB$$

□例7.2 分析下图所实现的电路功能,并回答下述问题。



- □74193工作在什么计数状态;
- □当多路选择器的选择输入端A B=11时,请写出74193的状态变化序列。
- □当多路选择器的选择输入端A B=11时,请 写出该电路输出Z的输出表达式;
- □当多路选择器的选择输入端A B=11时, Z 的输出序列是什么?

□例7.3 分析下图所实现的电路功能,并回答问题。




- □ 当译码器的输入端ABC=101时,请写出第一片74193的状态变化序列。
- □ 当译码器的输入端A BC=101时,请说明 该电路的逻辑功能。
- □ 当译码器的输入端A BC=101时,假设第一片74193的 $Q_B$   $Q_C$   $Q_D$ 分别接多路分配器的 $A_0$   $A_1$  $A_2$ ,请说明该电路的逻辑功能。

### 第八章

- □PLD: 基本概念和表示方法
- **PROM** 
  - 逻辑结构图和阵列图
  - 容量的计算
  - 典型应用

#### 

- 逻辑结构图和阵列图
- 容量的计算
- 典型应用



### 第八章

□ 例8.1某电路的可编程逻辑陈列 (PLA) 如图所示。要求: (1)写出该电路的逻辑表达式; (2) 说明该电路的功能; (3) 用最简组合逻辑电路实现该电路功能,并画出逻辑电路图 (4) 用多路选择器74153实现该电路功能。

