

第四章 组合逻辑电路

主讲教师: 何云峰



本章知识要点

- □组合逻辑电路分析和设计的基本方法
- □组合逻辑电路设计中几个常见的实际问题及其处理
- □组合逻辑电路中的竞争与险象问题



提纲

1 组合逻辑电路分析



- 2 组合逻辑电路设计
- 3 组合逻辑电路的险象

逻辑电路的分类

□组合逻辑电路

- Combinational Logic Circuit
- 电路输出仅取决于当时的输入,而与过去的输入情况无关
- 可完成各种复杂的逻辑功能
- 是时序逻辑电路的组成部分

□时序逻辑电路

- Sequential Logic Circuits
- 电路输出不仅取决于当时的输入,而且也与过去的输入情况有关,即与过去的电路状态有关



组合逻辑电路

□定义

若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关



- 输入信号: *X*₀, *X*₁, ··· , *X*_n
- 输出信号: y_0, y_1, \dots, y_m
- -y = f(x)
 - $y_i = f_i(X_0, X_1, \dots, X_n)$



组合逻辑电路

□特点

- 由逻辑门电路组成
- 不包含任何记忆元件
- 信号是单向传输的,不存在反馈回路




□目的

- 根据给定电路,分析输出与输入之间的逻辑关系
- 得出电路的逻辑功能的描述
- 评估此电路的性能
- 进一步改进电路



组合电路的分析

□步骤




口代数法

根据电路逐级写出各门的输出表达式,直至写出整个电路的输出逻辑表达式



□ 例 1 分析下图所示组合逻辑电路



□真值表

Α	В	С	F
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	



□真值表

Α	В	С	F
0	0	0	
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	




□逻辑功能

Α	В	С	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

三变量非一致电路



□ 例 2 分析下图所示组合逻辑电路。



□逻辑表达式

$$F = \overline{P_4}\overline{P_5}$$

$$= \overline{P_4} + \overline{P_5}$$

$$= P_1 P_2 + AP_3$$

$$= \overline{A}(B + C) + A\overline{BC}$$

$$= \overline{A}(B + C) + A(\overline{B} + \overline{C})$$

$$= A \oplus B + A \oplus C$$

*
$$P_4 = \overline{P_1 P_2}$$

* $P_5 = \overline{AP_3}$

*
$$P_1 = \overline{A}$$

* $P_2 = B + C$

* $P_3 = \overline{BC}$


- □真值表
- □逻辑功能
 - 三变量不一致电路

Α	В	С	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0




□改进电路

$$-F = A \oplus B + A \oplus C$$




□例3分析下图所示逻辑电路





□写出逻辑表达式



$$S = \overline{\overline{AB} \cdot A} \cdot \overline{\overline{AB} \cdot B}$$

$$= \overline{AB} \cdot A + \overline{AB} \cdot B$$

$$= (\overline{A} + \overline{B}) \cdot A + (\overline{A} + \overline{B}) \cdot B$$

$$= \overline{AB} + A\overline{B}$$

$$= A \oplus B$$

$$C = AB$$


□真值表

$$S = A \oplus B$$
 $C = AB$

Α	В	S	С
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


□逻辑功能

- 若将A、B分别作为一位二进制数
 - S是 A、B 相加的"和"
 - C是相加产生的"进位"
- 该电路称作"半加器"
 - 实现两个一位二进制数加法运算
 - 集成芯片



Α	В	S	С
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

□例4:分析如下逻辑电路。






□写出逻辑表达式

$$- w = A \oplus (B + x)$$

$$-x = B \oplus (C + y)$$

$$-y = C \oplus D$$

$$-z = D$$



□逻辑表达式的变换

$$- w = A \oplus (B + x)$$

$$= A \oplus (B + B \oplus (C + D))$$

$$= A \oplus (B + C + D)$$

$$- x = B \oplus (C + y)$$

$$= B \oplus (C + C \oplus D)$$

$$= B \oplus (C + D)$$

$$- y = C \oplus D$$

$$- z = D$$

$$-x = B \oplus (C + y)$$

$$= B \oplus (C + C \oplus D)$$

$$= B \oplus (C + D)$$

$$-y = C \oplus D$$

$$-z = D$$



 $\leftarrow x = B \oplus (C + y)$

 $y = C \oplus D$

包含无关条件的组合逻辑电路设计

□真值表

$$-w = A \oplus (B + C + D) \qquad x = B \oplus (C + D)$$
$$-y = C \oplus D \qquad z = D$$

A	B	C	D	wxyz			
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	~	1	1	0
0	0	1	1	~	1	0	1
0	1	0	0	~	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1

A	В	С	D	w x y z			Z
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1

包含无关条件的组合逻辑电路设计

□逻辑功能


- 二进制变补器
- 16变补器

A	B	С	D	w x y z			Z
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1

A	В	С	D	W	X	у	Z
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1



□例5:分析如下逻辑电路。





□逻辑表达式


$$-A_8 = \overline{B_8 + B_4 + B_2}$$

$$= \overline{B_8} \overline{B_4} \overline{B_2}$$

$$-A_4 = B_4 \oplus B_2$$

$$-A_2 = B_2$$

$$-A_1 = \overline{B_1}$$



□真值表

$$-A_8 = \overline{B_8} \, \overline{B_4} \, \overline{B_2} \qquad A_4 = B_4 \oplus B_2 \qquad A_2 = B_2 \qquad A_1 = \overline{B_1}$$

$B_8 B_4 B_2 B_1$			A_8	A_4	A_2	41	
0	0	0	0	1	0	0	1
0	0	0	1	1	0	0	0
0	0	1	0	0	1	1	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	1	0	0	0	1	1
0	1	1	1	0	0	1	0

$B_8 B_4 B_2 B_1$			$A_8 A_4 A_2 A_1$				
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0
1	0	1	0	0	1	1	1
1	0	1	1	0	1	1	0
1	1	0	0	0	1	0	1
1	1	0	1	0	1	0	0
1	1	1	0	0	0	1	1
1	1	1	1	0	0	1	0

□真值表


- BCD码对9变补器

$B_8 B_4 B_2 B_1$				$A_8 A_4 A_2 A_1$			
0	0	0	0	1	0	0	1
0	0	0	1	1	0	0	0
0	0	1	0	0	1	1	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	1	0	0	0	1	1
0	1	1	1	0	0	1	0


$B_8 B_4 B_2 B_1$				$A_8 A_4 A_2 A_1$			
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0
1	0	1	0	0	1	1	1
1	0	1	1	0	1	1	0
1	1	0	0	0	1	0	1
1	1	0	1	0	1	0	0
1	1	1	0	0	0	1	1
1	1	1	1	0	0	1	0



□例6:分析如下逻辑电路。



□例6:分析如下逻辑电路。



$$F = \overline{(\bar{A} + \bar{B})} \quad (\overline{\bar{A} + C}) \quad (B \oplus C) \quad (B + C)$$



□逻辑表达式化简

$$F = \overline{(\bar{A} + \bar{B})} \quad (\overline{\bar{A} + \bar{C}}) \quad (B \oplus C) \quad (B + C)$$

$$= (AB + \bar{A} + C)(B\bar{C} + \bar{B}C)(B + C)$$

$$= (B + \bar{A} + C)(B\bar{C} + \bar{B}C)(B + C)$$


$$= (B\bar{C} + \bar{B}C) \quad (B + C)$$

$$= B\bar{C} + \bar{B}C$$

$$= B \oplus C$$

□逻辑功能: 异或

□电路优化



提纲

- 1 组合逻辑电路分析
- 2)组合逻辑电路设计




3)组合逻辑电路的险象

组合逻辑电路设计

□逻辑设计

- 根据问题要求完成的逻辑功能,求出在特定条件下实现 给定功能的逻辑电路
- 逻辑综合




□任务

- 将文字描述的设计要求抽象为一种逻辑关系
 - 实际应用中提出的各种设计要求一般是用文字形式描述的
 - 对于组合逻辑电路,即抽象出描述问题的逻辑表达式



□步骤



分析设计要求

- □建立给定问题的逻辑描述
- □关键:正确理解设计要求
- □确定
 - 电路的输入和输出
 - 函数与变量之间的逻辑关系
 - 逻辑表达式
- □方法
 - 真值表法
 - 分析法



- □例1.设计一个三变量的"多数表决电路"。
 - 分析
 - 输入
 - A、B、C --- 分别代表参加表决的3个成员
 - 0表示反对, 1表示赞成
 - 输出
 - *F* --- 表示表决结果
 - 0表示决议被否定, 1表示决议通过
 - 逻辑关系: 当3个变量A、B、C中有2个或2个以上取值为1时, 函数F的值为1, 其他情况下函数F的值为0。



- □ 建立给定问题的逻辑描述
 - 真值表法
 - 逻辑表达式
 - $F(A, B, C) = \sum m (3,5,6,7)$

Α	В	C	F	
0	0	0	0	
0	0	~	0	
0	~	0	0	
0	~	~	~	
1	0	0	0	
1	0	~	~	
1	1	0	1	
1	1	1	1	




- $\square F(A,B,C) = \sum m (3,5,6,7)$
- □最简表达式


$$-F = AB + AC + BC$$

- □ 选择器件
 - 与非门

$$- F = \overline{\overline{AB} + AC + BC}$$
$$= \overline{\overline{AB} \overline{AC} \overline{BC}}$$



□ 画出逻辑电路图





- □真值表法
 - 优点: 规整、清晰
 - 缺点:不方便,尤其当变量较多时十分麻烦
- □ "分析法"
 - 通过对设计要求的分析、理解, 直接写出逻辑表达式



□例2.设计一个比较两个三位二进制数是否相等的数值比较器。

□分析

- 输入:
 - $\bullet \ A = a_0 a_1 a_2, \ B = b_0 b_1 b_2$
 - 6个输入变量
- 输出:
 - 比较结果为函数F
 - 当 A = B 时 , F为1, 否则F为0

□分析

$$A=B$$

$$a_0 = b_0 \quad a_1 = b_1 \quad a_2 = b_2$$

$$f_0 \quad f_1 \quad f_2$$

$$f_0 = 1 \quad \Rightarrow \quad a_0 = b_0 \quad \Rightarrow \quad f_0 = \overline{a_0 \oplus b_0}$$

$$f_1 = 1 \quad \Rightarrow \quad a_1 = b_1 \quad \Rightarrow \quad f_1 = \overline{a_1 \oplus b_1}$$


$$f_2 = 1 \quad \Rightarrow \quad a_2 = b_2 \quad \Rightarrow \quad f_2 = \overline{a_2 \oplus b_2}$$



$$F = f_0 f_1 f_2 = \overline{(a_0 \oplus b_0) + (a_1 \oplus b_1) + (a_2 \oplus b_2)}$$

□电路图

$$F = \overline{(a_0 \oplus b_0) + (a_1 \oplus b_1) + (a_2 \oplus b_2)}$$



- □多输出函数的组合逻辑电路
 - 由同一组输入变量产生多个输出函数
 - 一 应该将多个输出函数当作一个整体考虑,而不应该将其截然分开
 - 关键:
 - 在函数化简时找出各输出函数的公用项,实现对逻辑门的"共享"



- □例3. 设计一个全加器。
 - 要求:能对两个1位二进制数及来自低位的"进位"进行相加,产生本位"和"及向高位"进位"的逻辑电路
 - 全加器可用于实现两个n位数相加

$$A_{n-1} A_{n-2} \cdots A_i \cdots A_1 A_0$$


$$+ B_{n-1} B_{n-2} \cdots B_i \cdots B_1 B_0$$

$$C_{i-1}$$

$$S_i$$

□分析:

- 输入端
 - *A_i*:被加数
 - *B_i*: 加数
 - C_{i-1} : 来自低位的进位输入
- 输出端
 - *S_i*: 本位和
 - C_i : 向高位的进位



□真值表

$$-S_i = \sum m (1,2,4,7)$$

$$- C_i = \sum m (3,5,6,7)$$

A_i	B_i	C_{i-1}	S_i	C_i	
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	1	
1	1	0	0	1	
1	1	1	1	1	

□函数化简

$$-S_{i} = \sum m \quad (1,2,4,7)$$


$$= \overline{A_{i}} \overline{B_{i}} C_{i-1} + \overline{A_{i}} B_{i} \overline{C_{i-1}} + A_{i} \overline{B_{i}} \overline{C_{i-1}} + A_{i} B_{i} C_{i-1}$$

$$= (\overline{A_{i}} B_{i} + A_{i} \overline{B_{i}}) \overline{C_{i-1}} + (\overline{A_{i}} \overline{B_{i}} + A_{i} B_{i}) C_{i-1}$$

$$= (A_{i} \oplus B_{i}) \overline{C_{i-1}} + \overline{A_{i} \oplus B_{i}} C_{i-1}$$


$$= A_{i} \oplus B_{i} \oplus C_{i-1}$$

$$S_{i}$$




□函数化简

$$- C_i = \sum m (3,5,6,7)$$
$$= A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$




□电路图



- 该电路就单个函数而言, S_i、C_i均已达到最简
- 从整体考虑则并非最简

□函数化简



$$A_iB_i$$
 C_i
 C_{i-1}
 00
 0
 1
 1
 1
 1

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_{i} = \sum_{i} m (3,5,6,7)$$

$$= A_{i}B_{i} + \overline{A_{i}}B_{i}C_{i-1} + A_{i}\overline{B_{i}}C_{i-1}$$


$$= A_{i}B_{i} + (\overline{A_{i}}B_{i} + A_{i}\overline{B_{i}}) C_{i-1}$$

$$= A_{i}B_{i} + (A_{i} \oplus B_{i}) C_{i-1}$$

□电路图

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$



- □例4.设计一个乘法器,用于产生两个2位二进制数相乘的积
- □分析
 - -输入: A_1A_0 和 B_1B_0
 - 输出函数
 - $Max(A_1A_0) = 11$ $Max(B_1B_0) = 11$
 - $Max(A_1A_0 \times B_1B_0) = 11$
 - 相乘的积为 $M_3M_2M_1M_0$

$$-M_0=A_0\times B_0$$

$$- M_1 = A_1 \times B_0 + A_0 \times B_1$$

$$- M_2 = A_1 \times B_1 + C_1$$

$$- M_3 = C_2$$

□积项:两输入与门

□和项: 异或门

 $\square C_1$

 $-A_1B_0$ 和 A_0B_1 相加产生的进位

$$- C_1 = 1 \iff A_1 B_0 = 1 \& A_0 B_1 = 1$$

 $- C_1 = A_0 B_1 A_1 B_0$

- $\square C_2$
- $\square C_1$ 和 A_1B_1 相加产生的进位

$$- C_2 = 1 \iff C_1 = 1 \& A_1B_1 = 1$$

$$- C_2 = C_1 A_1 B_1 = A_0 B_1 A_1 B_0$$

$$\square M_0 = A_0 \times B_0$$

$$-M_0 = A_0 B_0$$

$$\square M_1 = A_1 \times B_0 + A_0 \times B_1$$

$$-M_1 = A_0 B_1 \oplus A_1 B_0$$

$$\square M_2 = A_1 \times B_1 + C_1$$

$$-M_2 = C_1 \oplus A_1B_1 = A_0B_1A_1B_0 \oplus A_1B_1$$


$$\square M_3 = C_2$$

$$-M_3 = A_0 B_1 A_1 B_0$$





□电路图

- $-M_0=A_0B_0$
- $-M_1 = A_0 B_1 \oplus A_1 B_0$
- $-M_2 = A_0 B_1 A_1 B_0 \oplus A_1 B_1$
- $M_3 = A_0 B_1 A_1 B_0$



□用全加器如何实现?





- □包含无关条件的逻辑问题
 - 逻辑函数与输入变量的某些取值组合无关
 - 输入变量之间存在的相互制约
 - 问题的某种特殊限定
 - ---
- □包含无关条件的逻辑函数
 - 描述包含无关条件的逻辑问题的逻辑函数



- □无关最小项
 - 和输出无关的输入取值组合对应的最小项
 - 简称:
 - 无关项
 - 任意项



□例: 假定用A、B、C表示计算机中的+、-、×运算,并令变量取值1执行相应运算,则A、B、C三个变量不允许两个或两个以上同时为1。

□分析

- 只能取值: 000, 001, 010, 100
- 不允许出现: 011, 101, 110, 111
- 无关最小项ĀBC, ABC, ABC, ABC
- 包含无关条件的逻辑函数



- □当采用"最小项之和"表达式描述一个包含无关条件的逻辑问题时,<u>函数表达式中是否包含无关项,以及对无关项是令其值为1还是为0,并不影响函数</u>的实际逻辑功能
 - 利无关项用随意性往往可以使逻辑函数得到更好地简化
 - ,从而使设计的电路达到更简




□例5.代码转换器,将 8421 BCD 转换为 2421 BCD

□分析:

- 输入: 4个

- 输出: 4个





□真值表

$B_3B_2B_1B_0$	$F_3F_2F_1F_0$				

□真值表

$B_3B_2B_1B_0$		$F_3F_2F_1F_0$								
0	0	0	0			0	0	0	0	
0	0	0	1			0	0	0	1	
0	0	1	0			0	0	1	0	
0	0	1	1			0	0	1	1	
0	1	0	0			0	1	0	0	
0	1	0	1			1	0	1	1	
0	1	1	0			1	1	0	0	
0	1	1	1			1	1	0	1	
1	0	0	0			1	1	1	0	
1	0	0	1			1	1	1	1	



□真值表

$$- F_3 = \sum m(5,6,7,8,9)$$


$$- F_2 = \sum m(4,6,7,8,9)$$

$$-F_1 = \sum m(2,3,5,8,9)$$


$$- F_0 = \sum m(1,3,5,7,9)$$

B_3	$B_3B_2B_1B_0$			F ₃	F_2	F_1F	⁷ 0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1
0	1	0	0	0	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	1	0	0
0	1	1	1	1	1	0	1
1	0	0	0	1	1	1	0
1	0	0	1	1	1	1	1

$$\Box F_3 = \sum m(5,6,7,8,9)$$





$$F_3 = B_3 \overline{B_2} \overline{B_1} + \overline{B_3} B_2 B_1 + \overline{B_3} B_2 B_0$$



$$F_3 = B_3 + B_2 B_1 + B_2 B_0$$

$$\Box F_2 = \sum m(4,6,7,8,9)$$







$$F_2 = B_3 \overline{B_2} \overline{B_1} + \overline{B_3} B_2 B_1 + \overline{B_3} B_2 \overline{B_0}$$

$$F_2 = B_3 + B_2 B_1 + B_2 \overline{B_0}$$

$$\Box F_1 = \sum m(2,3,5,8,9)$$






$$F_1 = B_3 \overline{B_2} \overline{B_1} + \overline{B_3} \overline{B_2} B_1 + \overline{B_3} B_2 \overline{B_1} B_0 \qquad F_1 = B_3 + \overline{B_2} B_1 + B_2 \overline{B_1} B_0$$


$$F_1 = B_3 + \overline{B_2}B_1 + B_2\overline{B_1}B_0$$



$$\Box F_0 = \sum m(1,3,5,7,9)$$



$$F_0 = \overline{B_3}B_1 + \overline{B_2} \ \overline{B_1}B_0$$



$$F_0 = B_0$$

□例7 设计一个组合逻辑电路,用于判别以余3码表示的1位十进制数是否为合数。

□分析:

- 输入变量: ABCD

- 输出函数: F

- 逻辑关系:

- 当ABCD表示的十进制数为合数(4、6、8、9)时,输出F为1
- 否则F为0。
- 无关项: 0000、0001、0010、1101、1110、1111




□真值表

4	AB	CD		F
0	0	0	0	d
0	0	0	1	d
0	0	1	0	d
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1

	AB	CD		F
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	d
1	1	1	0	d
1	1	1	1	d

 $F(A,B,C,D) = \sum m(7,9,11,12) + \sum d(0,1,2,13,14,15)$


- □ 表达式化简
 - 若不考虑无关项



 $F(A,B,C,D) = A\overline{B}D + AB\overline{C}\overline{D} + \overline{A}BCD$



- □ 表达式化简
 - 若考虑无关项




$$F(A, B, C, D) = AD + AB + BCD$$



□器件选择:与非门

$$F(A,B,C,D) = \overline{AD + AB + BCD} = \overline{AD} \ \overline{AB} \ \overline{BCD}$$

□逻辑电路图





- □在某些问题的设计中,不提供反变量
 - 为了减少各部件之间的连线
- □若直接用非门将原变量转换成相应的反变量,则处 理结果往往是不经济的
 - 通常进行适当的变换,以便尽可能减少非门数量。



□例7.输入不提供反变量时,用与非门实现逻辑函数


$$F(A,B,C,D) = \bar{A}B + B\bar{C} + A\bar{B}C + AC\bar{D}$$

- □分析
 - F已经是 "与-或"表达式,是否最简?
 - 故可直接变换成"与非-与非"表达式

$$F(A,B,C,D) = \bar{A}B + B\bar{C} + A\bar{B}C + AC\bar{D}$$
$$= \overline{\bar{A}B} \cdot \overline{B\bar{C}} \cdot \overline{A\bar{B}C} \cdot \overline{AC\bar{D}}$$



 $\square F(A,B,C,D) = \overline{\overline{AB} \cdot \overline{BC} \cdot \overline{ABC} \cdot \overline{ACD}}$






□对函数F的表达式作整理

$$= \bar{A}B + B\bar{C} + A\bar{B}C + AC\bar{D}$$

$$= B(\bar{A} + \bar{C}) + AC(\bar{B} + \bar{D})$$

$$= B\overline{AC} + AC\overline{BD}$$

$$= \overline{\overline{B}\overline{A}\overline{C}} \cdot \overline{\overline{A}\overline{C}\overline{B}\overline{D}}$$



□例8.设计一个组合逻辑电路,用来判断献血者与受血者血型是否相容。

献血	受 血					
	Α	В	AB	0		
Α	√		√			
В		√	√			
AB			√			
0	√	√	√	√		



□分析:

- 电路输入变量为献血者血型和受血者血型。
- 血型共4种
 - 可用两个变量的4种编码进行区分
 - WX表示献血者血型, YZ表示受血者血型

□ 血型编码

血型	WX (献血)	YZ (受血)
Α	00	00
В	01	01
AB	10	10
0	11	11



□设电路输出用F表示

献血	受 血					
	Α	В	AB	0		
Α	√		√			
В		√	√			
AB			√			
0	√	√	√	√		

血型	WX (献血)	YZ (受血)
Α	00	00
В	01	01
AB	10	10
0	11	11



□设电路输出用F表示

献血	受 血					
	Α	В	AB	0		
Α	1		1			
В		1	1			
AB			1			
0	1	1	1	1		

血型	WX (献血)	YZ (受血)
Α	00	00
В	01	01
AB	10	10
0	11	11



□设电路输出用F表示


献血	受 血					
	00	01	10	11		
00	1		1			
01		1	1			
10			1			
11	1	1	1	1		

血型	WX (献血)	YZ (受血)
Α	00	00
В	01	01
AB	10	10
0	11	11



□设电路输出用F表示


献血	受 血				
	00	01	10	11	
00	1		1		
01		1	1		
10			1		
11	1	1	1	1	



$$F(W,X,Y,Z) = WX + \overline{W}\overline{X}\,\overline{Z} + X\overline{Y}Z + Y\overline{Z}$$
$$= \overline{WX} \cdot \overline{\overline{W}}\overline{X}\,\overline{\overline{Z}} \cdot \overline{X}\overline{\overline{Y}Z} \cdot \overline{Y}\overline{\overline{Z}}$$



$$\square F(W,X,Y,Z) = \overline{WX} \cdot \overline{W} \overline{X} \overline{Z} \cdot \overline{X} \overline{Y} \overline{Z} \cdot \overline{Y} \overline{Z}$$





□分析:

- 对该问题的逻辑描述与血型编码是直接相关的

献血	受 血				
	Α	В	AB	0	
Α	1		1		
В		1	1		
AB			1		
0	1	1	1	1	

血型	WX (献血)	YZ (受血)
Α	00	00
AB	01	01
0	10	10
В	11	11


□A:00

B:11

AB:01

O:10


献血	受 血				
	00	11	01	10	
00	1		1		
11		1	1		
01			1		
10	1	1	1	1	



$$F(W, X, Y, Z) = (W + \overline{Y})(\overline{X} + Z)$$
$$= \overline{W + \overline{Y}} \cdot \overline{\overline{X} + Z}$$




$$\square F(W,X,Y,Z) = \overline{W + \overline{Y}} \cdot \overline{\overline{X} + Z}$$



提纲

- 1 组合逻辑电路分析
- 2 组合逻辑电路设计
- 3 组合逻辑电路的险象







- □信号经过任何逻辑门和导线都会产生时间延迟
 - 当电路所有输入达到稳定状态时,输出并不是立即达到 稳定状态
- □延迟时间对数字系统是一个有害的因素
 - 使得系统操作速度下降
 - 引起电路中信号的波形参数变坏
 - 以及产生竞争险象等问题



竞争现象与险象的产生

□延迟时间

- 与信号经过的门的级数有关
- 与具体逻辑门的时延大小有关
- 与导线的长短有关

□竞争

- 由于延迟时间的影响,输入信号经过不同路径到达输出端的时间有先有后的现象
- 广义理解: 多个信号到达某一点有时差的现象


- □竞争的类型
 - 非临界竞争
 - 不产生错误输出的竞争
 - 临界竞争
 - 导致错误输出的竞争



- □险象: 由竞争导致的错误输出信号
 - 组合电路中的险象是一种瞬态现象
 - 一 它表现为在输出端产生不应有的尖脉冲,暂时地破坏正常逻辑关系
 - 一旦瞬态过程结束,即可恢复正常逻辑关系




□例:分析下图所示电路是否会产生竞争和险象。






□分析:


- $-F = AB + \bar{A}C$
 - 假设输入变量B = C = 1 $F = A + \bar{A}$
- 当考虑时间延迟时
 - 实际输入、输出关系又将怎样呢?



□分析


- 假定每个门的延迟时间为 t_{pd}







- 当A由低电平变到高电平时,e和g的变化方向相反,并具有一个 t_{pd} 的时差


- 图中①处存在一次竞争







- e和g在一个 t_{pd} 的时间一个为高一个为低
- 输出保持为高电平
- 这次竞争是一次非临界竞争





- 当A由高电平变为低电平时,同样在e和g处 发生竞争







组合逻辑电路的险象

- e和g在一个 t_{pd} 的时间内同时为低电平

- 根据与逻辑特性,使输出F产生一个负脉冲(如图中②处所示)







组合逻辑电路的险象

□险象的分类


- 静态险象
 - 在输入变化而输出不应发生变化的情况下,输出端产生的短暂的错误输出
- 动态险象
 - 在输入变化而输出应该发生变化的情况下,输出在变化过程中 产生的短暂的错误输出

险象的分类

- 口按错误输出脉冲信号的极性划分
 - "0"型险象
 - 错误输出信号为负脉冲。
 - "1"型险象
 - 错误输出信号为正脉冲。



险象的分类





组合逻辑电路的险象

- □险象的判断
 - 代数法
 - 卡诺图法

险象的判断

口代数法

- 检查函数表达式中是否存在具备竞争条件的变量
 - 某个变量X同时以原变量和反变量的形式出现在函数表达式中
- 若存在具备竞争条件的变量X,则消去函数式中的其他 变量,看函数表达式是否会变为

- 若会,则说明对应的逻辑电路可能产生险象。

□例1 已知描述某组合电路的逻辑函数表达式为

$$F = \bar{A} \; \bar{C} + \bar{A}B + AC$$

试判断该逻辑电路是否可能产生险象。

- □分析:
 - 具备竞争条件的变量
 - 变量A
 - 变量C

□变量A

$$F = \bar{A} \; \bar{C} + \bar{A}B + AC$$

- BC=00 $F = \bar{A}$
- BC=01 F = A
- BC=10 $F = \bar{A}$
- 当B=C=1时, A的变化可能使电路产生险象

□变量C

- 同理,可判断变量C发生变化时不会产生险象

□例2 试判断下面函数表达式描述的逻辑电路中是否可能产生险象。

$$F = (A + B) (\bar{A} + C) (\bar{B} + C)$$

- □分析:
 - 具备竞争条件的变量: 变量A和B

□变量B

$$F = (A + B) (\bar{A} + C) (\bar{B} + C)$$

- AC=00 $F = B\overline{B}$
- AC=01 F=B
- AC = 10 F = 0
- AC=11 F=1
- 当A=C=0时, B的变化可能使电路输出产生险象。

□变量A

- 同理, 当B=C=0 时, A的变化也可能产生险象

险象的判断

□卡诺图法

- 适用范围:逻辑函数为"与-或"表达式时
- 作出函数卡诺图
- 并画出和函数表达式中各"与"项对应的卡诺圈
- 结论:
 - 若卡诺圈之间存在"相切"关系,即两卡诺圈之间存在不被同
 - 一卡诺圈包含的相邻最小项,则该电路可能产生险象



卡诺图法


回例 判断函数表达式 $F = \bar{A}D + \bar{A}C + AB\bar{C}$ 对应的逻辑电路是否可能产生险象。

□分析:

- 做出卡诺图
- 画出卡诺圈
- 卡诺圈ĀD和ABC相切



- 该电路存在险象
 - 当BCD=101时, A的变换可能会产生险象




组合逻辑电路的险象

- □险象的消除
 - 增加冗余项
 - 增加惯性延时环节
 - 选通法

- □增加冗余项的方法
 - "或"上冗余的"与"项
 - "与"上冗余的"或"项
- □冗余项的选择
 - 代数法
 - 卡诺图


□例:消除下面电路中的险象。






□分析:

- 逻辑表达式
 - $F = AB + \bar{A}C$
- 判断
 - B = C = 1时,A的变化可能使输出产生"0"型险象
- 增加冗余项BC
 - $F = AB + \bar{A}C + BC$
 - BC = 11时, $F = \bar{A} + A + 1 = 1$, 该电路不再产生险象



□分析:


$$- F = AB + \bar{A}C + BC$$




□卡诺图法

- 在函数卡诺图上增加多余的卡诺圈
 - 若卡诺图上某两个卡诺图 "相切" ,则用一个多余的卡诺图将 它们之间的相邻最小项圈起来,与多余卡诺圈对应的 "与" 项 即为要加入函数表达式中的冗余项

回例1: $F = AB + \bar{A}C$



$$F = AB + \bar{A}C + BC$$




$$F = \bar{A}C + B\bar{C}D + A\bar{B}\bar{C} + \bar{A}BD + A\bar{C}D$$



□例3:判断下图所示电路竞争的产生情况(卡诺图


法),并用增加冗余项的方法消除。





增加惯性延时环节


- □消除险象的另一种方法是在组合电路输出端连接一个惯性延时环节
- □通常采用RC电路作惯性延时环节






增加惯性延时环节


- □RC电路实际上是一个低通滤波器
 - 竞争引起的险象都是一些频率很高的尖脉冲信号
 - 险象在通过RC电路后能基本被滤掉
 - 保留下来的仅仅是一些幅度极小的毛刺,它们不再对电路的可靠性产生影响



增加惯性延时环节

- □惯性环节的时间常数 $\tau = RC$
 - 一般要求τ大于尖脉冲的宽度, 以便能将尖脉冲 "削平"
 - 但τ太大将使正常输出信号产生不允许的畸变








选通法

□选通法不必增加任何器件,仅仅是利用选通脉冲的作用,从时间上加以控制,使输出避开险象脉冲。

□例:






选通法

□分析:

- 该电路当A发生变化时, 可能产生"0"型险象
- 通过选通脉冲对电路的输出门加以控制,令选通脉冲在电路稳定后出现,则可使输出避开险象脉冲,送出稳定输出信号。



问题解答



Thank Mous!



