

FPGA设计

授课教师:曹健



课时安排



课次	日期	知 识 点	课程内容
1	0221	Verilog语法	讲解Verilog语法,帮助学生掌握Verilog语法结构和八股 使学生初步 掌握Verilog编程语言 。
2	0228	Genesys2使用 (含测试)	带领学生通过FPGA自带的逻辑分析仪,寻找Verilog代码中的逻辑错误,使学生学会FPGA的使用和 测试方法 。
3	0307	Uart设计	带领学生设计一个 <mark>Uart收发模块</mark> ,实现Genesys2与PC端通过串口通信。
4	0314	CPU设计I	设计CPU完整代码,实现运算逻辑运算。
5	0321	CPU设计II	改进CPU代码,自动实现流水灯。 改进CPU代码,从7指令升级为RISCV64IM指令集架构。

思想自由 兼容并包 <2>

课时安排



课次	日期	知 识 点	课程内容
6	0328	CPU设计III	改进CPU代码,实现5级流水。
7	0404	CPU设计IV	改进CPU代码,实现乘除法模块设计。
8	0411	目标检测加速器I	整体架构设计, YOLOv3算法, 软硬件划分, PS/PL通信。
9	0418	目标检测加速器II	卷积模块设计(PL),循环拆分,数据复用,硬件设计。
10	0425	目标检测加速器III	CORDIC后处理模块(PL),算法推导,硬件设计。
11	0509	目标检测加速器IV	小组汇报:加速器设计及改进 (抛砖引玉)

思想自由兼容并包 <3>

本节提纲




1.设计一个四指令简单CPU

2.使用ILA在线观察内部信号,调试程序

CPU的沟通语言: 指令




什么是指令,如何理解指令?



- CPU工作方式: 执行按照一定顺序排列的指令
- 计算机程序会被翻译成机器码,形成一组计算机能识别和执行的指令

如何获取指令?





将高层的C/C++语言编写的程序转换成为处理器能够执行的二进制代码的过程,一般包括

四个步骤:

- 预处理 (Preprocessing)
- 编译 (Compilation)
- 汇编 (Assembly)
- 链接 (Linking)

获取指令的工具: GCC工具链



GCC: GUN Compiler Collection, GCC实质上不是一个单独的程序, 而是多个程序的集合, 因此通常称为GCC工具链。工具链软件包括GCC、C运行库、Binutils、GDB等。

- GCC GCC是编译工具,既支持本地编译,也支持交叉编译
- C运行库 定义了C标准库函数原型
- Binutils
 一组用来开发和调试的二进制程序处理工具
- GDB GDB (GNU Project Debugger) 是调试工具,可以用于对程序进行调试

指令的类型有哪些?



数据处理和 内存操作指令

- 寄存器间数据搬运
- 寄存器与内存间的数据搬运
- 给寄存器赋常值

算术与逻辑运算 指令

- 两个寄存器中数据的加减乘除运算
- 按位操作的与、或、 异或等运算

分支指令

跳转至另一处继续 执行

思想自由 兼容并包

CPU的组成部分



取指/译码等 调度单元

- 从内存中取出指令
- 识别指令类型、源和目的操作数
- 使能执行单元

乘法、除法、访存等 执行单元

- 执行乘法、除法、 逻辑运算等
- 执行load/store等 访存指令

本次课程:实现一个仅包含寄存器的4指令简单CPU不考虑RAM、不考虑load/store,后续课程会逐步增加。

寄存器、RAM等 存储单元





• 本次课时目标:完成一个简单的四指令CPU

	mv	mvi	add	sub
编码	00	01	10	11
汇编指令	mv Rx, Ry	mvi Rx, #D	add Rx, Ry	sub Rx, Ry
功能	Rx <- [Ry]	Rx <- D	Rx <- [Rx] + [Ry]	Rx <- [Rx] – [Ry]

指令格式声明:

II XX YY, II 表示指令, XX 表示Rx寄存器, YY 表示Ry寄存器 mvi指令后跟随输入数据是立即数D

思想自由 兼容并包



• 本次课时目标:完成一个简单的四指令CPU

基本要求:

如何实现?

- 开发板上开关状态模拟输入指令
- 实现mv mvi add sub四条指令功能
- 使用LED灯指示数据总线状态; ILA分析内 部信号实现在线调试



模块化思维:

- 根据功能设计输入输出端口
- 布局规划内部模块


port:

DIN, Clock, Resetn, Run, Done, BusWires

block:

ALU(add/sub), controller(dec2to4, upcount), mux, regn





Mux控制信号名称	作用
Rout[3:0](独热码)	Mux选择R0~R3之一 并送至Bus
Gout	Mux选择G并送至Bus
DINout	Mux选择DIN并送至Bus

IR控制信号名称	作用
IRin	Ins Reg的写入使能

AddSub控制信号	作用
AddSub	1为加法,0为减法

寄存器控制信号	作用
Ain	寄存器A的写入使能
Gin	寄存器G的写入使能
Rin[3:0] (独热码)	寄存器R[_]的写入使能


思想自由 兼容并包

控制时序

用组合电路准备 用组合电路准备 用组合电路准备 用组合电路准备 clk触发前瞬间更新 ← clk触发前瞬间更新 ← clk触发前瞬间更新 ← clk触发前瞬间更新



时间 指令	Т0	Т1	T2	Т3	
(mv):I ₀	IR _{in}	RY _{out} , RX _{in} , Done		_	
(mvi):I ₁	IR_{in}	DIN _{out} , RX _{in} , Done	_	_	
(add):I ₂	IR _{in}	RX _{out} , A _{in}	RYout, Gin	Gout, RXin, Done	
(sub):I ₃	IR _{in}	RX _{out} , A _{in}	RY _{out} , G _{in} , Addsub	Gout, RXin, Done	



Rout表示把某个寄存器中的数据 放出到汇流台

Rin表示把汇流台中的数据放入 指定的R寄存器

控制时序




用组合电路准备 用组合电路准备 用组合电路准备 用组合电路准备 clk触发前瞬间更新 clk触发前瞬间更新 clk触发前瞬间更新

时间 指令	Т0	Т1	T2	Т3	
(mv):I ₀	IR _{in}	RYout, RXin, Done			
(mvi):I ₁	IR_{in}	DINout, RXin, Done	_	_	
(add):I ₂	IR_{in}	RX _{out} , A _{in}	RYout, Gin	Gout, RXin, Done	
(sub):I ₃	IR_{in}	RX _{out} , A _{in}	RY _{out} , G _{in} , Addsub	Gout, RXin, Done	

现到总线,1个clkT3进入R3

AddSub






```
//Name: Add Sub
     //Function:
             AddSub = 0 Add
            AddSub = 1 Sub
     //Author: caojian
 6
     module addsub
     #(parameter DATAWIDTH = 6)
 9
10
                                     AddSub,
         input
11
         input
                    [DATAWIDTH-1:0] A,
                    [DATAWIDTH-1:0] BusWires,
         input
12
13
         output reg [DATAWIDTH-1:0] Sum
14
15
16
17
         always@(*) begin
18
             if(!AddSub)
19
                 Sum = A + BusWires;
20
             else
                 Sum = A - BusWires;
21
22
         end
23
     endmodule //end of addsub
24
```


BusMux





```
module busmux
#(parameter REG_NUM = 4, DATAWIDTH = 6)
    input
               [REG_NUM-1:0]
                               Rout,
    input
                               Gout, DINout,
               [DATAWIDTH-1:0] R0, R1, R2, R3, G, DIN,
    input
    output reg [DATAWIDTH-1:0] BusWires
    wire[REG_NUM+1:0] Sel;
    assign Sel = {Rout, Gout, DINout};
    always@(*)
    begin
        if(Sel == 'b100 000)
            BusWires = R0;
        else if(Sel == 'b010_000)
            BusWires = R1;
        else if(Sel == 'b001_000)
            BusWires = R2;
        else if(Sel == 'b000_100)
            BusWires = R3;
        else if(Sel == 'b000_010)
            BusWires = G;
        else BusWires = DIN;
    end
```

Decoder






```
module decoder
#(parameter CODEWID = 2, OUTWID=4)
              [CODEWID-1:0] W,
   input
   input
                            En,
   output reg [OUTWID-1:0] Y
);
always @ (*)
 begin
 if(En == 1)
     case(W)
       2'b00: Y = 'b1000;
      2'b01: Y = 'b0100;
       2'b10: Y = 'b0010;
       2'b11: Y = 'b0001;
     endcase
 else
     Y = 'b0000;
 end
endmodule
```

Regn






```
module regn(R,Rin,Clock,Q);
    parameter n = 6;
    input[n-1:0] R;
    input Rin,Clock;
    output[n-1:0] Q;
    reg [n-1:0] Q;

always @(posedge Clock)
    if(Rin)
    Q <= R;
endmodule</pre>
```

Upcount






```
module upcount(Clear,Clock,Q);
    input Clear,Clock;
    output [1:0] Q;
    reg [1:0] Q;
    always @(posedge Clock)
          if (Clear)
                Q <= 2'b0;
          else
                Q \leftarrow Q+1'b1;
endmodule
```

系统框图





实验部分




Customize IP		×
ILA (Integrated Logic Analyzer) (6	6.2)	A
1 Documentation	entation IP Location C Switch to Defaults	
Show disabled ports		8
	Monitor Type	
	Native	
- clk	Number of Probes 8 [11024]	
- probe0[0:0]	Sample Data Depth 1024	
	✓ Same Number of Comparators for All Probe Ports	
	Number of Comparators 1	
	Trigger Out Port	
	☐ Trigger In Port	
p robe6[0:0]	Input Pipe Stages 0	
- probe7[0:0]		
		-
	GUI configuration mode is limited to 64 probe ports.	
	OK Cano	el

实验部分



```
ila_0 your_instance_name (
    .clk(CLOCK_50), // input wire clk
    .probe0(Clock), // input wire [0:0] probe0
    .probe1(Resetn), // input wire [0:0] probe1
    .probe2(Run), // input wire [0:0] probe2
    .probe3(BusWires), // input wire [5:0] probe3
    .probe4(R0), // input wire [5:0] probe4
    .probe5(R3), // input wire [5:0] probe5
    .probe6(Rin), // input wire [3:0] probe6
    .probe7(Rout) // input wire [3:0] probe7
);
```






时间 指令	Т0	T1	T2	Т3	
(mv):I ₀	IR _{in}	RYout, RXin, Done	_	_	
(mvi):I1	IR_{in}	DIN _{out} , RX _{in} , Done	_	_	
(add):I ₂	IR_{in}	RX _{out} , A _{in}	RY _{out} , G _{in}	Gout, RXin, Done	
(sub):I ₃	IR _{in}	RX _{out} , A _{in}	RY _{cut} , G _{in} , Addsub	Gout, RXin, Done	

- 1. 装载立即数指令MVI测试: MVI R3, 0b110110 执行结果:R3 <- 0b110110。CPU执行过程:
 - => 第1个cycle, SW输入: 01 11 XX(Instruction=mvi, X reg ID=3, Y reg ID=无所谓)
 - => 第2个cycle, SW输入: 110110 (输入的6位立即数)
- 2. 移动寄存器指令MV测试: MV R2, R3 执行结果: R2 <- R3 。CPU执行过程:
 - => 第一个cycle, SW输入: 00 10 11 (Instruction=mv, X reg ID=2, Y reg ID=3)
 - => 第二个cylce, 无需输入, 因此SW无效。
- 3. 加法指令ADD测试: ADD R2, R3 执行结果: R2 <- (R2+R3)。 CPU执行过程:
 - => 第一个cycle, SW输入: 10_10_11 (Instruction=add, X_reg ID=2, Y reg ID=3)
 - => 第二个cycle, 第三个cycle, 第四个cycle, 均无需输入, SW无效。
- 4. 减法指令SUB测试:SUB R2, R3 执行结果:R2 <- (R2-R3) 。 CPU执行过程:
 - => 第一个cycle, SW输入: 11 10 11 (Instruction=sub, X reg ID=2, Y reg ID=3)
 - => 第二个cycle, 第三个cycle, 第四个cycle, 均无需输入, SW无效。

实验部分






课堂实验



	7	6	5	4	3	2	1	0
LED	Done				BusW	/ire[5:0)]	
SW	Run	Rstn			Dir	า[5:0]		

请每个组完成:

- 1. 梳理CPU原理,填充proc.c中的剩余代码;
- 2. 上板部署,并实现四种指令的演示;
- 3. 思考: done信号亮灯时间正确吗?



思想自由 兼容并包 < 26 >