CPI. Cycles per instruction

执行一条指令需要的平均时钟周期数 $CPI = \frac{m}{IC} = \frac{总时钟周期数}{执行的指令数}$

$CPI = \sum p_i \cdot CPI_i$

$T_{cpu} = CPI \times IC \times T = \frac{CPI \times IC}{f} = \boxed{\frac{m}{f} = m \times T}$

MIPS. Million Instructions Per Second 每秒多少百万条指令 $MIPS = \frac{IC}{T_{cpu} \times 10^6}$

到小学数学应用题 $MIPS = \frac{f(MHz)}{CPI}$ 单位!!

FLOPS. Floating-Point Operations Per Second, 每秒浮点运算次数

MFLOPS. $MFLOPS = \frac{IC_{flops}}{T_{cpu} \times 10^6}$

Amdahl定律: 加速比 $S_p = \frac{改进前T_{cpu}}{改进后T_{cpu}}$

- 可改进比例 fe eg: 共100s. fe=0.2 => 可改进20s
- 部件加速比 re eg: 原来20s. 现在5s => re=4

$S_p = \frac{1}{(1-\sum f_e) + \sum(\frac{f_e}{r_e})}$, $\lim S_p = \frac{1}{1-f_e}$

总线: ①片内总线: CPU内部 ②系统总线 CPU直接连接主存、I/O模块 ③I/O总线 ④外部总线

I-总线: ① DB. data bus ② AB. address bus 其位数决定了直接寻址空间大小 ③ CB. control bus.

总线复用技术: PCI总线, DRAM 总线主控技术: 高速I/O设备内置了DMA控制器 无需CPU干预与主存数据交互.

三态门. 高、低电平/高阻态.

总线性能指标: ①宽度(几根) ②时钟频率 ③传输周期 ④单位时钟传输 ⑤总线带宽 ⑥ ...

→ 四个阶段: 请求 → 寻址 → 传输 → 结束

→ 增加总线周期

总线事物: 一次主从设备之间的一次信息交换过程 (只发一次信息多个).

并行传送: 快、成本高 (同时发个) 串行: 传的远

波特率: 包括停止、校验位在内, bits/bps 串行带宽 = 总线时钟频率 × 编码位数 × 并发通路数

比特率: 有效数据位

每秒传送的二进制位数

总线仲裁: 集中式仲裁 — 定时查询 (菊花链) 3根线; 计数器定时查询 $\lceil \log_2 n \rceil + 2$ 根; 独立请求 $2n+1$ 根

分布式仲裁.



动态调整优先级

FIFO (先进先出), LRU (最近最少使用)

请求、许可、忙

线少 优先级固定 信息

I/O接口
- 软件 → 程序控制 → 1. PIO的访问方式 通过查设备状态
  - → 中断控制
- 硬件 → DMA
  - → 通道
  - → DPU

① CPU→I/O读 ② 获取I/O状态 ③ 设备向数据寄存器 ④ 存储到寄存器 ⑤ 写入内存

独占访问，逐时访问

中断：引起计算机其他的随机事件

优先级：不可屏 > 内部 > 可屏

中断源数字 · 1屏蔽 · 0允许 · 值越小，级别越高

- 内部异常 → 故障 / 自陷 } 软件
- 外部中断（硬件）
  - 可屏蔽
  - 不可屏蔽
  - → 终止 → 硬件

响应优先级和中断处理优先级

中断处理：

单级：
⋮
关中断
存断点
中断识别 修改PC

多级
一样

中断响应 硬件实现

中断服务程序 软件实现

保护现场
↓
中断服务
↓
恢复现场
↓
开中断
↓
返回 修改PC

保护现场，设置屏蔽字
↓
开中断
↓
中断服务
↓
关中断
↓
恢复现场和屏蔽字
↓
发送结束命令 → 开中断

DMA：减少I/O过程中CPU用于实际传输的开销而引入

无需CPU干预，DMA控制器获得

DMA用于高速传输设备 [磁盘 显卡 网卡 声卡]

内存传输冲突
① 停止CPU访问 ② 交替访问
③ 周期挪用 当DMA需要访问内存时 CPU停下一个周期 立即DMA

DMA分类

区别 DMA · 程序中断

- 请求 · 总线使用权 · 程序控制权
- 响应时间 · CPU周期结束 · 指令周期结束
- CPU工作 · 仅发与DMA启动和结束处理 · 全程控制
- 主存与外部设备 · 直接 · 经CPU
- 工作方式 · 数据传送 · 数据传送、处理、存储
- CPU干预程度 · 不保护 · 保护 恢复

DMA > 中断 情况