
23-4-2015

Práctica 2

Estructura de Computadores




Guillermo Meléndez Morales y Susana Pineda De Luelmo

Diseño de la unidad de control que gobernará el camino de datos.

En el primer apartado de la práctica tenemos que realizar el diseño de la unidad de control que gobernará el camino de datos. Para ello, tenemos que dar valores a las señales *ALUop, ALUsrc, RegDst, RegWrite, MemToReg, MemRead, MemWrite, Zero, BranchEQ, BranchNE, Jump, JumpReg y Halt,* dependiendo de la instrucción a realizar.

El circuito que debemos controlar es el siguiente:



La señale *ALUop* tiene 3 bits de salida y *ALUsrc, RegDst y MemToReg* tienen 2 bits de salida para poder controlar los multiplexores y las operaciones de la ALU. Además, contamos con la señal *PCSrc* compuesta por *JumpReg, Jump, BranchNE, BranchEQ*. Para controlar estas señales contaremos con las tablas de verdad de la señal *ALUop* y la señal *PCSrc*:

PCSrc:

JumpReg	Jump	BranchEQ	BranchNE	Zero	PCS	rc							
0	0	0	0	Χ	00	PC+4 (PC incrementado)							
0	0	1	0	1	01	PC de ramificación (beq)							
0	0	0	1	0	01	PC de ramificación (bne)							
0	1	Χ	Χ	X	10	Direccion de salto (j y jal)							
1	Χ	X	Χ	Χ	11	Registro de enlace (jr y jal)							
					XX	Valor indiferente							

ALUop:

ALUOp	Operación realizada
000	A and B
001	A or B
010	A xor B
011	A nor B
100	A plus B
101	A minus B
110	A slt B (res=1 si A <b con="" signo)<="" th="">
111	A sltu B (res=1 si A <b signo)<="" sin="" th="">

Las señales RegWrite, MemWrite y MemRead responden a diferentes funciones:

RegWrite: Cuando está inactiva no tiene ningún efecto, y cuando está activa el registro destino se escribe con el valor correspondiente (Write register).

MemWrite: No tiene ningún efecto cuando esta inactiva, y cuando está activa se escribe una posición de memoria con el valor dado en la entrada de datos.

MemRead: Cuando está inactiva no tiene ningún efecto, y cuando está activa se lee una posición de memoria y su contenido se coloca a la salida de datos.

El resto de señales se controlarán dependiendo de la entrada que queramos poner a la salida del multiplexor.

Tras estudiar una a una las instrucciones Add, Addu, And, Break, Jalr, Jr, nor, nop, Or, Slt, Xor, Subu, Sub, Sltu, Syscall, J, Jal, Beq, Bne, Addi, Addiu, Sltiu, Andi, Ori, Xori, Lui, Lw y Sw y ver su recorrido por el camino de datos uniciclo, hemos creado una tabla que recoge los diferentes códigos de operación, las señales de salida y las instrucciones correspondiente con el fin de facilitar la implementación en VHDL:




Imagen incluida en el zip, para que se pueda ver mejor.

Los elementos que aparecen con señales no definidas, es decir que no importa qué valor tomen (x) se han puesto en el modelo VHDL como señales a 0.

La implementación de la unidad de control se ha realizado mediante una descripción funcional del circuito mediante la estructura *Case* Introduciendo así la salida de todas las señales para

los diferentes códigos de operaciones y en el caso de las operaciones de tipo R teniendo en cuenta también funct (6 bits menos significativos de la instrucción), dando como resultado el siguiente código:

```
case opcode is
   when "000000" => -- Operación tipo R
        case funct is
        when "000000" => -- nop
        NULL;
   when "001000" => --jr
        ALUOp <= "000"; ALUSrc <= "00"; RegDst <= "01"; RegWrite <= '1';
        MemtoReg <= "10"; MemRead <= '0'; MemWrite <= '0'; BranchEQ<= '0';
        BranchNE <= '0'; Jump <= '0'; JumpReg <= '1'; Halt <= '0';
        when "001001" => --jalr
...
```


Una vez hecho esto y habiendo comprobado que el código compila pasamos a crear los casos de prueba para comprobar que el diseño de la unidad de control es el correcto. Para ello utilizaremos el programa MARS y dos casos para comprobar el resultado de las operaciones. En nuestro caso, los códigos utilizados son los siguientes:

```
.data
      .data
dato1:
            .word5
                                   dato:
                                               .word 4
                                   res:
                                               .space
dato2:
            .word10
                                               .text
res: .space
                 4
                                   main:
                                               1w
                                                     $s0,dato
                                                     $s1,$zero,$zero
      .text
                                               ori
                                                     $t0,$zero,0
           $s0,dato1
main: lw
                                               xori $t0,$zero,0
     lw
           $s1,dato2
                                   bucle:
     lui
           $t0, 1
                                               beq $t0,$s0,e2
           $s2,$s0,$s1
     add
                                               e2:
     addu $s2, $s2, $s1
                                               sltiu
                                                       $s0, $s0, 1
                                               slti $s0, $s0, 1
           $s2, $s2,$s1
     sub
     subu $s2, $s0, $s1
                                               addiu $s1, $s1, 1
           $s2, $s0, $s1
     and
                                                     $s1, $zero, e
                                               bne
           $s2, $s0, $s1
     or
                                               e:
           $s2, $s0, $s1
     xor
                                               sltu $s1, $s1, $zero
           $s2, $s0, $s1
     nor
                                               sub
                                                     $s1, $s1, $zero
           $s2, $s1, $s0
     slt
                                               subu $s1, $s1, $zero
     sltu $s2, $s1, $s0
                                               xor
                                                    $s1, $zero, $s1
     beq
           $s2, $s1, e
                                               slt
                                                    $s1, $zero, $s1
                                                    $s1, $zero, $s1
                                               nor
     e:
                                                    $s1, $s1, $zero
           $s2, $s1, e1
                                               and
     bne
                                               addu $s1, $s1, $zero
     e1:
     addi $s2, $s1, 1
                                                    $s1,$t0,$s1
                                               add
     e2:
                                               andi $s1, $s1, 1
     addiu $s2, $s1, 1
     slti $s2, $s1, 1
                                               addi $t0,$t0,1
     sltiu$s2, $s1, 1
                                                     e1
                                               j
     andi $s2, $s1, 1
                                               e1:nop
           $s2, $s1, 1
     ori
                                                     $s1,res
                                               SW
     xori $s2, $s1, 1
                                               lui
                                                     $v0,10
                                               syscall
           $s2,res
     sw
     li
           $<del>v</del>0,10
     syscall
```

Caso1.asm:

El primer caso de prueba cuenta con 28 instrucciones. El contenido final de los registros y las variables de memoria son los siguientes:

Registers	Coproc	1 Coproc 0)
Name		Number	Value
\$zero		0	0x00000000
\$at		1	0x10010000
\$v0		2	0x0000000a
\$v1		3	0x00000000
\$a0		4	0x00000000
\$a1		5	0x00000000
\$a2		6	0x00000000
\$a3		7	0x00000000
\$t0		8	0x00010000
\$t1		9	0x00000000
\$t2		10	0x00000000
\$t3		11	0x00000000
\$t4		12	0x00000000
\$t5		13	0x00000000
\$t6		14	0x00000000
\$t7		15	0x00000000
\$80		16	0x00000005
\$s1		17	0x0000000a
\$82		18	0x0000000b
\$83		19	0x00000000
\$34		20	0x00000000
\$85		21	0x00000000
\$36		22	0x00000000
\$87		23	0x00000000
\$t8		24	0x00000000
\$t9		25	0x00000000
\$k0		26	0x00000000
\$k1		27	0x00000000
\$gp		28	0x10008000
\$sp		29	0x7fffeffc
\$fp		30	0x00000000
\$ra		31	0x00000000
рс			0x00400070
hi			0x00000000
10			0x00000000





Caso 2: El segundo caso de prueba tiene 27 instrucciones. El contenido final de los registros y las variables de memoria son las siguientes:

Registers Coproc 1	Coproc 0	
Name	Number	Value
\$zero	0	0x0000000
\$at	1	0x1001000
\$v0	2	0x000a0000
\$v1	3	0x0000000
\$a0	4	0x0000000
\$a1	5	0x0000000
\$a2	6	0x0000000
\$a3	7	0x0000000
\$t0	8	0x0000000
\$t1	9	0x0000000
\$t2	10	0x0000000
\$t3	11	0x0000000
\$t4	12	0x0000000
\$t5	13	0x0000000
\$t6	14	0x0000000
\$t7	15	0x0000000
\$30	16	0x0000000
\$s1	17	0x0000000
\$32	18	0x0000000
\$33	19	0x0000000
\$34	20	0x0000000
\$35	21	0x0000000
\$36	22	0x0000000
\$37	23	0x0000000
\$t8	24	0x0000000
\$t9	25	0x0000000
\$k0	26	0x0000000
\$k1	27	0x0000000
\$gp	28	0x10008000
\$sp	29	0x7fffeff
\$fp	30	0x0000000
\$ra	31	0x0000000
pc		0x0040006
hi		0x0000000
10		0x0000000

Labels	ا تا	⊿"
Label	Address ▲	
Caso2.asm.as	sm	
main	0x00400000	Ш
bucle	0x00400014	Ш
e2	0x00400018	Ш
е	0x00400028	Ш
e1	0x00400058	Ш
dato	0x10010000	Ш
res	0x10010004	Ш
Caso1.asm.as	sm	
main	0x0040006c	Ш
е	0x004000ac	Ш
e1	0x004000b0	Ш
e2	0x004000b4	Ш
dato1	0x10010008	Ш
dato2	0x1001000c	Ш
res	0x10010010	Ţ
✓ Data	a <u>✓</u> Text	

Tras la ejecución del primer caso de prueba obtenemos un cronograma que nos muestra las diferentes formas de onda para cada operación. El caso uno cuenta con 28 instrucciones, es decir 28 ciclos de reloj sin contar con el reset que hace al principio de la simulación.





También incluido en el archivo.rar

En el cronograma podemos comprobar que para cada operación que empleamos con el código utilizamos un ciclo de reloj (en algunos casos como lw utilizamos dos ya que la instrucción se divide a su vez en otras dos)

Para comprobar si el circuito hace lo que nosotros esperamos hay que ir comprobando instrucción por instrucción:

Instrucción lui:

Carga un inmediato a un registro.


Comienzo a los 100 ns y termina a los 200. Durante este tiempo pone las señales ALUop a "100" para que haga una suma, ALUsrc a "11" para que pase al segundo operador de la ALU el dato con extensión en ceros. RegDst a "00" para indicar el registro en el que se va a guardar. RegWrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor de salida de la ALU y lo guarde en el registro indicado por RegDst. MemRead y MemWrite se ponen a "0" ya que la información que circulará por dichas señales no va a ser relevante (la información importante es la que sale de la ALU). PCSrc se pondrá a "0" para que pase PC+4 al


siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción lw:

Carga en el registro el contenido de la palabra de memoria que indica la dirección. Comienza a los 200 ns y termina a los 300. Durante este tiempo pone las señales ALUop a "100" para que haga una suma, ALUsrc a "01" para que pase al segundo operando de la ALU el dato con extensión en signo. RegDst a "00" para indicar el registro en el que se va a guardar. Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "01" para que tome el valor que sale de la memoria y los escriba en el registro que indica Write Register. MemRead estará a "0" ya que lo que queremos es escribir en memoria y MemWrite estará a 1. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Los dos siguientes ciclos de reloj se corresponden con las mismas operaciones que los dos primeros lui y lw, por lo que se van a omitir, al igual que el 5º ciclo de reloj que también se corresponde a la instrucción lui. A continuación se muestra una captura de pantalla con estas dos operaciones más detalladas:





Instrucción add:

Suma el contenido de rs y rt y lo guarda en rd.


Comienza a los 600 ns y termina a los 700. Durante este tiempo pone las señales ALUop a "100" para que haga una suma, ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.


Instrucción addu:

Suma el contenido de rs y rt y lo guarda en rd. Es igual que add pero sin tener en cuenta el desbordamiento, ya que nuestro circuito no lo tiene en cuenta, las dos instrucciones son iguales.

Comienza a los 700 ns y termina a los 800. Las señales que hemos modificado toman los mismos valores que en add.

A continuación se muestra una captura de pantalla de las dos operaciones con más detalle:





Instrucción sub:

Resta el contenido de rs y rt y lo guarda en rd.


Comienza a los 800 ns y termina a los 900. Durante este tiempo pone las señales ALUop a "101" para que haga una resta, ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.


Instrucción subu:

Resta el contenido de rs y rt y lo guarda en rd. Es igual que la instrucción sub pero sin tener en cuenta el desbordamiento. Como nuestro circuito no contempla el desbordamiento las dos instrucciones serán iguales.

Comienza a los 900 ns y termina a los 1000. Las señales toman los mismos valores que en sub.

A continuación se muestra una captura de pantalla de las dos operaciones en VHDL con más detalle:





Instrucción and:

Guarda en rd el resultado de aplicar el producto lógico de rs y rt.


Comienza a los 1000 ns y termina a los 1100. Durante este tiempo pone las señales ALUop a "000" para que haga un producto lógico (AND), ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.


Instrucción or:

Guarda en rd el resultado de aplicar la suma lógica de rs y rt.

Comienza a los 1100 ns y termina a los 1200. Durante este tiempo pone las señales ALUop a "001" para que haga una suma lógica (OR), ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

A continuación se muestran las ondas producidas por estas dos operaciones con más detalle:





Instrucción xor:

Guarda en rd el resultado de aplicar un xor lógico a rs y rt.


Comienza a los 1200 ns y termina a los 1300. Durante este tiempo pone las señales ALUop a "010" para que haga un xor lógico. ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción nor:

Guarda en rd el resultado de aplicar un nor lógico a rs y rt.

Comienza a los 1300 ns y termina a los 1400. Durante este tiempo pone las señales ALUop a "011" para que haga un nor lógico. ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

A continuación se muestran las ondas que producen estas dos operaciones con más detalle:



•	Msgs																						
√ /sistema/mips1/Jump	0																						
♦ /sistema/mips1/JumpReg	0	i –																					
	2'h0	2h0																				(2h1	Y
instruccion										$\overline{}$													^_
- /sistema/mips1/Inst_Address	32'h0040002C	32'h004	0002C				132'h004	00030		_	_	32h004	00034	$\overline{}$	_	132h	00400038	_	_	_	132'h0040	0003C	_
// /sistema/mips1/Instruction	32'h02119025	32h	32'h021	19026				32h021	19027				32h02309	02A			32'h0:	230902B				32h125	10000
√ /sistema/mips1/PC	32'h0040002C	32h004	0002C				32h004	00030				32h004	00034			32h	00400038				32'h004	0003C	
/sistema/mips1/PCplus4	32'h0040002C	32h0040	0 32	h004000	30			32	h0040003	4			(32h0	04000	38			32h00400I	03C	_		32	h00400
/sistema/mips1/PCbranch	32'h003E40C0	32h003	40C0		32h00	3E40C8				32'h003	E40D0				(32h003E	10E0			(32h00	3E40E8			=
/sistema/mips1/PCjump	32'h08464094	32h						32h084					32h08C24	0A8				C240AC				32'h094	
/sistema/mips1/nextPC	32'h0040002C	32h0040	0)(3	2'h00400	130			(3	2h004000	34) 32h	004000	38		X	32'h00400	03C			32h00	з ХХ
/sistema/mips1/Read_Data1	32'h00000005	32h0000											32h000										000000
/sistema/mips1/Read_Data2	32'h0000000A	32h0000	000A										32h000	00005								(32h0	00000A
/sistema/mips1/Write_Reg	5'h12	5h12																				(5h11	
/sistema/mips1/Write_Data	32'h0000000F	32h0000								'nFFFFFF					2'h0000000								
/sistema/mips1/br/registros	{32h00000000}		000000}	{32h000	00000} {	32h000	00000} {	32h0000	0000} {32	h0000000	10}	{32h00	000000} {3	2h0000	00000} {32	1 【{32 [†]	00000000	} {32h00	000000}-	32h0000			000} {
√ /sistema/mips1/rd	5'h12	5h12																				5'h00	
/sistema/mips1/rt	5'h11	5h11											5h10									5'h11	
√ /sistema/mips1/rs	5'h10	5h10											5h11									5'h12	
Memoria																							
- /sistema/mips1/Data_Address	32'h0000000F	32'h0000	000F						(321	FFFFFF	0			32	1000000000					_			P
/sistema/mips1/Read_Data_Mem	32'hZZZZZZZZ																						
/sistema/mips1/Write_Data_Mem	32'h0000000A	32h0000								_	_) 32'h000					_					00000A
√ /sistema/imem1/memoria	{8'h01} {8'h10} {	{8h01}	8h10} {	8'h01} {8	h3C} {81	h00} {81	100} {8h	(30) {8'h	C} {8h01	{8'h10}	{8h01}	{8h3C}	{8'h04} {8	100} {8	8'h31} {8'h8	C} {8h01}	{8'h00} {8	7h08} {8h	3C} {8h2	0} {8h90	0} {8'h11	{8'h02}	{8h21
		_																		=			
⊪ ◆ Now	3000 ns	1000	of the	1050	111	1 1		1111	1000	100		1111	1000	100	11111	12.00	ribri	1,111	1111	11.5			1111
Cursor 1	1200 ns	1200 ns		1250 ns		130	0 ns		1350 ns		1400	ns	14	450 ns		1500 ns		1550 ns		160	l0 ns		1650 ns
Cursor 1	1200115	1200 fis																		_	_		

Instrucción slt:

Esta instrucción compara dos operandos suponiendo que están representados en complemento a 2. Si rs es menor que rt entonces se guarda 1 en rd, si no, se guarda 0 en rd.


Comienza a los 1400 ns y termina a los 1500. Durante este tiempo pone la señales ALUop a "110" para que compare los operandos, ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción sltu:

Esta instrucción compara dos operando suponiendo que están representados en binario puro. Si rs es menor que rt entonces se guarda 1 en rd, si no, se guarda 0 en rd.

Comienza a los 1500 ns y termina a los 1600. Durante este tiempo pone la señales ALUop a "111" para que compare los operandos en binario puro, ALUsrc a "00" para que pase al segundo operando de la ALU el registro rt. RegDst a "01" para indicar el registro en el que se va a guardar (rd). Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

A continuación se muestran las ondas formadas por estas dos operaciones con más detalle:



Instrucción beq:

Ramifica a la instrucción de la etiqueta si rs y rt son iguales.

Comienza a los 1600 ns y termina a los 1700. Durante este tiempo pone las señales ALUop a "101" para que la ALU reste rs y rt y comprobar si son iguales. ALUsrc a "00" para que pase rt al segundo operando de la ALU. RegDst a "00" para que se guarde el registro de la última operación. RegWrite a "1" para activar la parte de los registros. MemtoReg a "10" para guardar en rt la dirección de la siguiente operación antes de entrar al beq. MemRead y MemWrite a "0" ya que esa parte no nos va a interesar. PCSrc a "01" para que tome PC+4 y lo sume a la dirección de la etiqueta con extensión en signo. Para que PCSrc esté a 01 las señales que lo conforman tienen que ser: Zero "1", BranchEQ "1", BranchNE "0", Jump "0", JumpReg "0", y Halt a "0".

Instrucción bne:

Ramifica a la instrucción de la etiqueta si rs y rt son diferentes.

Comienza a los 1700 ns y termina a los 1800. Durante este tiempo pone las señales ALUop a "101" para que la ALU reste rs y rt y comprobar si son iguales. ALUsrc a "00" para que pase rt al segundo operando de la ALU. RegDst a "00" para que se guarde el registro de la última operación. RegWrite a "1" para activar la parte de los registros. MemtoReg a "10" para guardar en rt la dirección de la siguiente operación antes de entrar al beq. MemRead y MemWrite a "0" ya que esa parte no nos va a interesar. PCSrc a "01" para que tome PC+4 y lo sume a la dirección de la etiqueta con extensión en signo. Para que PCSrc esté a 01 las señales que lo conforman tienen que ser: Zero "0", BranchEQ "0", BranchNE "1", Jump "0", JumpReg "0", y Halt a "0".

Instrucción addi:


Suma con inmediato, genera un bit de desbordamiento pero como nuestro modelo no lo utiliza va a funcionar igual que la instrucción addiu.


Comienza a los 1800 ns y termina a los 1900. Durante este tiempo pone las señales ALUop a "000" para que haga un producto lógico (AND), ALUsrc a "10" para que pase al segundo operando de la ALU el inmediato con extensión en ceros. RegDst a "00". Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción addiu:

Suma con inmediato. En nuestro circuito va a funcionar exactamente igual que addi. Comienza a los 1900 ns y termina a los 2000. Las señales se ponen a los mismos valores que addi.

A continuación se muestran las ondas de las dos operaciones con más detalle:





Instrucción slti:

Pone a 1 rt si rs es menor que el inmediato con extensión en signo suponiendo que están representados en complemento a 2.


Comienza a los 2000 ns y termina a los 2100. Durante este tiempo pone las señales ALUop a "110" para que compare los operandos, ALUsrc a "01" para que pase al segundo operando de la ALU el inmediato con extensión en signo. RegDst a "00". Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción sltiu:

Pone a 1 rt si rs es menor que el inmediato con extensión en signo suponiendo que están representados en binario puro.

Comienza a los 2100 ns y termina a los 2200. Durante este tiempo pone las señales ALUop a "111" para que compare los operandos, ALUsrc a "01" para que pase al segundo operando de la ALU el inmediato con extensión en signo. RegDst a "00". Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU y lo escriba en rd. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

A continuación se muestran las dos operaciones en mayor detalle:



Instrucción andi:

Hace el producto lógico bit a bit con inmediato.

Comienza a los 2300 ns y termina a los 2400. Durante este tiempo pone las señales ALUop a "000" para que haga un producto lógico (AND), ALUsrc a "10" para que pase al segundo operando de la ALU el inmediato con extensión en ceros. RegDst a "00" para indicar el registro en el que se va a guardar. Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción Ori:

Suma lógica bit a bit con inmediato.


Comienza a los 2400 ns y termina a los 2500. Durante este tiempo pone las señales ALUop a "001" para que haga una suma lógica (OR), ALUsrc a "10" para que pase al segundo operando de la ALU el inmediato con extensión en ceros. RegDst a "00" para indicar el registro en el que se va a guardar. Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

Instrucción Xori:

Suma lógica exclusiva bit a bit con inmediato.

Comienza a los 2500 ns y termina a los 2600. Durante este tiempo pone las señales ALUop a "010" para que haga XOR, ALUsrc a "10" para que pase al segundo operando de la ALU el inmediato con extensión en ceros. RegDst a "00" para indicar el registro en el que se va a guardar. Regwrite a "1" para que funcione la parte de los registros. MemtoReg a "00" para que tome el valor nada mas salir de la ALU. MemRead y MemWrite estará a "0" ya que lo que queremos es el valor que nos da la ALU y podemos omitir esa parte. PCSrc se pondrá a "0" para que pase PC+4 al siguiente PC y poder continuar con la ejecución del programa. Para que PCSrc esté a 0 todas las señales que la conforman tienen que estar a 0.

A continuación se muestran las 3 operaciones con mas detalle en la simulación de multisim :



/sistema/mips1/Jump	0																						
→ /sistema/mips1/JumpReq // sistema/mips1/JumpReq // sistema/mi	lo lo																						
✓ /sistema/mips1/PCSrc	2'h0	2h0																					
- instruccion		l tiv							$\overline{}$									-					
	32'h00400058	32h00400058	-			32'h00*	10005C	-	$\overline{}$		32'h0040	0060				32'h004	00064	-			132h004	00068	
sistema/mips1/Instruction	32h32320001	32h 32h36	320001				32'h3A	20001				32'h3C0	11001				32'hAC	20008				32'h240	2000A
— PC ——————————————————————————————————	32'h00400058	32h00400058				32'h00+	10005C				32'h0040	0060				32'h004	00064				32'h004	00068	
👆 /sistema/mips1/PCplus4	32'h00400058	32h00400 [3	2h004000	5C			(32	h0040006	0			(32	h004000	64			(3)	h00400	068			32	h00400.
🛶 /sistema/mips1/PCbranch	32'h0040005C	32h0040005C		(32h004	400060				(32h004	00064				(32h004	404068			(3	2h004000	88			
🛶 /sistema/mips1/PCjump	32'h08C80004	32h08C80004										32'h000	14 004				32'h000	30020				32'h000	
	32'h00400058	32'h00400)	32'h004000	05C),3	2'h004000	60			(3:	/h00400	064),3	2'h0040	0068			32	/h0040
− registros -{-> /sistema/mips1/Read_Data1	32'h0000000A	32'h00000000A						\vdash				(32'h0	0000000				(32h)	001000	0			(32h00	0000000
⊢/sistema/mips1/Read_Data2	32'h00000000	32h00000000				(32'h0	000000B					32h1	0010000				(32h0	000000	3		\triangleright	32h00	000000
⊢/sistema/mips1/Write_Reg	5'h12	5h12									X	5'h01					(5h12					(5h02	
🛶 /sistema/mips1/Write_Data	32'h00000000	82h00000000		2h00000										32h100)					(32h100	
🛶 /sistema/mips1/br/registros	{32h00000000}	32h00000000)	{32h0000	0000} {3:	2'h0	{32'h00	000000}	{32h0000	0000} {3	2h0000	0000} {32	/h0000	0000} {3	2'h000000	000} {32			h00000	000} {32'h	0000	{32'h00	000000}	(32h00.
⊢🔷 /sistema/mips1/rd	5'h00	5h00										h02					5'h00						
⊢🔷 /sistema/mips1/rt	5'h12	5h12										5h01					5h12					5'h02	
🛶 /sistema/mips1/rs	5'h11	5h11										5'h00					5'h01					5'h00	
— Memoria	32'h00000000	82h00000000	Y 21	2'h000000	inp			-						32'h 100 ti	0000			Ь,	32h 100 10	nno			— v
// /sistema/mips1/Read_Data_Mem	32hzzzzzzzz	92110000000	/,3/	211000000	UD								^^	32111001	0000			 	321110010	000			
/sistema/mips1/Write Data Mem	32'h00000000	82h00000000				Y 32/b0	000000B	-	\rightarrow			Y 32/h 11	0010000				Y 32/hr	000000			\vdash	(37h0)	0000000
→ /sistema/imem1/memoria	{8'h01} {8'h10} {	(8'h01) (8'h10)	(8h01) (8	h3C} (8h					} {8h10}	(8'h01)					h8C} {8	h01} {8				03 {8h9i	03 (8h11		
, , , , , , , , , , , , , , , , , , , ,	Carriery (and	011.07																					
≅ € Now	3000 ns)0 ns	2350 ns		240	0 ns	1111	2450 ns	1111	250	ns	111	2550 ns	1111	260	ns	1111	2650 ns	; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ;		lons		2750 ns
Cursor 1	2301 ns	2301 ns																					

Nota: todas las imágenes se incluyen en la práctica dentro de una carpeta llamada capturas.