
**Disciplina**: Linguagens de Descrição de Hardware
**Prof.**: Tiago Almeida

CIÊNCIA da COMPUTAÇÃO
Universidade Federal do Tocantins

**Laboratório 3 – *Crossbar Switch* (`GENERIC`/`GENERATE`) e Multiplexadores**
2026 / 2

**Aviso sobre uso de IA:** É vedado o uso de ferramentas de IA generativa (LLMs, como ChatGPT, Gemini, Claude etc.) para produzir total ou parcialmente a solução deste exercício. A resolução deve ser desenvolvida integralmente pelo próprio estudante. O descumprimento desta regra constitui violação de integridade acadêmica e será tratado conforme o regimento da instituição.

**1)** Seja o componente `xbar` que implementa um *crossbar switch*:





(a) Projete este circuito em VHDL usando a construção `WITH`, `SELECT` e `WHEN` [sem usar processo]. Verifique o funcionamento com simulação.

(b) Projete este mesmo circuito em VHDL usando a construção `WHEN ELSE` [sem usar processo]. Verifique o funcionamento com simulação.

(c) Projete este mesmo circuito em VHDL usando a construção `PROCESS`. Verifique o funcionamento com simulação.

(d) A partir desse componente `xbar` implemente o circuito abaixo com número variável de estágios (utilize os comandos `GENERIC` e `GENERATE`).




(e) Crie um novo projeto instanciando este componente com 5 estágios. Veja o *netlist* criado. Programe a placa com o `demo_setup` para verificar o funcionamento, usando 5 chaves (SW) e um LED como saída.

(f) Repita (e) para 8 estágios.

**Observação**: uma possível aplicação desse circuito é a implementação de um número arbitrário de interruptores ($S_0..S_{n-1}$) em um corredor longo, de modo que uma única mudança em qualquer dos interruptores muda o estado da iluminação (LED) de ligado para desligado ou vice-versa.
**Entregar**: Q1a), Q1b), Q1c): arquivos descrição VHDL (`.vhd`) ~~e relatório de simulação (`.cvwf`)~~ de cada versão; Q1e), Q1f): arquivos descrição VHDL (`.vhd`) do sistema completo (antes do `demo_setup`).

**2)** A figura abaixo mostra um circuito multiplexador 4 para 1 projetado utilizando-se um decodificador 2 para 4 e portas lógicas. $w_{0..3}$ são as entradas, $s_{0..1}$ os sinais de seleção de entrada, $En$ sinal para ligar e desligar o circuito e $f$ a saída selecionada. Verifique o funcionamento de todos os projetos com simulação.





**Figura 1:** Mux 4-1 usando Dec2-4 e *gates*

(a) Implemente o decodificador 2 para 4 em VHDL da Figura 2 [sem usar processo].

(b) Implemente o circuito dentro da caixa pontilhada na Figura 1, conforme o símbolo da Figura 3 [sem usar processo].

(c) A partir dos itens (a) e (b), projete um multiplexador 4-1 como descrito na Figura 1.

(d) A partir do item (c), implemente um multiplexador 16:1 em VHDL. Não deve ser usado processo nem implementado de forma estrutural (utilizando portas lógicas).





**Figura 2:** Dec2-4





**Figura 3:** Lógica extra

**Entregar**: Q2a), Q2b), Q2c), Q2d): arquivos descrição VHDL (`.vhd`) ~~e relatório de simulação (`.cvwf`)~~ de cada item.