



Laboratório 5 – Barrel Shifter e Somador Carry Look-Ahead

2026 / 2

Aviso sobre uso de IA: É vedado o uso de ferramentas de IA generativa (LLMs, como ChatGPT, Gemini, Claude etc.) para produzir total ou parcialmente a solução deste exercício. A resolução deve ser desenvolvida integralmente pelo próprio estudante. O descumprimento desta regra constitui violação de integridade acadêmica e será tratado conforme o regimento da instituição.

- 1) Rotação binária é uma operação que consiste em, dada uma palavra de n bits, fazer um reposicionamento dos bits na palavra de maneira circular, mantendo a ordem. Isto é, quando o reposicionamento é diferente de um múltiplo de n , o bit mais significativo da palavra rotacionada é aquele de posição anterior, no vetor original, ao bit menos significativo. Ex.: $x_3x_2x_1x_0$, rotacionado em 2 é $x_1x_0x_3x_2$.

Uma forma de implementar essa operação em *hardware* é através do circuito chamado *barrel shifter*. Dados uma palavra binária $W = w_3w_2w_1w_0$, um valor de rotacionamento $S = s_1s_0$, a saída $Y = y_3y_2y_1y_0$ será conforme a tabela verdade mostrada abaixo:

s_1	s_0	y_3	y_2	y_1	y_0
0	0	w_3	w_2	w_1	w_0
0	1	w_0	w_3	w_2	w_1
1	0	w_1	w_0	w_3	w_2
1	1	w_2	w_1	w_0	w_3

- (a) Implemente em VHDL um *barrel shifter* de 4 bits a partir da tabela verdade acima. Simule seu funcionamento. Dica: utilize multiplexadores 4:1. [Entregar VHDL]
- (b) Utilizando o `demo_setup`, execute sua implementação na DE1, utilizando as *switches* como entradas e os LEDs como saídas.
- 2) (a) Implemente em VHDL um somador *carry look-ahead* (CLA) de 4 bits. Verifique sua implementação simulando. Compare, usando o analisador de tempo, o caminho crítico e seu tempo dessa implementação com a do laboratório anterior (somador *ripple-carry* de 4 bits). Qual tem o menor tempo? [Entregar VHDL] Utilizando o `demo_setup`, execute sua implementação na DE1, utilizando as *switches* como entradas e os LEDs como saídas.
- (b) Implemente em VHDL um somador de 8 bits com CLA parcial, utilizando dois somadores CLA de 4 bits, interconectados em cascata (*carry-out* do CLA menos significativo conectado ao *carry-in* do CLA mais significativo). Compare, usando o analisador de tempo, o caminho crítico e seu tempo dessa implementação com a do laboratório anterior (somador *ripple-carry* de 8 bits). Qual tem o menor tempo? [Entregar VHDL]
- (c) Implemente em VHDL um somador *carry look-ahead* (CLA puro) de 8 bits, sem nenhuma ligação em cascata ou do tipo *ripple-carry*. Para isto, você terá que estender as equações de CLA de 4 bits (dadas em aula) para 8 bits. Compare, usando o analisador de tempo, o caminho crítico e seu tempo dessa

Disciplina: Linguagens de Descrição de Hardware

Prof.: Tiago Almeida



CIÊNCIA da
COMPUTAÇÃO
Universidade Federal do Tocantins

implementação com as implementações anteriores de 8 bits (*ripple-carry*, CLA parcial). Qual tem o menor tempo? [Entregar VHDL desse projeto e arquivo texto com as análises dos tempos dos itens (a), (b), (c)]