

基于ARM® 32位Cortex®-M4微控制器,配有32 K字节到64 K字节闪存、sLib、1个CAN、1个OTGFS、13个定时器、1个ADC、12个通信接口

功能

■ 内核: ARM® 32位Cortex®-M4 CPU

- 最高96 MHz工作频率,带存储器保护单元 (MPU),内建单周期乘法和硬件除法
- 具有DSP指令集

■ 存储器

- 32 K字节到64 K字节的闪存存储器
- 4 K字节的启动程序代码区作启动加载程序 (Bootloader)用,可一次性配置成一般用 户区
- **sLib**: 将指定之主存储区设为执行代码安全 库区,此区代码仅能调用无法读取
- 20 K字节的SRAM

■ 电源控制 (PWC)

- 2.4V至3.6V供电
- 上电复位(POR)、低电压复位(LVR)、 电源电压监测器(PVM)
- 低功耗模式: 睡眠、深睡眠、和待机,6个 WKUP引脚可唤醒待机模式
- 支持5个32位的电池供电寄存器(BPR)

■ 时钟和复位管理(CRM)

- 4至25 MHz晶体振荡器(HEXT)
- 内置经出厂调校的48 MHz高速时钟 (HICK), 25 °C达1 %精度, -40 °C至
 - +105 ℃达2 %精度,带自动时钟校准 (ACC) 功能
- PLL可灵活配置倍频和分频系数
- 32 kHz晶振(LEXT)
- 低速内部时钟(LICK)

■ 模拟模块

- 1个12位2 MSPS A/D转换器,多达16个外部输入通道;硬件过采样最高达16位分辨率
- 内部参考电压(V_{INTRV})

■ DMA

- 1個DMA控制器,支持完全弹性映射
- 7通道

■ 多达55个快速GPIO端口

- 所有GPIO口可以映像到16个外部中断 (EXINT)
- 几乎所有GPIO口可容忍5V输入信号

■ 多达13个定时器(TMR)

- 1个16位7通道高级定时器,有6通道PWM输出,带死区控制和紧急停止功能
- 多达6个16位和1个32位通用定时器,每个定时器最多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入
- 高级和通用定时器合计提供多达24通道PWM
- 2个16位基本定时器
- 2个看门狗定时器(一般型WDT和窗口型 WWDT)
- 系统滴答定时器: 24位递减计数器
- ERTC:增强型RTC,具有自动唤醒、闹钟、亚 秒级精度、及硬件日历,带校准功能

■ 多达12个通信接口

- 2个I²C接口, 支持SMBus/PMBus
- 4个USART接口;支持主同步SPI和调制解调器控制;具有ISO7816接口、LIN、IrDA、和RS485驱动使能;支持TX/RX可配置引脚互换
- 3个SPI接口(36 M位/秒),均可复用为半双工I²S接口;任意2个半双工I²S可以组合为1个 全双工I²S
- CAN接口(2.0B主动),内置256字节的专用 缓存
- OTG全速控制器,内置1280字节的专用缓存,设备模式时支持无晶振(Crystal-less)
- 红外发射器 (IRTMR)

■ CRC计算单元

■ 96位的芯片唯一码(UID)

■ 调试模式

- 串行线调试(SWD)和串行线输出(SWO) 接口
- 温度范围: -40至+105°C



■ 封装

- LQFP64 10 x 10 mm
- LQFP64 7 x 7 mm
- LQFP48 7 x 7 mm
- QFN48 6 x 6 mm
- LQFP32 7 x 7 mm
- QFN32 4 x 4 mm
- QFN28 4 x 4mm
- TSSOP20 6.5 x 4.4 mm

表 1. AT32F425 选型列表

闪存存储器	型号					
64 K字节	AT32F425R8T7, AT32F425R8T7 -7, AT32F425C8T7, AT32F425C8U7, AT32F425K8T7, AT32F425K8U7-4, AT32F425G8U7, AT32F425F8P7					
32 K字节	AT32F425R6T7, AT32F425R6T7 -7, AT32F425C6T7, AT32F425C6U7, AT32F425K6T7, AT32F425K6U7-4, AT32F425G6U7, AT32F425F6P7					



目录

规格	各说明	10
功能	岜简介	13
2.1	ARM®Cortex®-M4	13
2.2	存储器	14
	2.2.1 闪存存储器(Flash)	14
	2.2.2 存储器保护单元(MPU)	14
	2.2.3 内置随机存取存储器(SRAM)	14
2.3	中断	14
	2.3.1 嵌套的向量式中断控制器(NVIC)	14
	2.3.2 外部中断(EXINT)	14
2.4	电源控制(PWC)	14
	2.4.1 供电方案	14
	2.4.2 复位和电源电压监测器(POR / LVR / PVM)	15
	2.4.3 电压调节器(LDO)	15
	2.4.4 低功耗模式	15
2.5	启动模式	16
2.6	时钟	16
2.7	通用输入输出口(GPIO)	16
2.8	直接存储器访问控制器(DMA)	16
2.9	定时器(TMR)	17
	2.9.1 高级定时器(TMR1)	17
	2.9.2 通用定时器(TMR2~3 和 TMR13~17)	18
	2.9.3 基本定时器(TMR6 和 TMR7)	18
	2.9.4 系统滴答定时器(SysTick)	18
2.10	D 看门狗(WDT)	18
2.11	窗口型看门狗(WWDT)	18
2.12	2 增强型实时时钟(ERTC)和电池供电寄存器(BPR)	19



	2.13	通信接	等口	19
		2.13.1	串行外设接口(SPI)	.19
		2.13.2	内部集成音频接口(I ² S)	.19
		2.13.3	通用同步/异步收发器(USART)	.20
		2.13.4	内部集成电路总线(I ² C)	.20
		2.13.5	控制器区域网络(CAN)	.20
		2.13.6	通用串行总线 On-The-Go 全速(OTGFS)	.20
		2.13.7	红外发射器(IRTMR)	.20
	2.14	循环冗	C余校验(CRC)计算单元	21
	2.15	模拟/数	数字转换器(ADC)	21
	2.16	串行线	表调试(SWD)和串行线输出(SWO)接口	21
3	引脚	功能定	义	22
4	存储	器地址	映像	31
5	电气	特性		32
	5.1	测试条	6件	32
		5.1.1	最小和最大数值	.32
		5.1.2	典型数值	.32
		5.1.3	典型曲线	.32
		5.1.4	供电方案	.32
	5.2	绝对最	是大值	33
		5.2.1	额定值	.33
		5.2.2	电气敏感性	.34
	5.3	规格		35
		5.3.1	通用工作条件	.35
		5.3.2	上电和掉电时的工作条件	.35
		5.3.3	内嵌复位和电源控制模块特性	.35
		5.3.4	存储器特性	.37
		5.3.5	供电电流特性	.37
		5.3.6	外部时钟源特性	.44



		5.3.7	内部时钟源特性	.48
		5.3.8	PLL 特性	.49
		5.3.9	低功耗模式唤醒时间	.49
		5.3.10	EMC 特性	.49
		5.3.11	GPIO 端口特性	.50
		5.3.12	NRST 引脚特性	.52
		5.3.13	TMR 定时器特性	.52
		5.3.14	SPI 接口特性	.53
		5.3.15	I ² S 接口特性	.55
		5.3.16	I ² C 接口特性	.56
		5.3.17	OTGFS 接口特性	.57
		5.3.18	12 位 ADC 特性	.58
		5.3.19	内部参照电压(V _{INTRV})特性	.60
6	封装	数据		61
	6.1	LQFP6	64 – 10 x 10 mm 封装	61
	6.2	LQFP6	64 – 7 x 7 mm 封装	63
	6.3	LQFP4	48 – 7 x 7 mm 封装	65
	6.4	QFN48	3 – 6 x 6 mm 封装	67
	6.5	LQFP	32 – 7 x 7 mm 封装	69
	6.6	QFN32	2 – 4 x 4 mm 封装	71
	6.7	QFN28	3 – 4 x 4 mm 封装	73
	6.8	TSSO	P20 – 6.5 x 4.4 mm 封装	75
	6.9	封装丝	印	77
	6.10	热特性		78
7	型号	说明		79
8	文档	版本历	史	80



表目录

表 1. AT32F425 选型列表2
表 2. AT32F425 系列器件功能和配置11
表 3. 启动加载程序(Bootloader)的引脚配置16
表 4. 定时器功能比较
表 5. AT32F425 系列引脚定义26
表 6. 电压特性
表 7. 电流特性
表 8. 温度特性
表 9. ESD 值
表 10. Latch-up 值34
表 11. 通用工作条件
表 12. 上电和掉电时的工作条件35
表 13. 内嵌复位和电源管理模块特性
表 14. 可编程电压检测器特性
表 15. 内部闪存存储器特性37
表 16. 内部闪存存储器寿命和数据保存期限37
表 17. 运行模式下的典型电流消耗
表 18. 睡眠模式下的典型电流消耗
表 19. 运行模式下的最大电流消耗
表 20. 睡眠模式下的最大电流消耗
表 21. 深睡眠和待机模式下的典型和最大电流消耗41
表 22. 内置外设的电流消耗
表 23. HEXT 4 ~ 25 MHz 晶振特性
表 24. 高速外部用户时钟特性
表 25. LEXT 32.768 kHz 晶振特性
表 26. 低速外部用户时钟特性
表 27. HICK 时钟特性
表 28. LICK 时钟特性
表 29. PLL 特性
表 30. 低功耗模式的唤醒时间



表 31. EMS 特性	49
表 32. GPIO 静态特性	50
表 33. 输出电压特性	51
表 34. 输入交流特性	51
表 35. NRST 引脚特性	52
表 36. TMR 定时器特性	52
表 37. SPI 特性	53
表 38. I ² S 特性	55
表 39. OTGFS 启动时间	57
表 40. OTGFS 直流特性	57
表 41. OTGFS 电气特性	57
表 42. ADC 特性	58
表 43. f _{ADC} = 14 MHz 时的最大 R _{AIN}	58
表 44. f _{ADC} = 28 MHz 时的最大 R _{AIN}	59
表 45. ADC 精度	59
表 46. 内置参照电压特性	60
表 47. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据	62
表 48. LQFP64 – 7 x 7 mm 64 引脚薄型正方扁平封装机械数据	64
表 49. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据	66
表 50. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据	68
表 51. LQFP32 – 7 x 7 mm 32 引脚薄型正方扁平封装机械数据	70
表 52. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装机械数据	72
表 53. QFN28 – 4 x 4 mm 28 引脚正方扁平无引线封装机械数据	74
表 54. TSSOP20 – 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装机械数据	76
表 55. 封装的热特性	78
表 56. AT32F425 系列型号说明	79
表 57. 文档版本历史	80



图目录

图 1. AT32F425 系列功能框图	13
图 2. AT32F425 系列 LQFP64 引脚分布	22
图 3. AT32F425 系列 LQFP48 引脚分布	23
图 4. AT32F425 系列 QFN48 引脚分布	23
图 5. AT32F425 系列 LQFP32 引脚分布	24
图 6. AT32F425 系列 QFN32 引脚分布	24
图 7. AT32F425 系列 QFN28 引脚分布	25
图 8. AT32F425 系列 TSSOP20 引脚分布	25
图 9. 存储器图	31
图 10. 供电方案	32
图 11. 上电复位和低电压复位的波形图	36
图 12. LDO 在运行模式时,深睡眠模式下的典型电流消耗在不同的 V _{DD} 时与温度的对比	41
图 13. LDO 在低功耗模式时,深睡眠模式下的典型电流消耗在不同的 V _{DD} 时与温度的对比	41
图 14. 待机模式下的典型电流消耗在不同的 V _{DD} 时与温度的对比	42
图 15. 使用 8 MHz 晶振的典型应用	44
图 16. 外部高速时钟源的交流时序图	45
图 17. 使用 32.768 kHz 晶振的典型应用	46
图 18. 外部低速时钟源的交流时序图	47
图 19. HICK 时钟精度与温度的对比	48
图 20. 建议的 NRST 引脚保护	52
图 21. SPI 时序图 – 从模式和 CPHA = 0	54
图 22. SPI 时序图 – 从模式和 CPHA = 1	54
图 23. SPI 时序图 - 主模式	54
图 24. I ² S 从模式时序图(Philips 协议)	55
图 25. I ² S 主模式时序图(Philips 协议)	56
图 26. OTGFS 时序:数据信号上升和下降时间定义	57
图 27. ADC 精度特性	59
图 28. 使用 ADC 典型的连接图	60
图 29. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图	61
图 30. LQFP64 – 7 x 7 mm 64 引脚薄型正方扁平封装图	63



AT32F425系列 数据手册

图 31	. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图	65
图 32	. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图	67
图 33	. LQFP32 – 7 x 7 mm 32 引脚薄型正方扁平封装图	69
图 34	. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装图	71
图 35	. QFN28 – 4 x 4 mm 28 引脚正方扁平无引线封装图	73
图 36	. TSSOP20 – 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装图	75
图 37	丝印示意图	77



1 规格说明

AT32F425系列微控制器基于高性能的ARM®Cortex®-M4 32位的RISC内核,最高工作频率达到96 MHz,Cortex®-M4内核具有一组DSP指令和提高应用安全性的一个存储器保护单元(MPU)。

AT32F425系列产品内置高速嵌入式存储器(高达64 K字节的闪存和20 K字节的SRAM),丰富的增强GPIO端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受sLib保护,成为执行代码安全库区。

AT32F425系列产品包含1个12位的ADC、6个16位和1个32位通用定时器、2个基本定时器和1个高级定时器,还包含标准和先进的通信接口:多达2个I²C接口、3个SPI接口(复用为I²S接口)、4个USART接口、1个CAN接口、1个OTGFS接口、和1个红外发射器。

AT32F425系列产品工作于-40 ℃至+105 ℃的温度范围,供电电压2.4 V至3.6 V,省电模式可达到低功耗应用的要求。

AT32F425系列产品提供各种不同封装形式;根据不同的封装形式,其系列产品之间是完全地引脚兼容,软件和功能上也兼容,仅产品中的外设配置不尽相同。



表 2. AT32F425 系列器件功能和配置

	w) [5]	AT32F4	125xxP7	AT32F4	125xxU7		25xxU7-4		125xxT7	AT32F425xxU7		AT32F425xxT7		AT32F425xxT7-7		AT32F425xxT7	
	型号	F6	F8	G6	G8	K6	K8	K6	K8	C6	C8	C6	C8	R6	R8	R6	R8
	频率(MHz)		96														
	闪存(K 字节)	32	64	32	64	32	64	32	64	32	64	32	64	32	64	32	64
	SRAM (K 字节)	20	20	20	20	20	20	20	20	20	20	20	20	20	20	20	20
	高级	,	1		1	,	1	,	1		1		1		1	,	1
	32 位通用		1		1		1		1		1		1		1		1
	16 位通用	(6	(6	(6	6		(6		6		6	6	
定时器	基本	2		2	2	2		2		2		2		2		2	
定即	SysTick	1		1		1		1		1		1		1		1	
	WDT	,	1	1		1		1		1		1		1		1	
	WWDT	1		1		1		1		1		1		1		1	
	ERTC	1		1		1		1		1		1		1		1	
	I ² C	2	2	2	2	2	2	2		2		2		2		2	2
	SPI	2 ⁽¹⁾		2 ⁽¹⁾ 3		3		3		3		3		3		3	
	I ² S (半双工)	2 ⁽¹⁾		3		3		3		3		3		3		3	
通信接口	USART	4 ⁽²⁾		2) 4		4		4		4		4		4		4	
剰	CAN	1		1 1		1		1		1		1		1		1	
	OTGFS	1 1		1		1		1		1		1		1			
	红外发射器		1 1				1 1			1 1				1		1	



	型号		AT32F425xxP7		AT32F425xxP7		AT32F425xxU7		AT32F425xxU7-4		AT32F425xxT7		AT32F425xxU7		AT32F425xxT7		AT32F425xxT7-7		AT32F425xxT7	
型 写		F6 F8		F6 F8 G6 G8		K6	K8	K6 K8		C6 C8		C6 C8		R6	R8	R6 R8				
植机	12 位 ADC 转换器/	1		1 1		1			1	1		1		1		1				
華	外部通道数	(9		10		10		10		10		10		16		16			
	GPIO	15 24				2	27	25		39		39		55		55				
	工作温度	-40 °C 至+105 °C																		
	封装形式	TSSC					N32 1 mm	LQFP32 7 x 7 mm		QFN48 6 x 6 mm		LQFP48 7 x 7 mm		LQFP64 7 x 7 mm		LQFP64 10 x 10 mm				

⁽¹⁾ 在TSSOP20封装上,仅支持SPI1/I²S1和SPI2/I²S2。

⁽²⁾ 在TSSOP20封装上,USART3无法同时提供完整功能全部引脚;而USART1和USART4仅有TX和RX脚,因此只能作UART用。



2 功能简介

2.1 ARM®Cortex®-M4

ARM®Cortex®-M4是最新一代的嵌入式ARM®处理器,它是一款32位的RISC处理器,具有优异的代码效率,卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令,能够实现有效的信号处理和复杂的算法执行。图1是AT32F425系列产品的功能框图。




图 1. AT32F425 系列功能框图



2.2 存储器

2.2.1 闪存存储器 (Flash)

内置高达64 K字节的闪存存储器,用于存放程序和数据。内置存储器可指定任意一范围程序区受sLib保护,成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之下,又顾及其客户便于进行二次开发而设计的。寄存器位HFCYC_EN开启后可整体提升代码执行效能,特别对连续读取大块常数表有助益,但需注意AHB最高时钟频率较关闭时低,使用时请遵照表11之限制。

片上另有4 K字节的启动程序代码区,启动加载程序(Bootloader)存放于其中。用户若无启动加载程序使用需求,可一次性将启动程序代码区配置成一般用户程序和数据区使用。

另外片上包含用户系统数据区块,用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能,其中访问保护有**2**个级别可配置。

2.2.2 存储器保护单元 (MPU)

存储器保护单元(MPU)用于管理CPU对存储器的访问,防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区由最多8个保护区组成,还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。MPU特别适合有一些关键的或认证的代码必须受到保护,以免被其它任务的错误行为影响。它通常是一个RTOS(实时操作系统)。

2.2.3 内置随机存取存储器(SRAM)

高达20 K字节的嵌入式SRAM, CPU能以零等待周期访问(读/写)。

2.3 中断

2.3.1 嵌套的向量式中断控制器(NVIC)

AT32F425系列产品内置嵌套的向量式中断控制器,可管理16个优先级,处理Cortex®-M4内核的可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

2.3.2 外部中断 (EXINT)

外部中断(EXINT)与NVIC直接连接,EXINT包含21个边沿检测器,用于产生中断请求。每个中断 线都可以独立地配置它的触发事件(上升沿、下降沿、或双边沿),并能够单独地被屏蔽;挂起寄存 器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。

2.4 电源控制 (PWC)

2.4.1 供电方案

- V_{DD} = 2.4~3.6 V: 通过V_{DD}引脚为GPIO引脚、ERTC、外部32 kHz振荡器(LEXT)、电池供电寄存器(BPR)和内部LDO等内部模块供电。
- V_{DDA} = 2.4~3.6 V: 通过V_{DDA}引脚为ADC供电。V_{DDA}和V_{SSA}必须分别与V_{DD}和V_{SS}等电位。



2.4.2 复位和电源电压监测器 (POR / LVR / PVM)

本产品内部集成了上电复位(POR)和低电压复位(LVR)电路,该电路始终处于工作状态,可使器件在供电超过 $2.4\,V$ 时工作;当 V_{DD} 压降低于规定阈值(V_{LVR})时,置器件于复位状态,而不必使用外部复位电路。

产品中还包含一个电源电压监测器(PVM),它监视 V_{DD} 供电并与阈值 V_{PVM} 比较,当 V_{DD} 低于或高于阈值 V_{PVM} 时产生中断。PVM功能需要通过程序开启。

2.4.3 电压调节器 (LDO)

LDO有三个操作模式:正常模式、低功耗模式、和关断模式。

- 正常模式:用于正常的运行/睡眠操作并可用于CPU的深睡眠模式;
- 低功耗模式:可用于CPU的深睡眠模式;
- 关断模式:用于CPU的待机模式。LDO的输出为高阻状态,内核电路的供电切断,寄存器和SRAM的内容将丢失。

该LDO在复位后处于正常模式工作状态。

2.4.4 低功耗模式

AT32F425系列产品支持三种低功耗模式。

- 睡眠模式 (Sleep)
 - 在睡眠模式,只有CPU停止,所有外设处于工作状态并可在发生中断/事件时唤醒CPU。
- 深睡眠模式 (Deepsleep)

深睡眠模式下可以实现低功耗,同时保持SRAM和寄存器的内容。此时,LDO供电域中的所有时钟都会停止,PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模式。

可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒,EXINT信号可以是16个外部GPIO口之一、PVM的输出、ERTC闹钟/唤醒/入侵检测/时间戳事件、或OTG的唤醒信号。

● 待机模式(Standby)

在待机模式下可以达到最低的电能消耗。内部的LDO被关闭,因此所有内部LDO供电被切断。 PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后,SRAM和寄存器的内容将消失,但 ERTC寄存器和电池供电寄存器的内容仍然保留,待机电路仍工作。

从待机模式退出的条件是: NRST上的外部复位信号、WDT复位、WKUPx引脚上的一个上升边沿或ERTC的闹钟/唤醒/入侵检测/时间戳事件。

注: 在进入深睡眠或待机模式时,ERTC对应的时钟不会被停止。WDT视用户系统数据设置决定。



2.5 启动模式

在启动时,通过BOOT0引脚和用户系统数据nBOOT1位设置可以选择三种启动模式中的一种:

- 从用户闪存存储器启动;
- 从启动程序代码区启动;
- 从内部**SRAM**启动。

启动加载程序(Bootloader)存放于启动程序代码区中,可以通过USART1或USART2对闪存重新编程。*表*3提供启动加载程序(Bootloader)对AT32F425的引脚配置。

外设	对应管脚
USART1	PA9: USART1_TX
USARTI	PA10: USART1_RX
USART2	PA2: USART2_TX
USARTZ	PA3: USART2_RX

表 3. 启动加载程序(Bootloader)的引脚配置

2.6 时钟

系统时钟在复位后,高速内部48 MHz时钟(HICK)经6分频后(8 MHz)被选为默认的CPU时钟,随后可以选择外部的、具失效监控的4~25 MHz高速晶振(HEXT);当检测到高速外部晶振失效时,它将被关闭,系统将自动地切换到HICK,软件可以接收到相应的中断。同样当PLL使用的高速外部晶振失效时,硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置AHB的频率和APB(APB1和APB2)的频率。AHB和APB的最高频率是96 MHz。

另外,AT32F425系列产品内嵌一个特别的自动时钟校准(ACC)模块,高速内部时钟HICK 48 MHz 可被此模块校准,可保证在整个芯片可操作温度范围内HICK的最佳准确度。

2.7 通用输入输出口(GPIO)

每个GPIO引脚都可以由软件配置成输出(推挽或开漏、带或不带上拉/下拉)、输入(浮空、带或不带上拉或下拉)或复用的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的GPIO引脚都有大电流通过能力。

在需要的情况下,GPIO引脚的外设功能可以通过一个特定的操作锁定,以避免意外的写入GPIO寄存器。

2.8 直接存储器访问控制器(DMA)

7通道通用DMA能够管理存储器到存储器、外设到存储器和存储器到外设的数据传输。DMA通道与各个外设连接支时完全弹性映射。

DMA控制器支持环形缓冲区的管理,当控制器到达缓冲区末尾时,无需通过用户代码进行干预。 每个通道都与专门的硬件DMA请求相连,同时支持软件触发。通过软件进行相关配置,并且数据源 和数据目标之间传输的数据量不受限制。

DMA可以用于主要的外设: SPI, I²S, I²C, USART, 所有定时器TMRx(除了TMR13/14),和ADC。



2.9 定时器 (TMR)

AT32F425系列产品包含最多1个高级定时器、7个通用定时器和2个基本定时器,以及1个系统滴答定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能:

计数器 定时器类型 定时器 计数器类型 预分频系数 产生 DMA 请求 捕获/比较通道 互补输出 分辩率 1~65536 之间 递增,递减, 高级 TMR1 16位 有 4 3 递增/递减 的任意整数 递增,递减, 1~65536 之间 TMR2 32 位 有 4 无 递增/递减 的任意整数 递增,递减, 1~65536 之间 有 4 TMR3 16 位 无 递增/递减 的任意整数 1~65536 之间 **TMR13** 通用 16 位 递增 无 1 无 TMR14 的任意整数 1~65536 之间 2 TMR15 16位 递增 有 的任意整数 **TMR16** 1~65536 之间 16 位 递增 有 1 1 TMR17 的任意整数 1~65536 之间 TMR6 16位 递增 有 基本 无 无 TMR7 的任意整数

表 4. 定时器功能比较

2.9.1 高级定时器 (TMR1)

一个高级定时器(TMR1)可以被看成是分配到6个通道的三相PWM发生器,它具有带可编程死区插入的互补PWM输出,还可以被当成完整的通用定时器。四个独立的通道可以用于:

- 输入捕获
- 输出比较
- 产生PWM(边缘或中心对齐模式)
- 単周期输出

配置为16位标准定时器时,它与TMRx定时器具有相同的功能。配置为16位PWM发生器时,它具有全调制能力(0~100%)。

在调试模式下,计数器可以被冻结,同时PWM输出被禁止,从而切断由这些输出所控制的开关。 很多功能都与通用定时器相同,内部结构也相同,因此高级定时器可以通过定时器链接功能与通用定时器协同操作,提供同步或事件连接功能。



2.9.2 通用定时器(TMR2~3 和 TMR13~17)

AT32F425系列产品中,内置了多达7个可同步运行的通用定时器。

● TMR2和TMR3

TMR2是基于一个32位自动加载递增/递减计数器和一个16位的预分频器,而TMR3是基于一个16位自动加载递增/递减计数器和一个16位的预分频器。这些定时器在最大的封装配置中可提供4个独立的通道,每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作,提供同步或事件链接功能。在调试模式下,计数器可以被冻结。任一标准定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号,也能处理1至3个来自霍尔传感器的数字输出。

● TMR13和TMR14

这些定时器基于一个16位的自动加载递加计数器、一个16位的预分频器和1个独立的通道,每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出,它们可以与全功能通用定时器同步。它们也可以用作简单的定时器。

● TMR15, TMR16, 和TMR17

这三个通用定时器具有16位自动重载递增计数器和16位预分频器。TMR15具有2个通道和1个互补通道,TMR16和TMR17具有1个通道和1个互补通道。所有通道都可用于输入捕获/输出比较,PWM或单周期模式输出。

这些定时器可通过定时器链接功能协同工作,提供同步或事件链接功能。

在调试模式下,计数器可以被冻结。这些定时器有独立的DMA请求生成机制。

2.9.3 基本定时器 (TMR6 和 TMR7)

这2个定时器是当成通用的16位时基计数器。

2.9.4 系统滴答定时器(SysTick)

这个定时器是专用于实时操作系统,也可当成一个通用的递减计数器。它包含以下功能:

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时,产生一个可屏蔽系统中断
- 可编程时钟源

2.10 看门狗(WDT)

看门狗由一个12位的递减计数器和一个8位的预分频器所组成,它由低速内部LICK提供时钟;因为这个时钟独立于主时钟,所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复位整个系统,或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是否自启动。在调试模式下,计数器可以被冻结。

2.11 窗口型看门狗(WWDT)

窗口型看门狗内有一个7位的递减计数器,并可以设置成自由运行。它可以被当成看门狗用于在发生错误时复位整个系统。它由主时钟驱动,具有早期预警中断功能;在调试模式下,计数器可以被冻结。



2.12 增强型实时时钟(ERTC)和电池供电寄存器(BPR)

电池供电域包括:

- 增强型实时时钟(ERTC)
- 5个32位电池供电寄存器 (BPR)

增强型实时时钟(ERTC)是一个独立的BCD定时器/计数器。它支持下列功能:

- 日历具有秒、分、小时(12或24小时格式)、星期几、日、月、年,格式为BCD(二进码十进数)。
- 提供二进制格式的亚秒值。
- 自动调整每月的天数为28、29(闰年)、30、还是31天。
- 可编程闹钟和可编程的周期性中断具有从深睡眠和待机模式唤醒的能力。
- 为补偿天然石英的偏差,可通过512 Hz的外部输出对ERTC进行校准。

闹钟寄存器用于在特定的时间生成闹铃,可单独屏蔽日历字段以比较闹钟。为生成周期性中断,使用了分辨率可编程的16位可编程二进制自动重载递减计数器,可从每隔120 µs至每隔36小时自动唤醒和周期性闹铃。其它32位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。

预分频器用于时间基准时钟,默认被配置为从32.768 kHz时钟生成1秒的时间基准。

电池供电寄存器(BPR)为32位寄存器存储20字节的用户应用数据。电池供电寄存器不会在系统复位或电源复位时复位,也不会在器件从待机模式唤醒时复位。

2.13 通信接口

2.13.1 串行外设接口(SPI)

多达3个SPI接口,在从或主模式下,全双工和半双工的通信速率可达36兆位/秒。3位的预分频器可产生8种主模式频率,可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和SDHC模式。所有的SPI接口都可以使用DMA操作。

SPI接口可配置为TI模式工作,用于主模式和从模式的通信。

2.13.2 内部集成音频接口(I²S)

多达3个标准的半双工I²S接口(与SPI复用)可以工作于主或从模式。这3个接口可以配置为16/24/32位分辨率的输入或输出通道工作,支持音频采样频率从8 kHz到192 kHz。当任一个I²S接口配置为主模式,它的主时钟可以以256倍采样频率输出。

另外AT32F425系列产品具有任意2个半双工 I^2 S接口硬件组合成1个全双工 I^2 S功能,其余1个 I^2 S接口仍可独立操作或作为SPI使用。

所有I²S均可使用DMA控制器。



2.13.3 通用同步/异步收发器(USART)

AT32F425系列产品中,内置了4个通用同步/异步收发器(USART1~4)。

这4个USART接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式、和LIN主/从功能。所有接口具有硬件的CTS和RTS信号管理、RS485驱动使能信号、兼容ISO7816的智能卡和类似SPI通信模式。所有接口都可以使用DMA操作。可配置为TX/RX引脚互换。

所有接口通信速率均可达6兆位/秒。

2.13.4 内部集成电路总线 (I²C)

2个I²C总线接口,能够工作于多主模式或从模式。它们支持标准模式(standard mode,最高100 kHz)、快速模式(fast mode,最高400 kHz)、和增强快速模式(fast mode plus,最高1 MHz),部分GPIO支持超高电流吸入能力20 mA。

I²C接口支持7位或10位寻址,7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

2.13.5 控制器区域网络(CAN)

1个CAN接口兼容规范2.0A和2.0B(主动),位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧和29位标识符的扩展帧。具有3个发送邮箱,2个具3级深度的接收缓存,和14个可调节的滤波器。CAN控制器分配有256个字节的专用缓存,此专用缓存不和其他硬件外设共享。

2.13.6 通用串行总线 On-The-Go 全速(OTGFS)

AT32F425内置1个集成了收发器的OTG全速(12 Mb/s)设备和主机模式控制模块。OTGFS模块兼容USB2.0和OTG1.3协议。它具有可由软件配置的端点设置,并支持挂起/恢复机制。OTGFS模块专用的48 MHz时钟由内部PLL产生,用作设备模式也可直接来自48 MHz HICK时钟源。

模块的主要特性有:

- 专用的1280字节缓存(不和其他任何外设共享)
- 8个IN + 8个OUT端点(包含端点0,设备模式)
- 16个通道(主机模式)
- SOF输出
- 兼容USB2.0协议,提供以下传输速率:
 - 主机模式: 全速和低速
 - 设备模式: 全速

2.13.7 红外发射器 (IRTMR)

AT32F425器件提供了红外发射器。基于TMR16、USART1、或USART4与TMR17间的内部连接。 TMR17用于提供载波频率,TMR16、USART1、或USART4提供要发送的主信号。红外输出信号在 PB9或PA13上可用。

为生成红外遥控信号,必须正确配置TMR16通道1和TMR17通道1以生成正确的波形。所有标准IR脉冲调制模式都可通过编程两个定时器输出比较通道获得。



2.14 循环冗余校验(CRC)计算单元

CRC(循环冗余校验)计算单元使用一个固定的多项式发生器,从一个32位的数据字产生一个CRC 码。在众多的应用中,基于CRC的技术被用于验证数据传输或存储的一致性。

2.15 模拟/数字转换器 (ADC)

AT32F425系列产品,内嵌1个12位2 MSPS的模拟/数字转换器(ADC),共享多达16个外部通道和2个内部通道,其中这两个内部通道分别内部连接到V_{SSA}和内部参考电压(V_{REFINT})。ADC控制器具有2到256倍硬件过采样,最高达等效16位分辨率,并可以实现单次或序列转换,在序列模式下,自动进行在选定的一组模拟输入上的转换。

内部参考电压(V_{INTRV})为ADC提供了一个稳定的电压输出。V_{INTRV}内部连接到ADC1_IN17输入通道。

ADC可以使用DMA操作。

电压监测功能功能允许非常精准地监视一路、多路或所有选中的通道,当被监视的信号超出预置的阈值时,将产生中断。

由通用定时器(TMRx)和高级定时器(TMR1)产生的事件,分别可以内部连到ADC的普通通道触发和抢占通道触发,应用程序能使ADC转换与时钟同步。

2.16 串行线调试(SWD)和串行线输出(SWO)接口

内嵌ARM®的SWD接口,这是一个串行线调试的接口,可以实现串行线调试接口连接到目标,实现对目标的烧录及调试。另提供SWO功能作为调试时异步跟踪使用。



3 引脚功能定义

图 2. AT32F425 系列 LQFP64 引脚分布






图 3. AT32F425 系列 LQFP48 引脚分布




图 4. AT32F425 系列 QFN48 引脚分布






图 5. AT32F425 系列 LQFP32 引脚分布




图 6. AT32F425 系列 QFN32 引脚分布






图 7. AT32F425 系列 QFN28 引脚分布





图 8. AT32F425 系列 TSSOP20 引脚分布





下表为AT32F425系列引脚定义,"-"表示对应封装下没有该引脚。除非在引脚名下面的括号中特别说明,复位期间和复位后的引脚功能与实际引脚名相同。除非特别注释说明,否则在复位期间和复位后所有GPIO都设为浮空输入。引脚复用是通过GPIOx_MUXx寄存器选择功能,附加功能是通过外设寄存器直接选择/启用的功能。

表 5. AT32F425 系列引脚定义

		引月	却号						3. A1 321 423 永列 升牌足入	
TSSOP20	QFN28	QFN32	LQFP32	LQFP48/ QFN48	LQFP64	引脚名称 (复位后功能)	印脚类型印	GPIO结构 ⁽²⁾	复用功能	附加功能
-	-	1	1	1	1	V_{DD}	S	-	数字电	源
-	-	-	-	2	2	PC13	I/O	FT	-	ERTC_OUT / TAMP1 / WKUP2
-	-	-	-	3	3	PC14	I/O	TC	-	LEXT_IN
-	-	-	-	4	4	PC15	I/O	TC	-	LEXT_OUT
2	2	2	2	5	5	PF0	I/O	TC	TMR1_CH1	HEXT_IN
3	3	3	3	6	6	PF1	I/O	тс	TMR1_CH2C / SPI2_CS / I2S2_WS	HEXT_OUT
4	4	4	4	7	7	NRST	I/O	R	器件复位输入 / 内部复位	输出(低电平有效)
-	-	-	1	-	8	PC0	I/O	FTa	EVENTOUT / I2C2_SCL / I2C1_SCL	ADC1_IN10
-	-			-	9	PC1	I/O	FTa	EVENTOUT / I2C2_SDA / SPI3_MOSI / I2S3_SD / SPI1_MOSI / I2S1_SD / SPI2_MOSI / I2S2_SD / I2C1_SDA	ADC1_IN11
-	-	ı	1	-	10	PC2	I/O	FTa	EVENTOUT / SPI2_MISO / I2S2_MCK / I2S_SDEXT	ADC1_IN12
	-				11	PC3	I/O	FTa	EVENTOUT / SPI2_MOSI / I2S2_SD	ADC1_IN13
-	-	-	-	8	12	V_{SSA}	S	-	模拟地	<u>也</u>
5	5	5	5	9	13	V_{DDA}	S	-	模拟供	电
6	6	6	6	10	14	PA0	I/O	FTa	USART2_RX / USART2_CTS / TMR2_CH1 / TMR2_EXT / I2C2_SCL / USART4_TX / TMR1_EXT	ADC1_IN0 / WKUP1
7	7	7	7	11	15	PA1	I/O	FTa	EVENTOUT / USART2_RTS_DE / TMR2_CH2 / I2C2_SDA / USART4_RX / TMR15_CH1C / I2C1_SMBA / SPI3_MOSI / I2S3_SD	ADC1_IN1
8	8	8	8	12	16	PA2	I/O	FTa	TMR15_CH1 / USART2_TX / TMR2_CH3 / CAN1_RX	ADC1_IN2 / WKUP4
9	9	9	9	13	17	PA3	I/O	FTa	TMR15_CH2 / USART2_RX / TMR2_CH4 / CAN1_TX / I2S2_MCK	ADC1_IN3
-	-	-	•	•	18	PF4	I/O	FT	I2C1_SDA / TMR2_CH1	-
-	-	-	-	-	19	PF5	I/O	FT	I2C1_SCL / TMR2_CH2	-



	引脚号							<u> </u>		
TSSOP20	QFN28	QFN32	LQFP32	LQFP48/ QFN48	LQFP64	引脚名称 (复位后功能)	印座类相旧	GPIO结构 ⁽²⁾	复用功能	附加功能
10	10	10	10	14	20	PA4	I/O	FTa	SPI1_CS / I2S1_WS / USART2_CK / OTGFS1_OE / SPI3_CS / I2S3_WS / TMR14_CH1 / I2C1_SCL / SPI2_CS / I2S2_WS	ADC1_IN4
11	11	11	11	15	21	PA5	I/O	FTa	SPI1_SCK / I2S1_CK / TMR2_CH1 / TMR2_EXT / USART3_CK / USART3_RX	ADC1_IN5
12	12	12	12	16	22	PA6	I/O	FTa	SPI1_MISO / I2S1_MCK / TMR3_CH1 / TMR1_BRK / USART3_RX / USART3_CTS / TMR16_CH1 / I2S2_MCK / TMR13_CH1	ADC1_IN6
13	13	13	13	17	23	PA7	I/O	FTa	SPI1_MOSI / I2S1_SD / TMR3_CH2 / TMR1_CH1C / USART3_TX / TMR14_CH1 / TMR17_CH1 / EVENTOUT / I2C2_SCL	ADC1_IN7
-	-	1	-	-	24	PC4	I/O	FTa	EVENTOUT / USART3_TX / TMR13_CH1 / I2S1_MCK	ADC1_IN14
-	1	1	-	-	25	PC5	I/O	FTa	USART3_RX	ADC1_IN15 / WKUP5
-	14	14	14	18	26	PB0	I/O	FTa	EVENTOUT / TMR3_CH3 / TMR1_CH2C / USART2_RX / USART3_CK / SPI1_MISO / I2S1_MCK	ADC1_IN8
14	15	15	15	19	27	PB1	I/O	FTa	TMR14_CH1 / TMR3_CH4 / TMR1_CH3C / USART2_CK / USART3_RTS_DE / SPI2_SCK / I2S2_CK / SPI1_MOSI / I2S1_SD	ADC1_IN9
-	-	16	-	20	28	PB2	I/O	FTa	TMR3_EXT / SPI3_MOSI / I2S3_SD / I2C1_SMBA	-
-	-	1	-	21	29	PB10	I/O	FT	I2C2_SCL / TMR2_CH3 / USART3_TX / SPI2_SCK / I2S2_CK	-
-	1	1	1	22	30	PB11	I/O	FT	EVENTOUT / I2C2_SDA / TMR2_CH4 / USART3_RX	-
15			16	23	31	V _{SS}	S		数字地	
16	16	17	17	24	32	V_{DD}	S	-	数字电流	· 原
-	-	-	-	25	33	PB12	I/O	FT	SPI2_CS / I2S2_WS / EVENTOUT / TMR1_BRK / USART3_CK / TMR15_BRK / SPI3_CS / I2S3_WS / I2C2_SMBA	-
-	ı	1	-	26	34	PB13	I/O	FTf	SPI2_SCK / I2S2_CK / TMR15_CH1C / TMR1_CH1C / CLKOUT / USART3_CTS / I2C2_SCL / SPI3_SCK / I2S3_CK	-



	引脚号							િં		
TSSOP20	QFN28	QFN32	LQFP32	LQFP48/ QFN48	LQFP64	引脚名称 (复位后功能)	引脚类型(1)	GPIO结构 ⁽²⁾	复用功能	附加功能
-	-	-	-	27	35	PB14	I/O	FTf	SPI2_MISO / I2S2_MCK / TMR15_CH1 / TMR1_CH2C / I2S_SDEXT / USART3_RTS_DE / I2C2_SDA / SPI3_MISO / I2S3_MCK	-
-	-	-	-	28	36	PB15	I/O	FT	SPI2_MOSI / I2S2_SD / TMR15_CH2 / TMR1_CH3C / TMR15_CH1C / ERTC_REFIN / SPI3_MOSI / I2S3_SD	WKUP7
-	1	1	-	1	37	PC6	I/O	FT	TMR3_CH1 / I2C1_SCL / TMR1_CH1 / I2S2_MCK	-
-	-	1	-	-	38	PC7	I/O	FT	TMR3_CH2 / I2C1_SDA / TMR1_CH2 / I2S2_MCK / SPI2_SCK / I2S2_CK	-
-	-	-	-	-	39	PC8	I/O	FT	TMR3_CH3 / TMR1_CH3	-
-	1	1	-	1	40	PC9	I/O	FT	TMR3_CH4 / I2C2_SDA / TMR1_CH4 / OTGFS1_OE / I2C1_SDA	-
-	_(3)	18	18	29	41	PA8	I/O	FT	CLKOUT / USART1_CK / TMR1_CH1 / OTGFS1_SOF / USART2_TX / EVENTOUT / I2C2_SCL	-
-	17	19	19	30	42	PA9	I/O	FT	TMR15_BRK / USART1_TX / TMR1_CH2 / OTGFS1_VBUS / I2C1_SCL / CLKOUT / SPI3_SCK / I2S3_CK / I2C2_SMBA	-
-	18	20	20	31	43	PA10	I/O	FT	TMR17_BRK / USART1_RX / TMR1_CH3 / OTGFS1_ID / I2C1_SDA / ERTC_REFIN / SPI3_MOSI / I2S3_SD	-
17(4)	1	1	-	-	-	PA9	I/O	TC ⁽⁵⁾	TMR15_BRK / USART1_TX / TMR1_CH2 / I2C1_SCL / CLKOUT / I2C2_SMBA	-
18(4)	-	1	-	-	-	PA10	I/O	TC ⁽⁵⁾	TMR17_BRK / USART1_RX / TMR1_CH3 / I2C1_SDA / ERTC_REFIN	-
17 ⁽⁴⁾	19	21	21	32	44	PA11	I/O	TC	EVENTOUT / USART1_CTS / TMR1_CH4 / SPI3_CS / I2S3_WS / CAN1_RX / I2C2_SCL / I2C1_SMBA	OTGFS1_D- ⁽⁴⁾
18(4)	20	22	22	33	45	PA12	I/O	TC	EVENTOUT / USART1_RTS_DE / TMR1_EXT / CAN1_TX / I2C2_SDA / SPI3_MISO / I2S3_MCK	OTGFS1_D+ ⁽⁴⁾
19	21	23	23	34	46	PA13 (SWDIO ⁽⁶⁾)	I/O	FT	PA13 / IR_OUT / OTGFS1_OE / I2S_SDEXT / SPI3_MISO / I2S3_MCK / I2C1_SDA / SPI2_MISO / I2S2_MCK	-
-	-	-	-	35	47	PF6	I/O	FT	I2C2_SCL / USART4_RX	-
-	-	-	-	36	48	PF7	I/O	FT	I2C2_SDA / USART4_TX	-



		引息	脚号					ຄ		
TSSOP20	QFN28	QFN32	LQFP32	LQFP48/ QFN48	LQFP64	引脚名称 (复位后功能)	印度类相旧	(S) 以	复用功能	附加功能
20	22	24	24	37	49	PA14 (SWCLK ⁽⁶⁾)	I/O	FT	PA14 / USART2_TX / SPI3_MOSI / I2S3_SD / I2C1_SMBA / SPI2_MOSI / I2S2_SD	-
-	23	25	25	38	50	PA15	I/O	FT	SPI1_CS / I2S1_WS / USART2_RX / TMR2_CH1 / TMR2_EXT / EVENTOUT / USART4_RTS_DE / OTGFS1_OE / SPI2_CS / I2S2_WS / SPI3_CS / I2S3_WS	-
-	-	-	-	,	51	PC10	I/O	FT	USART4_TX / USART3_TX / SPI3_SCK / I2S3_CK	-
-	-	-	-	1	52	PC11	I/O	FT	USART4_RX / USART3_RX / I2S_SDEXT / SPI3_MISO / I2S3_MCK	-
-	-	-	-	-	53	PC12	I/O	FT	USART4_CK / USART3_CK / SPI3_MOSI / I2S3_SD	-
-	-	-	-	-	54	PD2 ⁽⁷⁾	I/O	FT	TMR3_EXT / USART3_RTS_DE	-
-	24	26	26	39	55	PB3	I/O	FT	SPI1_SCK / I2S1_CK / EVENTOUT / TMR2_CH2 / USART1_RTS_DE / USART2_CTS / SPI2_SCK / I2S2_CK / SWO	-
-	25	27	27	40	56	PB4	I/O	FT	SPI1_MISO / I2S1_MCK / TMR3_CH1 / EVENTOUT / I2S_SDEXT / USART1_CTS / TMR17_BRK / SPI2_MISO / I2S2_MCK / I2C1_SDA	-
-	26	28	28	41	57	PB5	I/O	FT	SPI1_MOSI / I2S1_SD / TMR3_CH2 / TMR16_BRK / I2C1_SMBA / USART1_CK / USART2_RTS_DE / SPI2_MOSI / I2S2_SD	WKUP6
-	27	29	29	42	58	PB6	I/O	FT	USART1_TX / I2C1_SCL / TMR16_CH1C / USART4_CK / I2S1_MCK / SPI3_CS / I2S3_WS	-
-	28	30	30	43	59	PB7	I/O	FT	USART1_RX / I2C1_SDA / TMR17_CH1C / USART4_CTS / SPI3_SCK / I2S3_CK	-
1	1	31	31	44	60	воото	I	В	启动模式道	选择0
-	-	32	-	45	61	PB8	I/O	FTf	USART1_TX / I2C1_SCL / TMR16_CH1 / EVENTOUT / CAN1_RX / SPI3_MISO / I2S3_MCK	-
-	1	-	1	46	62	PB9	I/O	FTf	IR_OUT / I2C1_SDA / TMR17_CH1 / EVENTOUT / CAN1_TX / SPI2_CS / I2S2_WS / I2S1_MCK / SPI3_MOSI / I2S3_SD	-




		引用	脚号					(2)				
TSSOP20	QFN28	QFN32	LQFP32	LQFP48/ QFN48	LQFP64	引脚名称 (复位后功能)	印壓柔網旧	(c) 엦 \$OId9	复用功能	附加功能		
-	-	-	32	47	63	Vss	S	-	数字地	数字地		
-	-	-	-	48	64	V_{DD}	S	-	数字电	源		
-	-	-	-	-/49	-	EPAD (Vss)	S	-	数字地			
-	29	33	-	-	-	EPAD (Vss/Vssa)	S	-	数字地 / 模拟地			

- (1) I= 输入, O= 输出, S= 电源。
- (2) TC = 标准电平, FT = 一般5 V电平容忍, FTa = 带模拟功能5 V电平容忍, FTf = 5 V电平容忍带20 mA吸入能力, R = 配有内置弱上拉电阻的双向复位引脚, B = 配有内置弱下拉电阻的专用BOOT0引脚。其中FTa引脚设置为输入浮空、输入上拉、或输入下拉时,具有5 V电平容忍特性;设置为模拟模式时,不具5 V电平容忍特性,此时输入电平必须小于VDD + 0.3V。
- (3) 在QFN28封装上,即使PA8在封装上不可用,它们应被作为未使用的引脚对待。硬件不会将其强制为固定的电平,建议软件将它们设置为输出低电平以防止漏电。
- (4) 在TSSOP20封装上未使用OTGFS1时,支持PA11/PA12及其复用功能透过软件重映射取代原PA9/PA10及其复用功能;当 OTGFS1使能时,OTGFS1_D-和OTGFS1_D+抢占PA9/PA10/PA11/PA12及其所有复用功能,此时无OTGFS1_VBUS和 OTGFS1_ID信号,OTG作为主机时,部分功能受限。
- (5) 注意TSSOP20封装的PA9/10引脚不具FT 5 V电平容忍特性。
- (6) 复位后,PA13/PA14引脚被配置为复用功能SWDIO/SWCLK,此时SWDIO引脚的内部上拉电阻和SWCLK引脚的内部下拉电阻为开启状态。
- (7) LEXT使能时PD2及其上复用功能无法使用。



4 存储器地址映像

图 9. 存储器图





5 电气特性

5.1 测试条件

5.1.1 最小和最大数值

所有最小和最大值是在最坏的条件下测得。在每个表格下方的注解中说明为通过综合评估、设计模 拟和/或工艺特性得到的数据,不会在生产线上进行测试。

5.1.2 典型数值


典型数据是基于T_A = 25 °C和V_{DD} = 3.3 V。

5.1.3 典型曲线

典型曲线仅用于设计指导而未经测试。

5.1.4 供电方案

图 10. 供电方案





5.2 绝对最大值

5.2.1 额定值

加在器件上的载荷如果超过「绝对最大额定值」列表(表6,表7,表8)中给出的值,可能会导致器件 永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 6. 电压特性

符号	描述	最小值	最大值	单位	
V _{DDx} -V _{SS}	外部主供电电压	-0.3	4.0		
	在FT,FTf引脚上的输入电压				
	在FTa引脚上的输入电压,引脚设置为输入浮空、	6.0	V		
V_{IN}	输入上拉、或输入下拉模式			V	
	在TC引脚上的输入电压	V 02	4.0		
	在FTa引脚上的输入电压,引脚设置为模拟模式	V _{SS} -0.3	4.0		
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	m\/	
V _{SSx} -V _{SS}	不同接地引脚之间的电压差	-	50	mV	

表 7. 电流特性

符号	描述	最大值	单位
I_{VDD}	外部主供电电压(包含V _{DDA} 和V _{DD})	150	
I _{VSS}	经过Vss地线的总电流(流出电流)	150	mA
1	任意GPIO和控制引脚上的输出灌电流	25	ША
IIO	任意GPIO和控制引脚上的输出电流	-25	

表 8. 温度特性

符号	描述	数值	单位
T _{STG}	储存温度范围	-60 ~ +150	°C
T _J	最大结温度	125	



5.2.2 电气敏感性

基于三个不同的测试(HBM,CDM,和LU),使用标准的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电 (ESD)

静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2017/JS-002-2018标准。

表 9. ESD 值

符号	参数	条件	类型	最小值(1)	单位
VESD(HBM)	静电放电电压 (人体模型)	T _A = +25 °C,符合JS-001-2017	3A	±6000	W
VESD(CDM)	静电放电电压(充电设备模型)	T _A = +25 °C,符合JS-002-2018	III	±2000	V

⁽¹⁾ 由综合评估得出,不在生产中测试。

静态栓锁(Static latch-up)

为了评估栓锁性能需要在样品上进行符合EIA/JESD78E集成电路栓锁标准的互补静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的GPIO引脚上注入电流。

表 10. Latch-up 值

	符号	参数	条件	级别/类型
ĺ	LU	静态栓锁	T _A = +105 °C,符合EIA/JESD78E	II 类A(±200 mA)



5.3 规格

5.3.1 通用工作条件

表 11. 通用工作条件

符号	参数	条件	最小值	最大值	单位		
f	中郊 AUD 时体概率	HalfCycle关闭	0	96	MHz		
fhclk	内部AHB时钟频率	HalfCycle打开	0	80	IVITIZ		
fPCLK1/2	内部APB1/2时钟频率	-	0	fHCLK	MHz		
VDD	主电源工作电压	-	2.4	3.6	V		
V_{DDA}	模拟部分工作电压	必须与Vpp相同电位	V	DD	V		
		LQFP64 (10 x 10 mm)	-	242	mW		
		LQFP64 (7 x 7 mm)	-	234			
		LQFP48 (7 x 7 mm)	-	234			
Б		QFN48 (6 x 6 mm)	-	585			
P _D	功率耗散: T _A = 105 ℃	LQFP32 (7 x 7 mm)	-	234			
		QFN32 (4 x 4 mm)	-	370			
		QFN28 (4 x 4 mm)	-	370			
		TSSOP20 (6.5 x 4.4 mm)	-	195	1		
T _A	环境温度	-	-40	105	°C		

5.3.2 上电和掉电时的工作条件

表 12. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
4	V _{DD} 上升速率		0	∞	ms/V
t _{VDD}	V _{DD} 下降速率	-	20	8	µs/V

5.3.3 内嵌复位和电源控制模块特性

表 13. 内嵌复位和电源管理模块特性

符号	参数	最小值	典型值	最大值	单位
VPOR ⁽¹⁾	上电复位阈值	1.91	2.11	2.4	V
V _{LVR} ⁽¹⁾	低电压复位阈值	1.78(2)	1.93	2.08	V
V _{LVRhyst} ⁽¹⁾	LVR迟滞		180	1	mV
Tagazza (1)	复位持续时间: VDD高于VPOR且持续时间超过TRESTTEMPO后		3.5		ma
Tresttempo ⁽¹⁾	CPU开始运行		5.5	,	ms

⁽¹⁾ 由综合评估得出,不在生产中测试。

⁽²⁾ 产品的特性由设计保证至最小的数值VLVR。






图 11. 上电复位和低电压复位的波形图

TRESTTEMPO

表 14. 可编程电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVM1}	PVM阈值1(PVMSEL[2:0] = 001)	上升沿(1)	2.19	2.28	2.37	V
		下降沿	2.09	2.18	2.27	V
VPVM2	PVM阈值2(PVMSEL[2:0] = 010)	上升沿(2)	2.28	2.38	2.48	V
		下降沿(2)	2.18	2.28	2.38	V
Vрvмз	PVM阈值3(PVMSEL[2:0] = 011)	上升沿(2)	2.38	2.48	2.58	V
		下降沿(2)	2.28	2.38	2.48	V
VPVM4	PVM阈值4(PVMSEL[2:0] = 100)	上升沿(2)	2.47	2.58	2.69	V
		下降沿(2)	2.37	2.48	2.59	V
VPVM5	PVM阈值5(PVMSEL[2:0] = 101)	上升沿(2)	2.57	2.68	2.79	V
		下降沿(2)	2.47	2.58	2.69	V
VPVM6	PVM阈值6(PVMSEL[2:0] = 110)	上升沿(2)	2.66	2.78	2.9	V
		下降沿(2)	2.56	2.68	2.8	V
VPVM7	PVM阈值7(PVMSEL[2:0] = 111)	上升沿	2.76	2.88	3	V
		下降沿	2.66	2.78	2.9	V
V _{HYS_P} (2)	PVM迟滞	-	-	100	-	mV
IDD (PVM)	PVM电流消耗	-	-	20	30(2)	μA

⁽¹⁾ PVMSEL[2:0] = 001电平可能因低于V_{POR}无法使用。 (2) 由设计保证,不在生产中测试。

Reset •



5.3.4 存储器特性

表 15. 内部闪存存储器特性

符号	参数	典型值(1)	最大值 ⁽¹⁾	单位
T _{PROG}	编程时间	60	65	μs
t _{SE}	扇区擦除时间	6.6	8	ms
tME	全擦除时间	8.2	10	ms

⁽¹⁾ 由设计保证,不在生产中测试。

表 16. 内部闪存存储器寿命和数据保存期限

符号	参数	条件	最小值(1)	典型值	最大值	单位
NEND	寿命 (擦写次数)	T _A = -40 ~ 105 °C	100	-	-	千次
tret	数据保存期限	T _A = 105 °C	10	-	-	年

⁽¹⁾ 由设计保证,不在生产中测试。

5.3.5 供电电流特性

电流消耗是与多种参数和因素有关的综合指标,由综合评估得出,不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以及执行的代码等。

典型和最大电流消耗

微控制器处于下述条件下:

- 所有的GPIO引脚都处于模拟模式。
- 闪存存储器的访问时间随f_{HCLK}的频率调整(0~32 MHz时为0个等待周期,33~64 MHz时为1个等待周期,65~96 MHz时为2个等待周期)。
- 指令预取功能开启; HalfCycle关闭。
- fpclk1 = fhclk, fpclk2 = fhclk, fadcclk = fpclk2/4.
- 除非特别标注,典型值是在V_{DD} = 3.3 V和T_A = 25 °C时测试得到,最大值是在V_{DD} = 3.6 V时测试得到。



表 17. 运行模式下的典型电流消耗

	42 Mil.	AT ILL		—————————————————————————————————————	型值	34 LL	
符号	参数	条件	f _{HCLK}	使能所有外设 关闭所有外设		平位	
			96 MHz	17.7	7.88		
			72 MHz	13.5	6.09		
			48 MHz	9.52	4.62		
			36 MHz	7.32	3.65		
			24 MHz	5.44	2.99		
		京本 (1)(2)	16 MHz	3.87	4.62 3.65	A	
		高速外部晶振(HEXT) ⁽¹⁾⁽²⁾	8 MHz	1.94	1.20	MA	
			4 MHz	1.31	0.94	单位 mA mA	
			2 MHz	1.00	0.81		ļ
				1 MHz	0.83	0.74	
			500 kHz	0.76	0.71		
1	运行模式的		125 kHz	0.70	0.69		
I _{DD}	供应电流	流 96 MHz 17.6 7.7	7.76				
			72 MHz	13.4	5.96		
			48 MHz	9.41	4.48		
			36 MHz	7.20	3.50		
			24 MHz	5.30	2.83		
		运行于高速内部RC振荡器	16 MHz	3.72	2.08	mΛ	
		(HICK) (2)	8 MHz	1.78	1.03	IIIA	
			4 MHz	1.15	0.78		
			2 MHz	0.82	0.64		
			1 MHz	0.67	0.58		
			500 kHz	0.59	0.54		
			125 kHz	0.53	0.52		

⁽²⁾ 当fHCLK > 8 MHz时启用PLL。



表 18. 睡眠模式下的典型电流消耗

₩. □		he bi		典型	型值	34 D.
符号	参数	条件	f _{HCLK}	使能所有外设	关闭所有外设	単 位
			96 MHz	14.2	3.03	
			72 MHz	10.8	2.45	
			48 MHz	7.77	2.19	
			36 MHz	6.01	1.82	
			24 MHz	4.56	1.77	
		京本 4	16 MHz	3.29	1.43	A
		高速外部晶振(HEXT) ⁽¹⁾⁽²⁾	8 MHz	1.65	0.80	IIIA
			4 MHz	1.16	0.74	单位 MA mA mA
			2 MHz	0.92	0.71	
			1 MHz	0.80	0.69	
			500 kHz	0.74	0.69	
	睡眠模式的		125 kHz	0.69	0.68	
I _{DD}	供应电流		96 MHz	14.1	2.87	
			72 MHz	10.7	2.29	
			48 MHz	7.66	2.03	
Ì			36 MHz	5.88	1.67	
			24 MHz	4.42	1.61	
		运行于高速内部RC振荡器	16 MHz	3.14	1.26	mΛ
		(HICK) (2)	8 MHz	1.49	0.63	
ı			4 MHz	1.00	0.57	
			2 MHz	0.75	0.54	
			1 MHz	0.63	0.53	
			500 kHz	0.57	0.52	
			125 kHz	0.53	0.51	

⁽¹⁾ 外部时钟为8 MHz。

⁽²⁾ 当fhclk > 8 MHz时启用PLL。



表 19. 运行模式下的最大电流消耗

//r 口	⇔₩ .	AT III		最大	大值	* *
符号	参数	条件	f _{HCLK}	T _A = 85 °C	T _A = 105 °C	単位
			96 MHz	17.9	18.1	
			72 MHz	13.7	13.9	
			48 MHz	9.72	9.90	
		高速外部晶振(HEXT) ⁽¹⁾ 使能所有外设	36 MHz	7.52	7.70	mA
	(文化が)有が以	24 MHz	5.64	5.83		
		16 MHz	4.08	4.26		
			8 MHz	2.17	2.36	
I _{DD}	运行模式的供应电流		96 MHz	8.08	8.25	
			72 MHz	6.30	6.48	mA mA
		京本机如目标(ルロンエ)(1)	48 MHz	4.83	5.01	
		高速外部晶振(HEXT) ⁽¹⁾	36 MHz	3.86	4.04	mA
		关闭所有外设	24 MHz	3.21	3.39	
			16 MHz	2.46	2.64	
			8 MHz	1.44	1.61	

⁽¹⁾ 外部时钟为8 MHz, 当fHCLK > 8 MHz时启用PLL。

表 20. 睡眠模式下的最大电流消耗

<i>**</i> * ¤	4 W.	AT ELL		最	大值	34 th
符号	参数	条件	f _{HCLK}	T _A = 85 °C	T _A = 105 °C	单位
			96 MHz	14.4	14.6	
			72 MHz	11.1	11.3	
		京本日如日标(ロロンエ)(1)	48 MHz	7.99	8.17	
		高速外部晶振(HEXT) ⁽¹⁾ 使能所有外设	36 MHz	6.22	6.40	mA
	(実能別有外収	24 MHz	4.78	4.96		
		16 MHz	3.51	3.69		
1	睡眠模式的供应电流		8 MHz	1.89	2.07	
I _{DD}	睡眠镁丸的快应电视		96 MHz	3.25	3.44	mA
			72 MHz	2.68	2.87	
		京本日如日标(ロロンエ)(1)	48 MHz	2.42	2.60	
		高速外部晶振(HEXT) ⁽¹⁾ 使能所有外设	36 MHz	2.05	2.23	mA
		() () () () () () () () () () () () () (24 MHz	2.00	2.18	
			16 MHz	1.65	1.84	
			8 MHz	1.03	1.22	

⁽¹⁾ 外部时钟为8 MHz, 当fHCLK > 8 MHz时启用PLL。



		************************************	C-2(1 H1)2(工作权人	ם ארוויםותים י			•
			典型	!值 ⁽¹⁾		最大值(2)		
符号	参数	条件	V _{DD} =	V _{DD} =	T _A =	T _A =	T _A =	单位
			2.4 V	3.3 V	25 °C	85 °C	105 °C	
	深睡眠模式	LDO 处于运行模式,HICK 和 HEXT 关闭,WDT 关闭	243	246	275	468	675	
lod	的供应电流(3)	LDO 处于低功耗模式且 VREXLPEN 设置为 1,HICK 和 HEXT 关闭,WDT 关闭	121	123	135	259	402	μΑ
	待机模式的	LEXT和ERTC关闭	2.3	3.5	4.5	5.9	8.2	
	供应电流	LEXT和ERTC开启	3.3	5.0	5.7	7.2	9.6	μA

表 21. 深睡眠和待机模式下的典型和最大电流消耗

- (1) 典型值是在T_A = 25 °C下测试得到。
- (2) 由综合评估得出,不在生产中测试。
- (3) 进深睡眠模式前CRM_AHBEN[4] (FLASHEN)必须设置为1,否则典型值会产生额外约50 μA耗电。






图 12. LDO 在运行模式时,深睡眠模式下的典型电流消耗在不同的 VDD 时与温度的对比










图 14. 待机模式下的典型电流消耗在不同的 VDD 时与温度的对比



内置外设电流消耗

微控制器的工作条件如下:

- 所有的GPIO引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 22. 内置外设的电流消耗

内置		典型值	单位
	DMA1	2.20	
	SRAM	0.56	
	Flash	11.6	
	CRC	0.53	
ALID	OTGFS1	23.6	
AHB	GPIOA	0.62	
	GPIOB	0.58	
	GPIOC	0.57	
	GPIOD	0.55	
	GPIOF	0.56	
	TMR2	9.47	
	TMR3	6.71	
	TMR6	0.86	
	TMR7	0.86	
	TMR13	2.63	
	TMR14	2.58	
	WWDT	0.33	
	SPI2/I ² S2	1.91	μA/MHz
APB1	SPI3/I ² S3	1.92	
	USART2	2.06	
	USART3	2.09	
	USART4	2.11	
	I ² C1	6.11	
	I ² C2	5.88	
	CAN1	2.26	
	ACC	0.26	
	PWC	6.27	
	SCFG	0.17	
	ADC1	1.90	
	TMR1	9.21	
APB2	SPI1/I ² S1	1.88	
AI DZ	USART1	2.11	
	TMR15	5.16	
	TMR16	3.55	
	TMR17	3.62	



5.3.6 外部时钟源特性

使用晶体/陶瓷谐振器产生的高速外部时钟

高速外部晶振(HEXT)可以使用一个4~25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。

		大 ZJ. IILXI 4~ ZJ WIIIZ 明	1)K-10 1T			
符号	参数	条件	最小值	典型值	最大值	单位
fhext_in	振荡器频率	-	4	8	25	MHz
t _{SU(HEXT)} (3)	启动时间	VDD是稳定的	-	2	-	ms

表 23. HEXT 4~25 MHz 晶振特性(1)(2)

- (1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- (2) 由综合评估得出,不在生产中测试。
- (3) tsu(HEXT)是启动时间,是从软件使能HEXT开始测量,直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ,建议使用高质量的、为高频应用而设计的(典型值为)5~25 pF之间的瓷介电容器,并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时,PCB和MCU引脚的容抗应该考虑在内(可以粗略地把引脚与PCB板的电容按10 pF估计)。




图 15. 使用 8 MHz 晶振的典型应用



使用外部振荡源产生的高速外部时钟


下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 24. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
fHEXT_ext	用户外部时钟频率(1)		1	8	25	MHz
VHEXTH	HEXT_IN输入引脚高电平电压		0.7V _{DD}	-	V _{DD}	V
VHEXTL	HEXT_IN输入引脚低电平电压		Vss	-	0.3V _{DD}	V
tw(HEXT)	HEXT_IN高或低的时间 ⁽¹⁾	-	5	-	-	50
tr(HEXT)	HEXT_IN上升或下降的时间 ⁽¹⁾		-	-	20	ns
Cin(HEXT)	HEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(HEXT)	占空比	-	45	-	55	%
IL	HEXT_IN输入漏电流	Vss ≤ Vin ≤ VDD	-	-	±1	μA

⁽¹⁾ 由设计保证,不在生产中测试。

图 16. 外部高速时钟源的交流时序图





使用晶体/陶瓷谐振器产生的低速外部时钟

低速外部晶振(LEXT)可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。

衣 Z3. LEX 3Z./00 KMZ 前板紙1件	5. LEXT 32.768 kHz 晶振特	性 (1)(2)
------------------------------	------------------------	-----------------

符号	参数	条件	最小值	典型值	最大值	单位
tsu(LEXT)	启动时间	VDD是稳定的	-	200	-	ms

- (1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- (2) 由综合评估得出,不在生产中测试。

对于CL1和CL2,建议使用高质量的5~15 pF之间的资介电容器,并挑选符合要求的晶体或谐振器。通常CL1和CL2具有相同参数。晶体制造商通常以CL1和CL2的串行组合给出负载电容的参数。

负载电容 C_L 是基于下型算式计算出: $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$, 其中 C_{stray} 是引脚的电容和 PCB板或PCB相关的电容,它的典型值是介于2 pF至7 pF之间。

Bias Controlled gain

CL2

LEXT_IN Bias Controlled gain

图 17. 使用 32.768 kHz 晶振的典型应用

注: LEXT IN和LEXT OUT间不需要外部电阻,也禁止添加。



使用外部振荡源产生的低速外部时钟


下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 26. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
fLEXT_ext	用户外部时钟频率(1)		-	32.768	1000	kHz
VLEXTH	LEXT_IN输入引脚高电平电压		0.7V _{DD}	-	V _{DD}	V
VLEXTL	LEXT_IN输入引脚低电平电压		Vss	-	0.3V _{DD}	V
tw(LEXT)	 LEXT_IN高或低的时间 ⁽¹⁾	-	450	_	_	
tw(LEXT)			430	_	_	ns
tr(LEXT)	 LEXT_IN上升或下降的时间 ⁽¹⁾		_	_	50	113
t _{f(LEXT)}			_	_	30	
Cin(LEXT)	LEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(LEXT)	占空比	-	30	-	70	%
I∟	LEXT_IN输入漏电流	Vss ≤ Vin ≤ Vdd	-	-	±1	μA

⁽¹⁾ 由设计保证,不在生产中测试。

图 18. 外部低速时钟源的交流时序图





5.3.7 内部时钟源特性


高速内部时钟 (HICK)

表 27. HICK 时钟特性

符号	参数	条件		最小值	典型值	最大值	单位
fніск	频率		-		48	-	MHz
DuCy(HICK)	占空比		-	45	-	55	%
		使用者校准(以寄存器CMR_CTRL)	-	-	1 ⁽¹⁾	
		ACC校准		-	-	0.25(1)	
ACCHICK		川口大抵共用的建筑		T _A = -40 ~ 105 °C	-2	-	2
ACCHICK	HICK振荡器的精度	出厂校准 ⁽²⁾	T _A = -40 ~ 85 °C	-1.5	-	1.5	%
		出)仪作	T _A = 0 ~ 70 °C	-1	-	1	
		T-	T _A = 25 °C	-1	0.5	1	
tsu(HICK)(2)	HICK振荡器启动时间		-		-	10	μs
IDD(HICK)(2)	HICK振荡器功耗		-	-	230	240	μΑ

- (1) 由设计保证,不在生产中测试。
- (2) 由综合评估得出,不在生产中测试。

图 19. HICK 时钟精度与温度的对比



低速内部时钟(LICK)

表 28. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
fLICK ⁽¹⁾	频率	-	25	35	45	kHz

(1) 由综合评估得出,不在生产中测试。



5.3.8 PLL 特性

表 29. PLL 特性

符号	参数	最小值	典型值	最大值(1)	单位
	PLL输入时钟 ⁽²⁾	2	8	16	MHz
fpll_in	PLL输入时钟占空比	40	-	60	%
fpll_out	PLL倍频输出时钟	16		96	MHz
tLOCK	PLL锁相时间	-		200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

⁽¹⁾ 由综合评估得出,不在生产中测试。

5.3.9 低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前的操作模式而定:

- 睡眠模式:时钟源是进入睡眠模式时所使用的时钟;
- 深睡眠或待机模式:时钟源是HICK时钟。

表 30. 低功耗模式的唤醒时间

符号	参数	典型值	单位
twusleep	从睡眠模式唤醒	3.3	μs
	从深睡眠模式唤醒(LDO处于运行模式)	380	
twudeepsleep	从深睡眠模式唤醒(LDO处于低功耗模式)	450	μs
twustdby	从待机模式唤醒	800	μs

5.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS(电磁敏感性)

● **EFT:** 在V_{DD}和V_{SS}上通过耦合/去耦合网路施加一个瞬变电压的脉冲群(正向和反向)直到产生功能性错误。这个测试符合**IEC** 61000-4-4标准。

表 31. EMS 特性

符号	参数	条件	级别/类型
Veft	在VDD和Vss上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限,VDD和Vss入口有一47μF电容并且每对VDD和Vss电源各有一0.1μF旁路电容	$V_{DD}=3.3~V$,LQFP48, $T_A=+25~^{\circ}$ C, $f_{HCLK}=96~MHz$,HalfCycle=0。符合 IEC 61000-4-4 $V_{DD}=3.3~V$,LQFP48, $T_A=+25~^{\circ}$ C, $f_{HCLK}=80~MHz$,HalfCycle=1。符合 IEC 61000-4-4	4A(±4 kV)

在器件级进行EMC的评估和优化,是在典型的应用环境中进行的。应注意好的EMC性能与用户应用和具体的软件密切相关。因此,建议用户对软件实行EMC优化,并进行与EMC有关的测试。

⁽²⁾ 需要注意使用正确的倍频系数,从而根据PLL输入时钟频率使得fpll_out处于允许范围内。



5.3.11 GPIO 端口特性

通用输入/输出特性

所有的GPIO端口都是兼容CMOS和TTL。

表 32. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
VIL	输入低电平电压	-	-0.3	-	0.28 * V _{DD} + 0.1	V
	TC输入高电平电压	-				
	FTa输入高电平电压	模拟模式	0.31 * V _{DD} +	-	V _{DD} + 0.3	
VIH	FT和FTf输入高电平电压	-	0.31 VDD +			V
	FTa输入高电平电压	输入浮空、输入上拉、或输 入下拉	0.6	-	5.5	
	>+ + + + + + + + + + + + + + + + + + +		200	-	-	mV
Vhys	施密特触发器电压迟滞(1)	-	5% Vdd	-	-	-
	t	Vss ≤ Vin ≤ Vdd TC GPIO脚	-	-	±1	
likg	输入浮空模式漏电流(2)	Vss ≤ Vin ≤ 5.5V FT,FTf,和 FTa GPIO 脚	-	-	±1	μΑ
Rpu	弱上拉等效电阻	VIN = VSS	65	80	130	kΩ
Rpd	弱下拉等效电阻(3)	VIN = VDD	65	70	130	kΩ
C _{IO}	GPIO引脚的电容	-	-	9	-	pF

- (1) 施密特触发器开关电平的迟滞电压。由综合评估得出,不在生产中测试。
- (2) 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值。
- (3) BOOT0引脚弱下拉电阻不可禁用。

所有GPIO端口都是CMOS和TTL兼容(不需软件配置),它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中, GPIO脚的数目必须保证驱动电流不能超过5.2.1节给出的绝对最大额定值:

- 所有GPIO端口从V_{DD}上获取的电流总和,加上MCU在V_{DD}上获取的最大运行电流,不能超过绝对最大额定值I_{VDD}(参见*表*7)。
- 所有GPIO端口吸收并从V_{SS}上流出的电流总和,加上MCU在V_{SS}上流出的最大运行电流,不能超过绝对最大额定值I_{VSS}(参见*表*7)。



输出电压

所有的GPIO端口都是兼容CMOS和TTL的。

表 33. 输出电压特性

符号	参数	条件	最小值	最大值	单位
适中电流推	<u></u> 註动/吸入能力				<u>'</u>
V _{OL} ⁽¹⁾	输出低电平	CMOS端口,I _{IO} = 4 mA	-	0.4	\/
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -0.4	-	V
VoL ⁽¹⁾	输出低电平	TTL端口,l _{lo} = 2 mA	-	0.4	\/
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	2.4	-	V
V _{OL} ⁽¹⁾	输出低电平	I _{IO} = 9 mA	-	1.3	V
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -1.3	-	
VoL ⁽¹⁾	输出低电平	I _{IO} = 2 mA	-	0.4	.,
V _{OH} ⁽¹⁾	输出高电平	2.4 V ≤ V _{DD} < 2.7 V	V _{DD} -0.4	-	V
较大电流推	<u></u> 註动/吸入能力				•
Vol	输出低电平	CMOS端口,I₁o = 6 mA	-	0.4	V
Vон	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -0.4	-	7 V
VoL ⁽¹⁾	输出低电平	TTL端口,l _l o = 5 mA	-	0.4	V
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	2.4	-	7 v
VoL ⁽¹⁾	输出低电平	I _{IO} = 18 mA	-	1.3	.,
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -1.3	-	V
VoL ⁽¹⁾	输出低电平	I _{IO} = 4 mA	-	0.4	V
V _{OH} ⁽¹⁾	输出高电平	2.4 V ≤ V _{DD} < 2.7 V	V _{DD} -0.4	-	
极大电流推	<u></u> 註动/吸入能力				•
VoL ⁽¹⁾	输出低电平	CMOS端口,I _{IO} = 15 mA	-	0.4	V
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	V _{DD} -0.4	-	7 v
VoL ⁽¹⁾	输出低电平	TTL端口,I _{IO} = 12 mA	-	0.4	V
V _{OH} ⁽¹⁾	输出高电平	2.7 V ≤ V _{DD} ≤ 3.6 V	2.4	-	
VoL ⁽¹⁾	输出低电平	I _{IO} = 12 mA	-	0.4	V
V _{OH} ⁽¹⁾	输出高电平	2.4 V ≤ V _{DD} < 2.7 V	V _{DD} -0.4	-	
超高电流吸	及入能力 ⁽²⁾				
Vol	输出低电平	I _{IO} = 25 mA, 2.7 V ≤ V _{DD} ≤ 3.6 V		0.4	V
V _{OL} ⁽¹⁾	输出低电平	$I_{IO} = 18 \text{ mA}, 2.4 \text{ V} \le V_{DD} < 2.7 \text{ V}$	_	0.4	V

⁽¹⁾ 由综合评估得出,不在生产中测试。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 34. 输入交流特性

符号	参数	最小值	最大值	单位
t EXINTpw	EXINT控制器检测到外部信号的脉冲宽度	10	-	ns

⁽²⁾ GPIO使能超高流吸入能力时,其VoH同极大电流推动能力。




5.3.12 NRST 引脚特性

NRST引脚输入驱动使用CMOS工艺,它连接了一个不能断开的上拉电阻,R_{PU}(参见下表)。

符号 参数 条件 最小值 典型值 最大值 单位 $V_{\text{IL}(\text{NRST})}{}^{(1)}$ NRST输入低电平电压 -0.5 8.0 $V_{IH(NRST)}^{(1)}$ NRST输入高电平电压 2 $V_{DD} + 0.3$ $V_{hys(NRST)}$ NRST施密特触发器电压迟滞 -500 m۷ Rpu 弱上拉等效电阻 40 kΩ VIN = Vss 30 50 $V_{F(NRST)}^{(1)}$ NRST输入滤波脉冲 -40 μs V_{NF(NRST)}⁽¹⁾ NRST输入非滤波脉冲 80 μs

表 35. NRST 引脚特性

图 20. 建议的 NRST 引脚保护



- (1) 复位网络是为了防止寄生复位。
- (2) 用户必须保证NRST引脚的电位能够低于表35中列出的最大 $V_{\text{IL}(NRST)}$ 以下,否则MCU不能得到复位。

5.3.13 TMR 定时器特性

下表列出的参数由设计保证。

表 36. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
tres(TMR)	定时器分辨时间	-	1	-	t TMRxCLK
		f _{TMRxCLK} = 96 MHz	10.42	-	ns
f EXT	CH1至CH4的定时器外部时钟频率	-	0	fTMRxCLK/2	MHz

⁽¹⁾ 由设计保证,不在生产中测试。



5.3.14 SPI 接口特性

表 37. SPI 特性

符号	参数	条件	最小值	最大值	单位
fsск		主模式	-	36	
(1/t _{c(SCK)}) ⁽¹⁾	SPI时钟频率 ⁽²⁾⁽³⁾	从收模式	-	36	MHz
(I/tc(SCK))		从发模式	-	32	
t _{su(CS)} ⁽¹⁾	CS建立时间	从模式	4t _{PCLK}	-	ns
t _{h(CS)} ⁽¹⁾	CS保持时间	从模式	2t _{PCLK}	-	ns
tw(SCKH) ⁽¹⁾	SCK高和低的时间	主模式,f _{PCLK} = 96 MHz,	4.0	200	ns
$t_{\text{w(SCKL)}}^{(1)}$		预分频系数 = 4	16	26	
t _{su(MI)} ⁽¹⁾	松田林)建立时间	主模式	5	-	
t _{su(SI)} ⁽¹⁾	数据输入建立时间	从模式	5	-	ns
t _{h(MI)} ⁽¹⁾	华····································	主模式	5	-	
t _{h(SI)} ⁽¹⁾	· 数据输入保持时间	从模式	4	-	ns
ta(SO)(1)(4)	数据输出访问时间	从模式,f _{PCLK} = 20 MHz	0	3t _{PCLK}	ns
t _{dis(SO)} (1)(5)	数据输出禁止时间	从模式	2	10	ns
t _{v(SO)} (1)	数据输出有效时间	从模式(使能边沿之后)	-	25	ns
t _{v(MO)} ⁽¹⁾	数据输出有效时间	主模式 (使能边沿之后)	-	5	ns
t _{h(SO)} (1)		从模式(使能边沿之后)	15	-	
t _{h(MO)} ⁽¹⁾	数据输出保持时间	主模式 (使能边沿之后)	2	-	ns

- (1) 由综合评估得出,不在生产中测试。
- (2) 从模式最大时钟频率不得超过fpcLk/2。
- (3) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案,可以联系邻近的雅特力销售处寻求技术支持。
- (4) 最小值表示驱动输出的最小时间,最大值表示正确获得数据的最大时间。
- (5) 最小值表示关闭输出的最小时间,最大值表示把数据线置于高阻态的最大时间。



图 21. SPI 时序图 - 从模式和 CPHA = 0




图 22. SPI 时序图 - 从模式和 CPHA = 1





图 23. SPI 时序图 - 主模式






5.3.15 I2S 接口特性

表 38. I2S 特性

符号	参数	条件	最小值	最大值	单位
tr(CK)	I ² S时钟上升和下降时间	负载电容: C = 50 pF	-	8	
t _{v(WS)} ⁽¹⁾	WS有效时间	主模式	3	-	
t _{h(WS)} ⁽¹⁾	WS保持时间	主模式	2	-	
tsu(WS) ⁽¹⁾	WS建立时间	从模式	4	-	
t _{h(WS)} ⁽¹⁾	WS保持时间	从模式	0	-	
tsu(SD_MR) ⁽¹⁾	粉块於) 建立时间	主接收器	6.5	-	
tsu(SD_SR) ⁽¹⁾	数据输入建立时间	从接收器	1.5	-	ns
th(SD_MR)(1)(2)	粉块炒) 伊林时间	主接收器	0	-	
th(SD_SR)(1)(2)	数据输入保持时间	从接收器	0.5	-	
t _{v(SD_ST)} (1)(2)	数据输出有效时间	从发送器(使能边沿之后)	-	18	
th(SD_ST) ⁽¹⁾	数据输出保持时间	从发送器 (使能边沿之后)	11	-	
t _{v(SD_MT)} (1)(2)	数据输出有效时间	主发送器 (使能边沿之后)	-	3	
th(SD_MT) ⁽¹⁾	数据输出保持时间	主发送器 (使能边沿之后)	0	-	

- (1) 由设计模拟和/或综合评估得出,不在生产中测试。
- (2) 依赖于 f_{PCLK} 。例如,如果 f_{PCLK} = 8 MHz,则 t_{PCLK} = 1/ f_{PCLK} = 125 ns。

图 24. I2S 从模式时序图(Philips 协议)



(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。






图 25. I2S 主模式时序图(Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

5.3.16 I2C 接口特性

SDA和SCL GPIO要求的满足有以下限制: SDA和SCL不是"真"开漏的引脚,当配置为开漏输出时,在引出脚和V_{DD}之间的PMOS管被关闭,但仍然存在。

 I^2C 总线接口支持标准模式(最高100 kHz)、快速模式(最高400 kHz)、和增强快速模式(最高1 MHz)。



5.3.17 OTGFS 接口特性

表 39. OTGFS 启动时间

符号	参数	最大值	单位
t _{STARTUP} (1)	OTGFS收发器启动时间	1	μs

⁽¹⁾ 由设计保证,不在生产中测试。

表 40. OTGFS 直流特性

符号		参数	条件	最小值(1)	典型值	最大值(1)	单位
	V_{DD}	OTGFS操作电压	-	3.0(2)	-	3.6	V
 输入电平	$V_{DI}^{(3)}$	差分输入灵敏度	I (OTGFS_D+/D-)	0.2	1	-	
棚八电丁 	$V_{CM}^{(3)}$	差分共模范围	包含VDI范围	0.8	-	2.5	V
	$V_{SE}^{(3)}$	单端接收器阈值	-	1.3	-	2.0	
输出电平	V_{OL}	静态输出低电平	1.24 kΩ的RL接至3.6 V ⁽⁴⁾	-	-	0.3	V
棚田电丁	V _{OH}	静态输出高电平	15 kΩ的R _L 接至V _{SS} ⁽⁴⁾	2.8	1	3.6	V
R _{PU}		OTGFS_D+内部上拉电阻	VIN = VSS	0.97	1.24	1.58	kΩ
R _{PD}		OTGFS_D+/D-内部下 拉电阻	VIN = VDD	15	19	25	kΩ

- (1) 所有的电压测量都是以设备端地线为准。
- (2) AT32F425系列的正确USB功能可以在2.7 V得到保证,而不是全部的电气特性在2.7~3.0 V电压范围下降级。
- (3) 由综合评估保证,不在生产中测试。
- (4) RL是连接到USB驱动器上的负载。

图 26. OTGFS 时序:数据信号上升和下降时间定义




表 41. OTGFS 电气特性

符号	参数	条件	最小值(1)	最大值(1)	单位
t _r	上升时间(2)	C _L ≤ 50 pF	4	20	ns
t _f	下降时间(2)	C _L ≤ 50 pF	4	20	ns
t rfm	上升下降时间匹配	t_r/t_f	90	110	%
V _{CRS}	输出信号交叉电压	-	1.3	2.0	V

- (1) 由设计保证,不在生产中测试。
- (2) 测量数据信号从10%至90%。更多详细信息,参见USB规范第7章(2.0版)。

2022.8.17 第 57 页 版本 2.02



5.3.18 12 位 ADC 特性

除非特别说明,下表的参数是使用符合表11的条件的环境温度, f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注: 建议在每次上电时执行一次校准。

表 42. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
Vdda	供电电压	-	2.4	-	3.6	٧
Idda	在VDDA输入脚上的电流	-	-	295 ⁽¹⁾	355	μΑ
fadc	ADC时钟频率	-	0.6	-	28	MHz
f _S ⁽²⁾	采样速率	-	0.05	-	2	MHz
t (2)	41 支担基本 42 小五 之 。	f _{ADC} = 28 MHz	-	-	1.65	MHz
f _{TRIG} ⁽²⁾	外部触发频率	-	-	-	17	1/fadc
Vain	转换电压范围(3)	-	0(V _{REF-} 内部连接到地)	-	V _{REF+}	V
R _{AIN} ⁽²⁾	外部输入阻抗	-	参见 <i>表43</i> 和 <i>表44</i>			Ω
C _{ADC} ⁽²⁾	内部采样和保持电容	-	-	8.5	13	pF
4 (2)	校准时间	f _{ADC} = 28 MHz	6.61			μs
t _{CAL} ⁽²⁾		-	185			1/fadc
t _{latr} (2)	&h 42 ++ +2 n + 7 T	f _{ADC} = 28 MHz	-	-	71.4	μs
Ilatr ⁽²⁾	触发转换时延	-	-	-	2(4)	1/fadc
ts ⁽²⁾	立社中包	f _{ADC} = 28 MHz	0.053	-	8.55	μs
IS(2)	采样时间	-	1.5	-	239.5	1/fadc
tstab(2)	上电时间	-	42			1/fadc
4 (2)	总转换时间(包括采样	f _{ADC} = 28 MHz	0.5	-	9	μs
t _{CONV} ⁽²⁾	时间)	-	14~252(采样ts+	逐步逼近1:	2.5)	1/fadc

- (1) 由综合评估保证,不在生产中测试。
- (2) 由设计保证,不在生产中测试。
- (3) VREF+在内部连接到VDDA, VREF-在内部连接到VSSA。
- (4) 对于外部触发,必须在表42列出的时延中加上一个延迟1/fpcLK2。

表43和表44决定最大的外部阻抗,使得误差可以小于1 LSB。

表 43. f_{ADC} = 14 MHz 时的最大 R_{AIN}⁽¹⁾

Ts (周期)	t _S (μ s)	最大R _{AIN} (kΩ)
1.5	0.11	0.35
7.5	0.54	3.9
13.5	0.96	7.4
28.5	2.04	16.3
41.5	2.96	24.0
55.5	3.96	32.3
71.5	5.11	41.8
239.5	17.11	50.0

(1) 由设计保证。



表 44.	$f_{ADC} = 28$	MHz	时的	最大	R AIN (1)
7C TT.	IADO - EV		17 HJ	ハノヽ	· VAIIN

T _S (周期)	t _S (µs)	最大R _{AIN} (kΩ)
1.5	0.05	0.1
7.5	0.27	1.6
13.5	0.48	3.4
28.5	1.02	7.9
41.5	1.48	11.7
55.5	1.98	15.9
71.5	2.55	20.6
239.5	8.55	50.0

⁽¹⁾ 由设计保证。

表 45. ADC 精度⁽¹⁾

符号	参数	测试条件	典型值(2)	最大值(2)	单位
ET	综合误差		±1.5	±3	
EO	偏移误差	fadg = 28 MHz, Rain < 10 kΩ,	±1	±1.5	
EG	增益误差	VDDA = 3.0~3.6 V, TA = 25 °C	+1.5	-2/+2.5	LSB
ED	微分线性误差	VBBA = 0.0 - 0.0 V	±0.7	±1	
EL	积分线性误差		±1	±1.5	
ET	综合误差		±2	±3	
EO	偏移误差	fadc = 28 MHz, Rain < 10 kΩ,	±1.5	±3	
EG	增益误差	$V_{DDA} = 2.4 \sim 3.6 \text{ V}$	+1.5	±2.5	LSB
ED	微分线性误差	VBBA = 2.1 0.0 V	±1	-1/+2	
EL	积分线性误差		±1.5	±2.5	

- (1) ADC的直流精度数值是在经过内部校准后测量的。
- (2) 由综合评估保证,不在生产中测试。

图 27. ADC 精度特性







图 28. 使用 ADC 典型的连接图



- (1) 有关RAIN和CADC的数值,参见表42。
- (2) Cparasitic表示PCB(与焊接和PCB布局质量相关)与焊盘上的寄生电容(大约7 pF)。较大的Cparasitic数值将降低转换的精度,解决的办法是减小fADC。

PCB设计建议

应如*图10*中所示执行电源去耦。100 nF的电容器应为陶瓷型(高质量),应与芯片尽可能靠近放置。

若在使能HEXT并且使用ADC1_IN10~13任一通道的条件下,请遵照以下PCB设计建议以隔绝HEXT高频振荡对其邻近ADC输入信号之干扰。

- ADC IN信号与HEXT信号使用不同PCB层走线
- ADC_IN信号走线避免与HEXT信号走线平行

5.3.19 内部参照电压(V_{INTRV})特性

表 46. 内置参照电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{INTRV}	内部参照电压	-	1.17	1.20	1.23	V
T _{Coeff} ⁽¹⁾	温度系数	-	-	50	100	ppm/°C
T _{S_VINTRV}	当读出内部参照电压时,ADC的采样时间	-	5.1	-	-	μs

(1) 由设计保证,不在生产中测试。



6 封装数据

6.1 LQFP64 - 10 x 10 mm 封装

图 29. LQFP64 - 10 x 10 mm 64 引脚薄型正方扁平封装图






表 47. LQFP64 - 10 x 10 mm 64 引脚薄型正方扁平封装机械数据

1-11		毫米					
标号	最小值	典型值	最大值				
А	-	-	1.60				
A1	0.05	-	0.15				
A2	1.35	1.40	1.45				
b	0.17	0.20	0.27				
С	0.09	-	0.20				
D	11.75	12.00	12.25				
D1	9.90	10.00	10.10				
E	11.75	12.00	12.25				
E1	9.90	10.00	10.10				
е		0.50 BSC.					
Θ		3.5° REF.					
L	0.45	0.60	0.75				
L1	1.00 REF.						
ccc		0.08					



6.2 LQFP64 - 7 x 7 mm 封装

图 30. LQFP64 - 7 x 7 mm 64 引脚薄型正方扁平封装图






表 48. LQFP64 - 7 x 7 mm 64 引脚薄型正方扁平封装机械数据

T E	毫米				
标号	最小值	典型值	最大值		
A	-	-	1.60		
A1	0.05	-	0.15		
A2	1.35	1.40	1.45		
b	0.13	0.18	0.23		
С	0.09	-	0.20		
D	8.80	9.00	9.20		
D1	6.90	7.00	7.10		
Е	8.80	9.00	9.20		
E1	6.90	7.00	7.10		
е		0.40 BSC.			
Θ	0°	3.5°	7°		
L	0.45	0.60	0.75		
L1	1.00 REF.				



6.3 LQFP48 - 7 x 7 mm 封装

图 31. LQFP48 - 7 x 7 mm 48 引脚薄型正方扁平封装图






表 49. LQFP48 - 7 x 7 mm 48 引脚薄型正方扁平封装机械数据

F- B	毫米				
标号	最小值	典型值	最大值		
А	-	-	1.60		
A1	0.05	-	0.15		
A2	1.35	1.40	1.45		
b	0.17	0.22	0.27		
С	0.09	-	0.20		
D	8.80	9.00	9.20		
D1	6.90	7.00	7.10		
Е	8.80	9.00	9.20		
E1	6.90	7.00	7.10		
е	0.50 BSC.				
Θ	0°	3.5°	7°		
L	0.45	0.60	0.75		
L1		1.00 REF.			



6.4 QFN48 - 6 x 6 mm 封装

图 32. QFN48 - 6 x 6 mm 48 引脚正方扁平无引线封装图






表 50. QFN48 - 6 x 6 mm 48 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	5.90	6.00	6.10
D2	3.07	3.17	3.27
E	5.90	6.00	6.10
E2	3.07	3.17	3.27
е	0.40 BSC.		
K	0.20	-	-
L	0.35	0.40	0.45



6.5 LQFP32 - 7 x 7 mm 封装

图 33. LQFP32 - 7 x 7 mm 32 引脚薄型正方扁平封装图






表 51. LQFP32 - 7 x 7 mm 32 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	-	1.45
b	0.30	-	0.45
С	0.09	-	0.16
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
Е	8.80	9.00	9.20
E1	6.90	7.00	7.10
е	0.80 BSC.		
L	0.45	-	0.75
L1	1.00 REF.		



6.6 QFN32 - 4 x 4 mm 封装

图 34. QFN32 - 4 x 4 mm 32 引脚正方扁平无引线封装图






表 52. QFN32 - 4 x 4 mm 32 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
А	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	3.90	4.00	4.10
D2	2.65	2.70	2.75
E	3.90	4.00	4.10
E2	2.65	2.70	2.75
е	0.40 BSC.		
K	0.20	-	-
L	0.25	0.30	0.35



6.7 QFN28 - 4 x 4 mm 封装

图 35. QFN28 - 4 x 4 mm 28 引脚正方扁平无引线封装图






表 53. QFN28 - 4 x 4 mm 28 引脚正方扁平无引线封装机械数据

标号	亳米		
	最小值	典型值	最大值
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
b	0.15	0.20	0.25
С	0.18	0.20	0.25
D	3.90	4.00	4.10
D2	2.30	2.40	2.50
Е	3.90	4.00	4.10
E2	2.30	2.40	2.50
Nd	2.40 BSC.		
Ne	2.40 BSC.		
е	0.40 BSC.		
L	0.35	0.40	0.45
h	0.30	0.35	0.40



6.8 TSSOP20 - 6.5 x 4.4 mm 封装

图 36. TSSOP20 - 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装图






表 54. TSSOP20 - 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装机械数据


标号	毫米		
	最小值	典型值	最大值
А	-	-	1.20
A1	0.05	-	0.15
A2	0.80	1.00	1.05
b	0.19	-	0.30
С	0.09	-	0.20
D	6.40	6.50	6.60
E1	4.30	4.40	4.50
E	6.20	6.40	6.60
е	0.65 BSC.		
L1	1.00 REF.		
L	0.50	0.60	0.75
S	0.20	-	-
Θ	0°	-	8°



封装丝印 6.9

AT32F425 根据不同封装大小有下列几类丝印,丝印显示内容图示如下:

图 37. 丝印示意图



(1) 未按比例绘制。



6.10 热特性

表 55. 封装的热特性

符号	参数	数值	单位
	结到环境的热阻抗 - LQFP64 - 10 x 10 mm	82.5	
	结到环境的热阻抗 - LQFP64 - 7 x 7 mm	85.1	
	结到环境的热阻抗 - LQFP48 - 7 x 7 mm	85.1	
Θ_{JA}	结到环境的热阻抗 - QFN48 - 6 x 6 mm	34.2	°C/W
	结到环境的热阻抗 - LQFP32 - 7 x 7 mm	85.4	
	结到环境的热阻抗 - QFN32 - 4 x 4 mm	54.0	
	结到环境的热阻抗 - QFN28 - 4 x 4 mm	54.0	
	结到环境的热阻抗 - TSSOP20 - 6.5 x 4.4 mm	102.6	



型号说明

表 56. AT32F425 系列型号说明 例如: AT32 F 产品系列 AT32 = 基于ARM®的32位微控制器 产品类型 F = 通用类型 内核 4 = Cortex®-M4 产品子系列 2 = 超值型 产品应用别 5 = OTG系列 引脚数目 R = 64脚 G = 28脚 C = 48脚 F = 20脚 K = 32脚 闪存存储器容量 8 = 64 K字节的闪存存储器 6 = 32 K字节的闪存存储器 封装 T = LQFPU = QFNP = TSSOP 温度范围 7 = -40 °C至+105 °C 封装细节

-7 = LQFP64 - 7 x 7 mm封装

-4 = QFN32 - 4 x 4 mm封装

无 = 其他封装

关于更多的选项列表(速度、封装等)和其他相关信息,请与您本地的雅特力销售处联络。



8 文档版本历史

表 57. 文档版本历史

日期	版本	变更
2021.12.10	2.00	最初版本
2022.6.6	2.01	1. 新增 <i>表</i> 21 T _A = 25 °C最大值
		2. 新增各封装D, D1, E, E1最小最大值
2022.8.17	2.02	新增QFN28 4 x 4 mm封装



重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用,雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示,本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何 第三方产品或服务,不应被视为雅特力授权使用此类第三方产品或服务,或许可其中的任何知识产权,或者被视为涉及以任何方式使用任何 此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明,否则,雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证,包括但不限于有关适销性、适合特定用途(及其依据任何司法管辖区的法律的对应情况),或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品: (A) 对安全性有特别要求的应用,如:生命支持、主动植入设备或对产品功能安全有要求的系统; (B) 航空应用; (C) 汽车应用或汽车环境; (D) 航天应用或航天环境,且/或(E) 武器。因雅特力产品不是为前述应用设计的,而采购商擅自将其用于前述应用,即使采购商向雅特力发出了书面通知,风险由购买者单独承担,并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定,将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证 失效,并且不应以任何形式造成或扩大雅特力的任何责任。

© 2022 雅特力科技 保留所有权利