

# Rekonfigurovatelné elektronické systémy

## 32-bit CPU

Vypracoval: Matej Novák

Dátum: 7.12.2020

### Zadanie úlohy:

Design and describe (e.g. in Verilog language) a processor that has the following attributes and performs the following functionality. Data are 32-bit, addresses of data and addresses of instructions are 32-bit, the instructions are 32-bit as well, and the amount of registers is 64. Use Harvard architecture, i.e. the processor communicates with 2 memories, data memory and instruction memory. The size of memories is the maximum possible according to the address size for the given memory.

Top module of the processor has to be named as CPU.

Inputs of CPU are:

- 1-bit CLK - clock
- 1-bit RST - reset
- 32-bit DATA\_IN - data coming from data memory
- 32-bit INSTR\_IN - instructions coming from instruction memory

Outputs of CPU are:

- 32-bit DATA\_OUT - data for data memory
- 32-bit DADDR - address for data memory
- 1-bit DWR - write/read for data memory (1 is write, 0 is read)
- 1-bit DEN - enable signal for data memory (1 is enabled, 0 is disabled)
- 32-bit IADDR - address for instruction memory
- 1-bit IEN - enable signal for instruction memory (1 is enabled, 0 is disabled)


Projekt má pracovať s **tabuľkou inštrukcii** zobrazenou nižšie:

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
NOP	0	0	0	0	0	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	
ADD	0	0	0	0	0	0	1	X	X	X	X	X	X	X	dst						src2						src						
SUB	0	0	0	0	0	1	0	X	X	X	X	X	X	X	dst						src2						src						
AND	0	0	0	0	0	1	1	X	X	X	X	X	X	X	dst						src2						src						
OR	0	0	0	0	1	0	0	X	X	X	X	X	X	X	dst						src2						src						
XOR	0	0	0	0	1	0	1	X	X	X	X	X	X	X	dst						src2						src						
SHROL	0	0	0	0	1	1	0	X	X	X	X	X	X	X	dst						src2						rot	const					
SHROR	0	0	0	0	1	1	1	X	X	X	X	X	X	X	dst						src2						rot	const					
WR	0	0	0	1	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	addr						src						
RD	0	0	0	1	1	X	X	X	X	X	X	X	X	X	dst						addr						X	X	X	X	X	X	
LD	0	1	const[23:12]												dst						const[11:0]												
JMP	1	const																															
BEQ	0	0	1	0	const																addr						src						
BNE	0	0	1	1	const																addr						src						

# 1. Hlavný modul

Hlavný modul projektu je nazvaný CPU.v. Tento modul obsahuje 4 vstupy: clk, RST, DATA\_IN a INSTR\_IN. V úvode sa modul inicializuje a nastaví inštrukciu na INSTR\_IN na hodnotu 32'b0. To spôsobí načítanie prvej inštrukcii na danej adrese do submodulu Decoder, ktorý danú inštrukciu vyhodnotí. Rozdeľujeme 2 typy inštrukcii - dlhé a krátke. Krátke sa vykonávajú ihneď v druhom cykle, dlhé sú aritmeticko-logické operácie, ktoré prechádzajú cez ALU jednotku. Vzhľadom k faktu, že aritmeticko-logické operácie rozdeľujeme v tomto projekte na viac cyklov (čítanie z banky registrov, odoslanie hodnotôt do submodulu ALU, vykonanie operácie a odoslanie výsledku späť na ALU), implementovali sme si dva submoduly, ktorých cieľom je spomaliť príchod registra dst\_decoder a write\_alu\_decoder o dva cykly tak, aby sa nachádzali v banke registrov presne v momente, keď zo submodulu ALU príde výsledok operácie. Výstupom hlavného modulu sú DATA\_OUT, ktoré nesú informácie o výstupných dátach, DADDR, ktoré obsahujú adresu externej pamäte, DWR, ktorá hovorí o povolení čítania na externej pamäti a DEN a IEN, ktoré mojím návrhom len prechádzajú, nakoľko register IEN je v rámci návrhu vždy rovný 1.

**Diagram** celého modulu CPU môžeme vidieť na obrázku nižšie.



## 2. Submoduly

V projekte sme použili nasledovné submoduly:

Opis submodulu	Označenie v diagrame a programe
Aritmeticko-logická jednotka	alu
Banka registrov	bank_register
Dekóder	decoder
Oneskorenie signálu o jeden cyklus clk	delay_reg
Oneskorenie signálu o dva cykly clk	delay2_reg
Program counter	program_counter

- Aritmeticko-logická jednotka (alu)

Názov	Input/Output	Veľkosť [bit]
clk	Input	1
RST	Input	1
src	Input	32
src2	Input	32
opcode	Input	4
result	Output	32

Má za úlohu vykonávať aritmetické operácie, ktoré prichádzajú skrz inštrukciu do dekódera, kde sme si extrahovali časť bitov, ktoré obsahujú informáciu o tom, aká operácia sa s danými hodnotami (získanými taktiež z inštrukcii ako dve šesť bitové čísla, ktoré odkazujú na adresu registra) má vykonať. Tento register je následne poslaný na banku registra spolu s registrami src a src2, ktoré následne v banke registra cez registre pamäte odkážu na hodnotu adresy, ktorá sa má poslať do alu submodulu. V ďalšom cykle sa tieto hodnoty za pomoci opcode vykonajú (ADD,SUB,AND,OR,XOR) a výsledok sa uloží na register result, ktorý je následne poslaný do banky registra.



DADDR	Output	32
DWR	Output	1

Submodul prijíma registre z dekodera, ktoré následne spracúva podľa kontrolných bitov, ktoré do modulu prichádzajú.

Ak je na bank register privedená inštrukcia LOAD (ld), hodnota inštrukcie sa zapíše na register s adresou neoskorenej destinácie (dst\_decoder) prichádzajúcej z dekodera spolu s konštantou, ktorá má byť na register zapísaná.

Ak je aktívny kontrolný bit ALU (write\_ALU), do registra sa zapisuje result aritmetickej operácie z modulu alu, ktorá sa ukladá do oneskorenej destinačnej adresy (dst\_d2r). Zápis do registra (WR), v projekte privedený ako register write\_BR\_decoder, prebieha formou zápisu hodnoty registra na adrese registra (src\_decoder) do registra DATA\_OUT, pričom register DADDR bude rovná adrese, kam sa má hodnota v pamäti uložiť. Ak chceme prísť k zápisu v externej pamäti, musíme nastaviť register DWR na hodnotu 1.

Čítanie z dátovej pamäte (RD) prebieha privedením hodnoty z registra DATA\_IN. V prípade, že do dekodera príde inštrukcia RD, do banky registra sa odošle adresa a destinácia z inštrukcie, taktiež sa nastaví kontrolný bit read na 1. Následne sa v banke registrov odošle adresa registra v pamäti a aktivuje sa counter, ktorý čaká, kým príde na vstup hodnota DATA\_IN, ktorú priradí k registru podľa destinačnej adresy.

## • Dekoder

Názov	Input/Output	Veľkosť [bit]
INSTR_IN	Input	32
clk	Input	1
RST	Input	1
dst	Output	1
dstLd	Output	32
src	Output	6
src2	Output	6
const	Output	6
opcode	Output	6
jump	Output	31
ctrl_PC	Output	4

write_BR	Output	1
read_BR	Output	1
write_ALU	Output	1
ld	Output	1

Na vstupe získa 32-bitovú inštrukciu, ktorú má za úlohu rozparsovať a získať potrebné údaje na základe ktorých bude prebiehať ďalšie korektné vykonávanie príkazov v submoduloch. V module kontrolujeme 7-bitovú časť INSTR\_IN[31:25], cez ktorú následne určujeme, či ide o aritmeticko-logickú operáciu, skok na inú konkrétnu inštrukciu, uloženie konštanty do registra, zápis/čítanie do/z externej pamäte alebo skok na iný branch.

### ● Program counter

Názov	Input/Output	Veľkosť [bit]
clk	Input	1
RST	Input	1
data_in	Input	32
dctrl	Input	2
jump	Input	32
IADDR	Output	32

Modul pracuje v dvoch módoch. Buď prebehne zvýšenie inštrukcie o jedna (bežná inštrukcia) alebo o konštantu (inštrukcia jump). Inštrukciu skoku o konštantu, ak je rovná adresa v registri sa mi nepodarilo implementovať.

### ● Delay register

Názov	Input/Output	Veľkosť [bit]
clk	Input	1
RST	Input	1
dst	Input	6
write_alu	Input	1



Na nasledujúcej simulácii môžeme vidieť zapísané hodnoty v pamäti registrov, ktoré sa zapísali počas behu CPU\_TB. Zápisy sú výsledkom inštrukcii aritmeticko-logických operácií (ADD,SUB,AND,OR,XOR) a zápisu konštánt (LD) do pamäte.

[21]	00000000000000000000000000000000	0000000000000000000000001010
[20]	00000000000000000000000000000000	0000000000000000000000001001
[19]	00000000000000000000000000000000	0000000000000000000000001000
[18]	00000000000000000000000000000000	0000000000000000000000001111
[17]	00000000000000000000000000000000	0000000000000000000000001110
[16]	00000000000000000000000000000000	0000000000000000000000001011
[15]	00000000000000000000000000000000	0000000000000000000000001010
[14]	00000000000000000000000000000000	0000000000000000000000001111
[13]	00000000000000000000000000000000	0000000000000000000000001010
[12]	00000000000000000000000000000000	0000000000000000000000000001
[11]	00000000000000000000000000000000	0000000000000000000000000000
[10]	00000000000000000000000000000000	0000000000000000000000000000
[9]	00000000000000000000000000000000	0000000000000000000000000000
[8]	00000000000000000000000000000000	0000000000000000000000000000
[7]	00000000000000000000000000000000	0000000000000000000000000000
[6]	00000000000000000000000000000000	000000001110101000000010001000001
[5]	000000000000000000100100011101101	000000001110101000000010011011011
[4]	00000000000000000000000000000000	000000000000000000000010011010
[3]	00000000000000000000000000000000	00000000111010100000001000111111
[2]	00000000000000000000000000000000	000000001110101000000010101110101
[1]	00000000000000000000000000001010	0000000000000000000000100110111
[0]	00000000000000000000000000001011010	000000001110101000000010011011010

Oneskorené privedenie destinačného registra z dekodera do banky registra cez moduly delay\_reg a delay2\_reg. Vďaka tomu máme zabezpečené korektné ukladanie aritmeticko\_logických operácií na správne miesto v pamäti registrov.

/CPU_TB/DUT/Decoder/dst	000111	000010	000011	000100	000101	000110	000111	001000	001001	001010		
/CPU_TB/DUT/DR/dst_delay	000110	000000	000010	000011	000100	000101	000110	000111	001000	001001	001010	
/CPU_TB/DUT/D2R/dst_delay2	000101	000000		000010	000011	000100	000101	000110	000111	001000	001001	001010

Zápis hodnôt z banky registra do dátovej pamäte podľa CPU\_TB:





Flow Status	Successful - Sat Dec 12 17:45:42 2020
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	QuartusCPU
Top-level Entity Name	CPU
Family	Cyclone V
Device	5CGXFC9E6F35I7
Timing Models	Final
Logic utilization (in ALMs)	2,542 / 113,560 ( 2 % )
Total registers	2387
Total pins	165 / 616 ( 27 % )

	Fmax	Restricted Fmax	Clock Name
1	117.25 MHz	117.25 MHz	clk

### Finálne zhodnotenie projektu:

V rámci projektu sa mi podarilo implementovať nasledujúce inštrukcie:

NOP, JMP, ADD, SUB, AND, OR, XOR, LD, WR a RD.

Inštrukcie SHROL, SHROR, BEQ a BNE som neimplementoval z dôvodu nesprávneho nastavenia time managementu a teda nemal som časové kapacity na dokončenie inštrukcii.

Finálne výsledky projektu hodnotím pozitívne, až na 4 inštrukcie sa mi podarilo pochopiť a implementovať základné operácie CPU hardvarskej architektúry.  $F_{\max}$  procesora činí hodnotu 117.25 MHz, rýchlosť je dosiahnutá aj vďaka implementácii pipeliningu pri aritmeticko-logických operáciach.