

Checklist revue de schéma

Schéma(s) étudiant(e) :	Jérémy Jean-Elie
Revu par :	Lucas Ferreiro
Date :	23.01.2026

Contrôle	OK/NOK	Commentaires
1. ERC (compilation) ok ou erreurs connues	OK	Erreur connues
2. Connexions entre pages sont correctes et cohérentes	OK	
3. ICs tous alimentés et tensions correctes	OK	
4. Découplages	OK	
5. Connexions et polarités composants (trans bipolaires, MOS, condensateurs polarisés, diodes, leds....)	OK	
6. Entrées + et – AOPs et comparateurs	OK	Pas d'AOP ou de comparateur
7. Communications : TX / RX, MISO / MOSI, CS, I2C, y compris R pull-up là où nécessaire.	OK	
8. Toutes les entrées inutilisées (portes logiques, AOP, etc.) ont un potentiel fixé.	OK	
9. Pas de conflits entrées / sorties	NOK	Plusieurs conflits à cause d'entrées sur des TP. Erreur connue.
10. Câblage signaux de debug MCU	OK	
11. Analyse sommaire du design	OK	