
Арифметический процессор FPU


Арифметический процессор FPU

- FPU Floating Point Unit
- <u>Отдельное</u> операционное устройство для операций над числами с плавающей точкой со своими РОН и системой команд (частично поддерживает целые двоичные и упакованные ВСD числа)



Арифметический сопроцессор

• Первоначально был отдельным сопроцессором (чипом **x87**) — 80**87**...80**487**, позже интегрирован в ядро процессора x86 (с Pentium)




• Теперь **x87** — **подмножество инструкций** семейства **x86**

Применение FPU

- Для *простых* действий над **вещественными** числами <u>эффективнее</u> SIMD- процессор, расширения SSE, AVX
- Ho FPU:
 - обеспечивает <u>большую точность</u> (за счет хранения **80-битны**х промежуточных результатов)
 - может вычислять <u>трансцендентные функции</u> (тригонометрические, логарифмическая, показательная)

FPU - Представление чисел с плавающей точкой



формат	длина	N	M	Ј-бит
short real (single precision)	32	8	23	шот
long real (double pr.)	double pr.) 64 11 52			
extended real (extended pr.)	80	15	63	есть

Представление чисел с плавающей точкой

- Экспонента записана **без знака** (относительный, смещенный порядок!)
- Значение числа =

где bias $= 2^{N-1} - 1$ – смещение порядка

• Целая единица (J-bit) в 32 и 64-бит не записывается (но подразумевается)

Пример

• Тип – single precision

$$-1 * 2^{129-127} * (1.01_2) = -4 * 1.25 = -5$$

Значения вещественных чисел

число, смысл	экспонента	мантисса	
нормализованное	≠ 0	Любая (J= 1)	
денормализованное	0	J= 0 , ***** не все нули	
± 0	0	0	
± ∞	11111	0	

0 и ∞ имеют знак!

Значения вещественных чисел

число, смысл	экспонента	мантисса	
SNaN (Signal Not a Number) сигнальное не число	11111	J=1, 0**** не все нули	
QNaN (Quiet) тихое не число	11111	J=1, ***** любые	
неподдерживаемое	остальные случаи		

QNaN

- Является результатом:
 - операций с NaN
 - многих недействительных операций

• Если является аргументом, не вызывает исключения

• Обеспечивает "распространение ошибки"

SNaN

• Если является аргументом, вызывает исключение

• Может присваиваться переменным для обнаружения ошибок, связанных с доступом к недействительным данным

Что это за числа?

• Тип – single precision

– QNaN

Поддержка целых чисел

Может <u>загружать</u> и <u>сохранять</u>:

- **Целые знаковые числа** 16, 32, 64 бита
- Упакованное BCD число длиной 80 бит
 - 18 цифр в 9 младших байтах
 - знак в старшем бите



После загрузки целые числа преобразуются
 в вещественные!


Регистры FPU - Стек регистров

Механизм работы FPU основан на **Стековой** машине с **ОПН**!

В связи с этим, регистры (собственная память FPU) организованы в виде Стека регистров, а выполнение (порядок) вычислительных действий FPU полностью определяется ОПН (фактически, заменив каждое необходимое действие в записи ОПН командой FPU. получаем готовую программу!).

Регистры FPU - Стек регистров

• 8 регистров для хранения данных



Стек регистров FPU

• Программный доступ не по абсолютным номерам, а по <u>позиции</u> в стеке

• <u>Вершина стека</u> обозначается ST или ST(0), предыдущие регистры — ST(1), ST(2), ...

• <u>Физический номер регистра</u> = (STP + номер в стеке) по модулю 8

Вспомогательные регистры FPU (5)

- **CR** (Control Register, 16 бит) битовые поля, которые можно изменять для управления работой FPU
- **SW** (Status Word, 16 бит) битовые поля, показывающие <u>статус</u> FPU
- **TW** (Tag Word, 16 бит) хранит <u>тип</u> <u>содержимого</u> каждого регистра стека

Вспомогательные регистры FPU (5)

- **FIP** (FPU Instruction Pointer, 48 бит) и **FDP** (FPU Data Pointer, 48 бит)
 - указывают на <u>последнюю выполненную</u> инструкцию (кроме контрольных FINIT, FSTSW, …) и <u>ee операнд</u>
 - используются обработчиками исключений

Регистр TW

• На каждый регистр стека – 2 бита

15
TAG(7) TAG(6) TAG(5) TAG(4) TAG(3) TAG(2) TAG(1) TAG(0)


Значения:

00 – обычное число

01 – ноль

10 – особое (NaN, неподдерживаемое, бесконечность, денормализованное)

11 – пусто



- Управление точностью для совместимости со старыми программами по стандарту IEEE 754.
- В новых программах должно быть значение 11 для максимальной точности (=64 бит).


• Управление округлением – когда результат вычислений нельзя представить точно или он приводится к меньшей точности (64/32 бита)

значение	округление
00	к ближайшему или четному
01	Вверх
10	вниз
11	обрезка

• 00 — значение по умолчанию, обычно дающее наилучшую точность для последовательностей операций

отбрасываемые биты	округление
от 00000 до 01111	вниз
10000	к четному
от 10001 до 11111	вверх

Регистр SW



Обработка исключений FPU

 Существует 6 типов исключений, пронумерованных от 0 до 5

- При возникновении N-го типа исключения устанавливается:
 - N-й бит **SW**
 - 7-й бит **SW** (признак любого исключения)

Обработка исключений FPU

- Режим обработки N-го типа исключений определяется N-м битом регистра **CR** (маска исключения)
- маска=0 не маскированное вызывается обработчик исключения (int 10h или IRQ 13, что определяется центральным процессором)
 - команды **WAIT**, **FWAIT**: CPU ждет, пока не будут обработаны все незамаскированные исключения FPU

Обработка исключений FPU

 маска=1 – маскированное – выполняется действие по умолчанию, не прерывающее работу программы

0 – неточный результат

Пример: 1/3 нельзя точно представить в двоичной системе

ДМИ (Действие для Маскируемых Исключений):

- округлить результат согласно CR
- если произошло округление вверх, установить C1 = 1, иначе C1 = 0

1 – антипереполнение

Результат слишком мал, чтобы быть представленным в нормализованном виде

ДМИ:

• денормализованный результат

2 – переполнение

Результат слишком большой

ДМИ:

• результат преобразуется в ∞ того же знака

3 – деление на ноль

ДМИ:

- результат преобразуется в ∞,
- ее знак = знак делимого * знак нуля

4 – встречен денормализованный операнд

ДМИ:

• нормализовать и продолжать выполнение

5 – недействительная операция. Их типы:

- Ошибка стека. ДМИ:
- бит 6 регистра SW = 1
 - C1 = 1, если переполнение (overflow),
 - иначе C1 = 0 (underflow)
- Сохранение пустого регистра
- Обмен (FXCH), если один из операндов пуст

Типы недействительных операций

- Сохранение слишком большого числа как целого
- Сравнение числа с NaN
 - ДМИ: C0 = C2 = C3 = 1

Результат – QNaN в случае:

 Операция с неподдерживаемым числом или NaN

Типы недействительных операций

- Сложение ∞ с разным знаком или вычитание содним
- 0 * ∞, 0 / 0, ∞ / ∞
- \sqrt{x} , $\log(x)$ при x < 0
- Частичный остаток от деления (FPREM, FPREM1), если делимое ∞ или делитель 0, ДМИ: C2 = 0
- Тригонометрическая операция над ∞, ДМИ: C2 = 0

Обозначения команд FPU

- Все имена команд FPU начинаются с **F**
 - 🗕 работающие с целыми числами на FI
 - работающие с BCD на **FB**

Обозначения команд

- Многие команды имеют версию с суффиксом **P** (от Рор) они <u>после</u> основного действия <u>удаляют</u> операнд из стека:
 - помечают ST(0) как пустой;
 - TOP := TOP + 1

 Суффикс РР – аналогично удаляют 2 аргумента из стека

Обозначения команд

- Если команда * имеет 2 версии, начинающиеся на F и FN, то:
 - FN* не проверяет наличие необработанных (немаскированных) исключений
 - F* эквивалентна паре команд

FWAIT

FN*

т.е. <u>перед</u> выполнением ждет, пока не будут обработаны все исключения

Инициализация FPU

- Команды FINIT, FNINIT инициализируют вспомогательные регистры
- CR := 037Fh (округление к ближайшему или четному, макс. точность, все исключения замаскированы)




Инициализация FPU

• (продолжение)

• TW := FFFFh (все регистры свободны)

• SW := 0 (STP=0, признаки исключений сброшены)



Работа со вспомогательными регистрами

команда	Действие
FNSTCW dst	Сохраняет CR в переменную dst
FLDCW src	Загружает CR из переменной src Если сбрасывает признаки исключений — предварительно обрабатывает их
FSTSW dst FNSTCW dst	Сохраняет SW в dst (AX или переменная)
FCLEX FNCLEX	Обнуляет флаги исключений

Для FSTCW есть пара FLDCW Для FSTSW нет пары FLDSW

- Сохранение некоторых или всех регистров FPU в область памяти (14, 28, 94, 108, 512 байт): FSTENV, FNSTENV, FSAVE, FNSAVE, FXSAVE
- Загрузка регистров FPU из памяти: FLDENV, FRSTOR, FXRSTOR
- Используются при вызове процедур, переключении потоков

FSTENV, FNSTENV (14/28 байт)

- Команды FSTENV и FNSTENV записывают текущую среду FPU в память, а затем маскируют все исключения. Команда FSTENV, в отличие от FNSTENV, проверяет на наличие отложенных необработанных исключений.
- Среда FPU состоит из управляющего слова FPU (CW),

слова состояния (**SW**), слова тэгов (**TW**) и указателей ошибки для данных и команды (**FDP, FIP**).

32-Bit Protected Mode Format				
31	31 16 15			
		Control Word	0	
		Status Word	4	
		Tag Word	8	
FPU Instruction Pointer Offset				
00000	Opcode 1000	FPU Instruction Pointer Selector	16	
FPU Operand Pointer Offset				
		FPU Operand Pointer Selector	24	

For instructions that also store x87 FPU data registers, the eight 80-bitregisters(R0-R7) follow the above structure in sequence.

- **FSAVE/FNSAVE** (94/108 байт) записывает текущий контекст FPU (среду и регистровый стек) в память, а затем инициализирует FPU аналогично тому, как это происходит при выполнении команд FINIT/FNINIT.
- Команда FSAVE, в отличие от FNSAVE, проверяет на наличие отложенных необработанных исключений.
- Среда FPU состоит из управляющего слова FPU (CW), слова состояния (SW), слова тэгов (TW) и указателей ошибки для данных и для команды (FDP, FIP) 28 байт.
- Регистры стека FPU, начиная с ST(0) и заканчивая ST(7), занимают 80 байт и размещаются сразу же за образом среды.

FXSAVE (512 байт) осуществляет сохранение в области памяти содержимого <u>всех</u>

регистров FPU/MMX и SIMD.

• Эти данные могут затем загружаться обратно в процессор командой <u>FXRSTOR</u>.

						496
						480
						464
						448
						432
						416
						400
						384
						368
						352
						336
						320
						304
						288
	ΧM	IM7				272
XMM6				256		
XMM5				240		
XMM4				224		
XMM3				208		
	ΧM	IM2				192
	ΧM	IM1				176
	ΧM	IM0				160
		ST7/MM7			144	
		ST6/MM6			128	
		ST5/MM5			112	
		ST4/MM4			96	
		ST3/MM3			80	
	ST2/MM2			64		
		ST1/MM1			48	
		ST0/MM0			32	
MXCS	SR	DS DP			16	
CS IP		FOP	FTW	FSW	FCW	0
15 14 13 12 11 10 9	8	7 6	5 4	3 2	1 0	

Зарезервировано.