

德州仪器(TI)的系列 DSP


DSP的主要供应商

目前市场上的主要DSP生产商包括TI, ADI, Motorola, Lucent和Zilog等, 其中 TI占有最大市场份额。作为第一片DSP产 品TMS32010的生产商和DSP行业的领头 者, TI公司的产品包括从低端的低成本低 速度DSP到高端大运算量的DSP产品。

15:45:18









定点DSP与浮点DSP

在DSP运用中的数据保真性很重要, 因此在定点DSP中必须要特别考虑 运算过程中可能出现的溢出等情况。 在定点DSP中,累加器一般比存储 器字长大,并特别设置了溢出模式 位,可以选择在溢出情况下的处理 方法,从而尽量降低数据失真。

15:45:18

7

DSP主要供应商的网站

- u 德州仪器(TI): http://www.ti.com, http://www.ti.com.cn
- u 模拟器件(ADI): http://www.analog.com
- u 郎讯科技: http://www.lucent.com
- u 莫托罗拉: http://www.mot.com

15:45:18

第二部分 DSP硬件结构





§ 2-1 TMS320LF240X的硬件 结构

TMS320LF240X的特点

- u 基于C2XX内核, 16 bits的定点DSP
- u 事件管理器: 定时器和PWM发生器(可用于数字马达控制)
- u CAN总线接口
- u 多通道A/D: 10-bit ±1, 500 nS 转换时间, 16/8 通道
- u 同步串口和异步串口
- u WATCHDOG定时器
- u 通用双向I/0脚

15:45:18





'240X的存储器空间

,240X采用增强型的哈佛结构,拥有三条独立的并行总线:程序地址总线PAB、数据读地址总线DRAB和数据写地址总线DWAB。所以,在一个机器时钟周期里,可以执行三种存储器操作。

15:45:18

15

'240X的存储器空间

- u 程序存储器空间64K字:用于存放代码,以及代码中的立即数(/PS脚选通)
- u 数据存储器空间64K字:数据(/DS选通)
- u 输入/输出空间64K字:用于外部接口,以及内部寄存器占用(/IS选通)
- u 注意: '240X中仅有'2407具有外部存储器接口。

15:45:18

§ 2-2 'C5000 DSP硬件结构

'C54X的结构特点

- u 多总线结构,三组**16-bit**数据总线和一组 程序总线
- u 40-bit算术逻辑单元(ALU),包括一个 40-bit的桶形
- u 移位器和两个独立的40-bit累加器
- u 17×17-bit并行乘法器,连接一个40-bit的 专用加法器。

15:45:18

'C54X的结构特点

- u 可用来进行非流水单周期乘/加(MAC) 运算
- u 比较、选择和存储单元(CSSU)用于 Viterbi运算器的加/比较选择
- 业指数编码器在一个周期里计算一个40-bit 累加器值的指数值
- u 两个地址发生器中有八个辅助寄存器和 两个辅助寄存器算术单元(ARAUS)

15:45:18

19

'C54X的结构特点

- u数据总线具有总线保持特性
- u C548,549,5402,5410等具有扩展寻址方式, 最大可寻址扩展程序空间为8M×16-bit
- u C54X可访问的存储器空间最大可为 192K×16-bit(64K程序存储器,64K数 据存储器和64KI/O存储器)
- u支持单指令循环和块循环

15:45:18

'C54X的结构特点

- 业 存储块移动指令提供了更好的程序和数据管理
- 业 支持32-bit长操作数指令,支持两个或三个操作数读指令,支持并行存储和并行 装入的算术指令,支持条件存储指令及 中断快速返回指令
- 业 软件可编程等待状态发生器和可编程的 存储单元转换

15:45:18


21


'C54X的结构特点

- u 连接内部振荡器或外部时钟源的锁相环 (PLL)发生器
- u 支持8-或16-bit传送的全双工串口
- u 时分多路(TDM)串口
- u 缓冲串口(BSP)
- u McBSPs串口
- u 8/16-bit并行主机接口(HPI)
- u 一个16-bit定时器

15:45:18

, C54X的结构特点 u 外部I/O (XIO) 关闭控制, 禁止外部数据、地址和控制信号 u 片内基于扫描的仿真逻辑, JTAG边界扫描逻辑 (IEEE1149.1) u 单周期定点指令执行时间10-25ns





'C54x的总线结构(八组16-bit总 线):

- u 程序总线(PB)传送从程序存储器来的指令代码和立即数。
- 三组数据总线(CB, DB和EB)连接各种元器件,如CPU、数据地址产生逻辑、程序地址产生逻辑,片内外设和数据存储器。CB和DB总线传送从数据存储器读出的操作数。EB总线传送写入到存储器中的数据。
- u 四组数据总线(PAB, CAB, DAB和EAB)传 送执行指令所需要的地址。

15:45:18

通过PB总线完成数据传递

u PB总线能把存储在程序空间的数据操作数(如系数表)传送到乘法器和加法器中进行乘/累加运算,或者在数据移动指令(MVPD和READA)中传送到数据空间。这种能力再加上双操作数读的特性,支持单周期3操作数指令的执行,如FIRS指令。

15:45:18

27

外部接口总线

"C54x还有一组寻址片内外设的片内双向总线,通过CPU接口中的总线交换器与DB和EB相连接。对这组总线的访问,需要两个或更多的机器周期来进行读和写,具体所需周期数由片内外设的结构决定。

15:45:18

辅助寄存器算术单元

u 'C54x通过使用两个辅助寄存器算术单 元(ARAU0和ARAU1),每周期能产生 两个数据存储器地址。

15:45:18

29

'C54x的算术逻辑单元(ALU):

- 'C54x/'LC54x使用40-bit的算术逻辑单元 (ALU)和两个40-bit的累加器(ACCA和 ACCB)来完成二进制补码的算术运算。 同时ALU也能完成布尔运算。ALU可使用 以下输入:
- 16-bit的立数 从数据存储器读出的 16-bit字
- 暂存器T中的16-bit值
- ●从数据存储器读出的两个16-bit字


15:45:18

C54x的算术逻辑单元(ALU):

ALU可使用以下输入:

- 从数据存储器读出的一个32-bit字
- 从其中一个累加器输出的40-bit值
- ALU能起两个16-bitALUs的作用,且在 状态寄存器ST1中的C16位置1时,可同时 完成两个16-bit运算

15:45:18



累加器:

u 累加器ACCA和ACCB存放从ALU或乘 法器/加法器单元输出的数据,累加器也 能输出到ALU或乘法器/加法器中。

15:45:18

33

桶形移位器

u 'C54x的桶形移位器有一个与累加器或数据存储器(CB, DB)相连接的40-bit 输入,和一个与ALU或数据存储器(EB)相连接的40-bit输出。桶形移位器能把输入的数据进行0到31bits的左移和0到16bits的右移。所移的位数由ST1中的移位数域(ASM)或被指定作为移位数寄存器的暂存器(TREG)决定。

15:45:18

乘法器/加法器单元

乘法器/加法器与一个40-bit的累加器在一个单指令周期里完成17×17-bit的二进制补码运算。乘法器/加法器单元由以下部分组成:乘法器,加法器,带符号/无符号输入控制,小数控制,零检测器,舍入器(二进制补码),溢出/饱和逻辑和暂存器(TREG)。


15:45:18


35

乘法器/加法器单元

- 取法器有两个输入:一个是从TREG,数据存储器操作数,或一个累加器中选择;另一个则从程序存储器,数据存储器,一个累加器或立即数中选择。
- u 另外,乘法器和ALU在一个指令周期里 共同执行乘/累加(MAC)运算且并行 ALU运算。这个功能可用来确定欧几里 德距离,以及完成复杂的DSP算法所需 要的LMS滤波

15:45:18





存储器分配: u 'C54x存储器由三个独立的可选择空间组成:程序,数据和I/O空间。所有的'C54x芯片都包括随机访问存储器(RAM)和只读存储器(ROM)。RAM又分两种:双访问RAM(DARAM)和单访问RAM(SARAM)。

§ 2-3 'C55x DSP硬件结构

C55x的特点

- u 与120-MHz 'C54x相比较, 300MHz C55x 的性能提高了4倍,同时功耗降低了1/6。
- u 32x16-bit指令缓冲队列实现可变指令长度和高效块循环。
- u 两个17-bit x17-bit MAC 单元。
- u 一个40-bit的ALU用于高精度算术运算和逻辑运算,另外还有一个16-bit的ALU可与主ALU并行参见算术运算。

15:45:18


41


C55x的特点


- u 40-bit的桶型移位器,完成31位左移或32 位右移。
- u 4个40-bit累加器。
- u 12条独立总线: 3条数据读总线, 2条数据写总线, 5条数据地址总线, 1条程序总线, 1条程序地址总线。充分发挥'C55X的并行特性。


15:45:18


'CEAV =	'C55X的	W 松
	CSSARJ	山北
	'C54x	'C55x
MACs	1	2
Accumulators	2	4
Read buses	2	3
Write buses	1	2
Program fetch	1	1
Address buses	4	6
Program word size	16 bits	8/16/24/32/40/48 bit
Data word size	16 bits	16 bits
Auxiliary Register ALUs	2 (16-bit each)	3 (24-bit each)
ALU	1 (40-bit)	1 (40-bit) 1 (16-bit)
Auxiliary Registers	8	8
Data Registers	0	4
Memory Space	Separate Program/Data	Unified space











§ 2-4 TMS320C6201硬件结构

VelociTI结构的C62xx CPU核

- u 高达1600、2000、2400MIPS的运算速度。
- 山 八个独立的功能单元: 六个ALU和两个乘 法器。
- u 采用 VelcoiTI VLIW结构的定点DSP。
- u 先进的支持超长指令(VLIW) CPU。
- u 32个通用目的的32bits字长寄存器。
- u大容量的片内存储器和方便的EMIF。

15:45:18


VelociTI结构的C62xx CPU核


- u 更灵活、更丰富、更方便的外设与外设 接口。
- u 八个并行功能单元,分成两组
- u 两套寄存器组(各16个32位寄存器)与 功能单元相连
- u 编译时完成程序的并行分配
- u 256bit Cache 保证单周期内取八个指令
- u 有4G Bytes的寻址空间

15:45:18

51

'C62xx的基本结构(p111图3.1-1) 32-Bit Address 32-Bit Address 256-Bit Data Program RAM/Cache 8-, 16-, 32-Bit Data Data RAM EMIF Host Port Internal Buses C6201 CPU core DMA Enhanced Buffered Control Registers Program Fetch (T1/E1) Serial Port Cx0 Instruction Dispatch Cx1 Instruction Decode Control Enhanced Data Path 1 Data Path 2 (T1/E1) A Register File B Register File Serial Port L1 S1 M1 D1 L1 S1 M1 D1 Emulation Timer Interrupts Timer





寻址方式

- u C62xx的寻址方式分为基于BKO的线性寻址和循环寻址,以及基于BK1的循环寻址。
- u 仅D1中执行的A4-A7和D2中执行的B4-B7八个寄存器可循环寻址。
- u 寻址方式由寻址方式寄存器(AMR)决定。
- u 受AMR控制寻址方式的指令有:


LDB (U) /LDH (U) /LDW


STB/STH/STW


ADDAB/ADDAH/ADDAW/ADDAD

SUBAB/SUBAH/SUBAW

15:45:18







64X 的执	行单元	
.L unit (.L1, .L2)	32/40-bit arithmetic and compare operations	
	32-bit logical operations	
	Leftmost 1 or 0 counting for 32 bits	
	Normalization count for 32 and 40 bits	
	Byte shifts	
	Data packing/unpacking	
	5-bit constant generation	
	Dual 16-bit arithmetic operations	
	Quad 8-bit arithmetic operations	
	Dual 16-bit min/max operations	
	Quad 8-bit min/max operations	
	Quad 8-bit subtract with absolute value	
	59	

