组合逻辑决定“下一个值”，时序逻辑决定“何时保存”

寄存器 / D 触发器

posedge clk

q <= d;

只在时钟边沿更新

MUX / 选择器

assign y = sel ? b : a;

两个数据入口，一个选择信号

选择信号变化即重新求值

ALU / 组合运算

alu_sub ? a-b : a+b

结果依赖当前操作数

没有独立时钟