

Urządzenia Cyfrowe i Systemy Wbudowane

Licznik rewersyjny 0-1-6-2-3-4-5-7

Tabela Prawdy

t				t+1					
DIR	Q2	Q1	Q0	Q2	Q1	Q0	D2	D1	D0
0	0	0	0	0	0	1	0	0	1
0	0	0	1	1	1	0	1	1	0
0	0	1	0	0	0	1	1	0	1
0	0	1	1	1	1	0	0	1	0
0	1	0	0	0	1	0	1	1	0
0	1	0	1	1	1	1	1	1	1
0	1	1	1	0	0	1	0	0	1
0	1	1	1	1	0	0	0	0	0
1	0	0	0	1	1	1	1	1	1
1	0	0	1	0	0	0	0	0	0
1	0	1	0	1	1	0	1	1	0
1	0	1	1	0	1	0	0	0	1
1	1	0	0	0	0	1	1	0	1
1	1	0	1	1	1	0	0	1	0
1	1	1	1	0	0	0	1	0	0
1	1	1	1	0	0	1	0	0	1
1	1	1	1	1	1	0	1	0	1

Minimalizacja siatkami Karnaugh

DIRQ2\Q1Q0	00	01	11	10
00	0	1	1	0
01	1	1	0	0
11	0	1	1	0
10	1	0	0	1

$$D2 = \overline{D} \overline{R} \overline{Q2} Q0 + \overline{D} \overline{R} Q2 \overline{Q1} + D \overline{R} \overline{Q2} \overline{Q0} + D \overline{R} Q2 Q0$$


DIRQ2\Q1Q0	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	0	0	0
10	1	0	1	1

$$D1 = \overline{D} \overline{R} \overline{Q1} Q0 + \overline{D} \overline{R} Q1 \overline{Q0} + D \overline{R} \overline{Q2} Q1 + D \overline{R} \overline{Q1} \overline{Q0}$$

DIRQ2\Q1Q0	00	01	11	10
00	1	0	0	1
01	1	1	0	0
11	1	0	1	1
10	1	0	0	0


$$D0 = \overline{D} \overline{R} \overline{Q2} \overline{Q0} + \overline{D} \overline{R} Q2 \overline{Q1} + D \overline{R} Q2 Q1 + \overline{Q1} \overline{Q0}$$

Schemat połączenia bramek logicznych



Schemat projektu licznika rewersyjnego opartego o przerzutniki typu D

Symulacja behawioralna



Symulacja behawioralna - przebieg czasowy

Symulacja Post-Fit

Na podstawie symulacji post-fit określono czas propagacji który wynosi 5.8 ns



Symulacja Post-fit - określenie czasu propagacji

Plik VHDL

```
1  -- Vhdl test bench created from schematic C:\Users\lab\Documents\lab2\Lab2\lab2_sch_1.sch - Wed Nov 29 15:25:29 2023
2  --
3  -- Notes:
4  -- 1) This testbench template has been automatically generated using types
5  -- std_logic and std_logic_vector for the ports of the unit under test.
6  -- Xilinx recommends that these types always be used for the top-level
7  -- I/O of a design in order to guarantee that the testbench will bind
8  -- correctly to the timing (post-route) simulation model.
9  -- 2) To use this template as your testbench, change the filename to any
10 -- name of your choice with the extension .vhd, and use the "Source->Add"
11 -- menu in Project Navigator to import the testbench. Then
12 -- edit the user defined section below, adding code to generate the
13 -- stimulus for your design.
14 --
15 LIBRARY ieee;
16 USE ieee.std_logic_1164.ALL;
17 USE ieee.numeric_std.ALL;
18 LIBRARY UNISIM;
19 USE UNISIM.Vcomponents.ALL;
20 ENTITY lab2_sch_1_lab2_sch_1_sch_tb IS
21 END lab2_sch_1_lab2_sch_1_sch_tb;
22 ARCHITECTURE behavioral OF lab2_sch_1_lab2_sch_1_sch_tb IS
23
24     COMPONENT lab2_sch_1
25     PORT( DIR      : IN STD_LOGIC;
26           CE       : IN STD_LOGIC;
27           CLR      : IN STD_LOGIC;
28           CLK      : IN STD_LOGIC;
29           Q        : OUT  STD_LOGIC_VECTOR (2 DOWNTO 0));
30     END COMPONENT;
31
32     SIGNAL DIR      : STD_LOGIC;
33     SIGNAL CE       : STD_LOGIC;
34     SIGNAL CLR      : STD_LOGIC;
35     SIGNAL CLK      : STD_LOGIC:= '0';
36     SIGNAL Q        : STD_LOGIC_VECTOR (2 DOWNTO 0);
37
38 BEGIN
39
40     UUT: lab2_sch_1 PORT MAP(
41         DIR => DIR,
42         CE  => CE,
43         CLR => CLR,
44         CLK => CLK,
45         Q  => Q
46     );
47
48     CLK <= not CLK after 25 ns;
49     DIR <= '0', '1' after 400 ns;
50     CE  <= '1';
51     CLR <= '0';
52
53
54
55 -- *** Test Bench - User Defined Section ***
56 tb : PROCESS
57 BEGIN
58     WAIT; -- will wait forever
59 END PROCESS;
60 -- *** End Test Bench - User Defined Section ***
61
62 END;
```

Korzystając z poniższego wzoru obliczono okres sygnału zegarowego:

$$T_{CLK} = \frac{1}{f} = \frac{1}{40MHz} = 25ns$$

Aby pokazać w symulatorze zmianę kierunku odlicznia po 400 ns zmieniana jest wartość DIR.


Plik .ucf - przypisanie wejść i wyjść

```
1  # Clocks
2  #NET "CLK" LOC = "P7" | BUFG = CLK | PERIOD = 500ms HIGH 50%;
3  NET "CLK" LOC = "P5" | BUFG = CLK | PERIOD = 500ns HIGH 50%;
4
5  # Keys
6  #NET "CE" LOC = "P42";
7  #NET "DIR" LOC = "P40";
8  #NET "DATA_IN(2)" LOC = "P43";
9  #NET "DATA_IN(3)" LOC = "P38";
10 #NET "DATA_IN(4)" LOC = "P37";
11 #NET "DATA_IN(5)" LOC = "P36"; # shared with ROT_A
12 #NET "DATA_IN(6)" LOC = "P24"; # shared with ROT_B
13 NET "CLR" LOC = "P39"; # GSR
14
15 # LEDS
16 #NET "Q(0)" LOC = "P35";
17 #NET "Q(1)" LOC = "P29";
18 #NET "Q(2)" LOC = "P33";
19 #NET "Y(3)" LOC = "P34";
20 #NET "LED<4>" LOC = "P28";
21 #NET "LED<5>" LOC = "P27";
22 #NET "LED<6>" LOC = "P26";
23 #NET "LED<7>" LOC = "P25";
24
25 #NET "LED<8>" LOC = "P13"; # shared with seg. B
26 #NET "LED<9>" LOC = "P11"; # shared with seg. F
27 #NET "LED<10>" LOC = "P12"; # shared with seg. A
28 #NET "LED<11>" LOC = "P18"; # shared with seg. DP
29 #NET "LED<12>" LOC = "P22"; # shared with seg. C
30 #NET "LED<13>" LOC = "P20"; # shared with seg. G
31 #NET "LED<14>" LOC = "P19"; # shared with seg. D
32 #NET "LED<15>" LOC = "P14"; # shared with seg. E
33
34 # DISPL. 7-SEG
35 #NET "D7S_D(0)" LOC = "P8" | SLEW = "SLOW";
36 #NET "D7S_D(1)" LOC = "P6" | SLEW = "SLOW";
37 #NET "D7S_D(2)" LOC = "P4" | SLEW = "SLOW";
38 #NET "D7S_D(3)" LOC = "P9" | SLEW = "SLOW";
39 NET "Y(0)" LOC = "P12"; # Seg. A; shared with LED<10>
40 NET "Y(1)" LOC = "P13"; # Seg. B; shared with LED<8>
41 NET "Y(2)" LOC = "P22"; # Seg. C; shared with LED<12>
42 NET "Y(3)" LOC = "P19"; # Seg. D; shared with LED<14>
43 NET "Y(4)" LOC = "P14"; # Seg. E; shared with LED<15>
44 NET "Y(5)" LOC = "P11"; # Seg. F; shared with LED<9>
45 NET "Y(6)" LOC = "P20"; # Seg. G; shared with LED<13>
46 #NET "D7S_S<7>" LOC = "P18"; # Seg. DP; shared with LED<11>
47
48 # Rotary encoder
49 NET "ROT_A" LOC = "P36"; # shared with Key<5>
50 NET "ROT_B" LOC = "P24"; # shared with Key<6>
51
52 # PS/2
53 #NET "PS2_Clk" LOC = "P3";
54 #NET "PS2_Data" LOC = "P2";
55
56 # RS-232
57 #NET "RS_RX" LOC = "P1";
58 #NET "RS_TX" LOC = "P44";
59
```

Plik .ucf zawierający przypisanie wejść i wyjść dla projektu z zadania 3.

Użycie bloku HexTo7Seg


Po zrealizowaniu schematu licznika, naszym zadaniem było stworzenie projektu hierarchicznego z wykorzystaniem bloku HexTo7Seg w celu przekształcenia liczb z formatu binarnego na szesnastkowy i wyświetlenie ich na wyświetlaczu. W tym celu podłączyliśmy wyjścia Q naszego licznika do wejść Hex bloku HexTo7Seg. Nadmiarowe wejście podpięliśmy do masy. Schemat projektu realizującego zadanie drugie przedstawiono na poniższym rysunku.



Schemat projektu hierarchicznego wykorzystującego blok HexTo7Seg

Użycie bloku RotaryENC

Trzecie zadanie polegało na rozbudowaniu wcześniejszego projektu dodając blok RotaryEnc. Dzięki jego użyciu działanie licznika w obydwie strony realizowane było za pomocą pokrętki. Przekręcenie pokrętki w prawo powodowało standardowe odliczanie w prawo. Natomiast przekręcenie go w lewo skutkowało odliczaniem w kierunku przeciwnym. W tym przypadku (choć nie widać różnicy względem poprzedniego schematu) został wykorzystany zegar o wyższej częstotliwości ($T=500\text{ns}$). CE jest pobudzany jeśli wykryto przekręcenie pokrętki w jedną lub drugą stronę, natomiast DIR zależy tylko od tego czy wykryto obrót w lewo co daje nam dwie możliwe wartości. Schemat projektu realizującego zadanie trzecie przedstawiono na poniższym rysunku.



Schemat projektu hierarchicznego wykorzystującego bloki HexTo7Seg oraz RotaryEnc

Wnioski

Na zajęciach zrealizowano 3 zadania. Układ został poprawnie zaprojektowany, wyniki symulacji zgadzały się z założeniami zadania. Po zaprogramowaniu płytka działała poprawnie we wszystkich trzech konfiguracjach.