Urządzenia Cyfrowe i Systemy Wbudowane

Sprawozdanie z realizacji układu kombinacyjnego $Y = (X - 5) \mod 16$

I. Tabela Prawdy

Tabela I: tabela prawdy dla równania $Y = (X - 5) \mod 16$

Х3	X2	X1	Х0	Y3	Y2	Y1	Y0
0	0	0	0	1	0	1	1
0	0	0	1	1	1	0	0
0	0	1	0	1	1	0	1
0	0	1	1	1	1	1	0
0	1	0	0	1	1	1	1
0	1	0	1	0	0	0	0
0	1	1	0	0	0	0	1
1	1	1	1	0	0	1	0
1	0	0	0	0	0	1	1
1	0	0	1	0	1	0	0
1	0	1	0	0	1	0	1
1	0	1	1	0	1	1	0
1	1	0	0	0	1	1	1
1	1	0	1	1	0	0	0
1	1	1	0	1	0	0	1
1	1	1	1	1	0	1	0

2. Minimalizacja siatkami karnaugh

x3x2\x1x0	00	01	11	10
00	1	1	1	1
01	1	0	0	0
11	0	1	1	1
10	0	0	0	0

$$\mbox{Y3} = \bar{x}_3 \bar{x}_1 \bar{x}_0 + \bar{x}_3 \bar{x}_2 + x_3 x_2 x_0 + x_3 x_2 x_1$$

x3x2\x1x0	00	01	11	10
00	0	1	1	1
01	1	0	0	0
11	1	0	0	0
10	0	1	1	1
3.77	- 9			

$$Y2 = \bar{x}_2 x_0 + \bar{x}_2 x_1 + x_2 \bar{x}_1 \bar{x}_0$$


x3x2\x1x0	00	01	11	10
00	1	0	1	0
01	1	0	1	0
11	1	0	1	0
10	1	0	1	0

$$Y1 = \bar{x}_1 \bar{x}_0 + x_1 x_0 = x_1 \otimes x_0$$


x3x2\x1x0	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	1	0	0	1
10	1	0	0	1

$$YO=\bar{x_0}$$


3. Schemat połączenia bramek logicznych



4. Symulacja behawioralna



5. Pomiar czasu propagacji - symulacja Post-Fit



Czas propagacji wynosi 10 mikrosekund [µs]

6. Plik .ucf - przypisanie wejść i wyjść

```
# Keys
NET "X<0>" LOC = "P42";
NET "X<1>" LOC = "P40";
NET "X<2>" LOC = "P43";
NET "X<3>" LOC = "P38";
#NET "Key<4>" LOC = "P37";
#NET "Key<6>" LOC = "P36";  # shared with ROT A
#NET "Key<6>" LOC = "P24";  # shared with ROT B
#NET "Key<7>" LOC = "P39";  # GSR
# LEDS
NET "Y<0>" LOC = "P35";
NET "Y<2>" LOC = "P29";
NET "Y<2>" LOC = "P33";
NET "Y<3>" LOC = "P33";
NET "Y<3>" LOC = "P33";
NET "Y<3>" LOC = "P34";
```

7. Wnioski

Układ został poprawnie zaprojektowany, wyniki symulacji pokrywały się z tym co zaobserwowaliśmy po zaprogramowaniu płytki ZL-9752.