Urządzenia Cyfrowe i Systemy Wbudowane

Licznik rewersyjny 0-1-6-2-3-4-5-7

Tabela Prawdy

t			t+1						
DIR	Q2	Q1	Q0	Q2	Q1	Q0	D2	D1	D0
0	0	0	0	0	0	1	0	0	1
0	0	0	1	1	1	0	1	1	0
0	0	1	0	0	1	1	0	1	1
0	0	1	1	1	0	0	1	0	0
0	1	0	0	1	0	1	1	0	1
0	1	0	1	1	1	1	1	1	1
0	1	1	0	0	1	0	0	1	0
0	1	1	1	0	0	0	0	0	0
1	0	0	0	1	1	1	1	1	1
1	0	0	1	0	0	0	0	0	0
1	0	1	0	1	1	0	1	1	0
1	0	1	1	0	1	0	0	1	0
1	1	0	0	0	1	1	0	1	1
1	1	0	1	1	0	0	1	0	0
1	1	1	0	0	0	1	0	0	1
1	1	1	1	1	0	1	1	0	1

Minimalizacja siatkami Karnaugh

DIRQ2\Q1Q0	00	01	11	10
00	0	1	1	0
01	1	1	0	0
11	0	1	1	0
10	1	0	0	1

 $\mathsf{D2} = \overline{\mathsf{DIR}}\overline{\mathsf{Q2}}\mathsf{Q0} + \overline{\mathsf{DIR}}\mathsf{Q2}\overline{\mathsf{Q1}} + \mathsf{DIR}\overline{\mathsf{Q2}}\overline{\mathsf{Q0}} + \mathsf{DIR}\mathsf{Q2}\mathsf{Q0}$


DIRQ2\Q1Q0	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	0	0	0
10	1	0	1	1

 $\mathsf{D1} = \overline{\mathsf{DIR}} \overline{\mathsf{Q1}} \mathsf{Q0} + \overline{\mathsf{DIR}} \mathsf{Q1} \overline{\mathsf{Q0}} + \mathsf{DIR} \overline{\mathsf{Q2}} \mathsf{Q1} + \mathsf{DIR} \overline{\mathsf{Q1}} \overline{\mathsf{Q0}}$

DIRQ2\Q1Q0	00	01	11	10
00	1	0	0	1
01	1	1	0	0
11	1	0	1	1
10	1	0	0	0


 $\mathsf{D0} = \overline{\mathsf{DIR}} \overline{\mathsf{Q2}} \overline{\mathsf{Q0}} + \overline{\mathsf{DIR}} \mathsf{Q2} \overline{\mathsf{Q1}} + \mathsf{DIR} \mathsf{Q2} \mathsf{Q1} + \overline{\mathsf{Q1}} \overline{\mathsf{Q0}}$

Schemat połączenia bramek logicznych



Schemat projektu licznika rewersyjnego opartego o przerzutniki typu D


Symulacja behawioralna



Symulacja behawioralna - przebieg czasowy

Symulacja Post-Fit

Na podstawie symulacji post-fit określono czas propagacji który wynosi 5.8 ns



Symulacja Post-fit - określenie czasu propagacji

Plik VHDL

```
-- Vhdl test bench created from schematic C:\Users\lab\Documents\lab2\Lab2\lab2_sch_1.sch - Wed Nov 29 15:25:29 2023
3 -- Notes:
4 -- 1) This testbench template has been automatically generated using types
   -- std logic and std logic vector for the ports of the unit under test
   -- Xilinx recommends that these types always be used for the top-level
    -- I/O of a design in order to guarantee that the testbench will bind
    -- correctly to the timing (post-route) simulation model.
    -- 2) To use this template as your testbench, change the filename to any
10 -- name of your choice with the extension .vhd, and use the "Source->Add"
    -- menu in Project Navigator to import the testbench. Then
    -- edit the user defined section below, adding code to generate the
    -- stimulus for your design.
13
14
    LIBRARY ieee;
    USE ieee.std_logic_1164.ALL;
17
    USE ieee.numeric_std.ALL;
    LIBRARY UNISIM;
18
19
    ENTITY lab2_sch_1_lab2_sch_1_sch_tb IS
    END lab2_sch_1_lab2_sch_1_sch_tb;
    ARCHITECTURE behavioral OF lab2_sch_1_lab2_sch_1_sch_tb IS
23
24
        COMPONENT lab2_sch_1
      PORT( DIR : IN STD_LOGIC;
CE : IN STD_LOGIC;
CLR : IN STD_LOGIC;
CLK : IN STD_LOGIC;
25
26
27
28
               Q : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));
29
30
      END COMPONENT;
31
      SIGNAL DIR : STD_LOGIC;
SIGNAL CE : STD_LOGIC;
SIGNAL CLR : STD_LOGIC;
SIGNAL CLK : STD_LOGIC:='0';
SIGNAL Q : STD_LOGIC_VECTOR (2 DOWNTO 0);
32
33
35
36
37
38
      UUT: lab2_sch_1 PORT MAP(
    DIR => DIR,
40
41
           CE => CE,
42
          CLR => CLR,
43
          CLK => CLK,
45
          Q => Q
46
47
          CLK <= not CLK after 25 ns;
DIR <= '0', '1' after 400 ns;
49
           CE <= '1';
50
           CLR <= '0';
51
54
55 -- *** Test Bench - User Defined Section ***
    tb : PROCESS
BEGIN
56
          WAIT; -- will wait forever
      END PROCESS:
59
    -- *** End Test Bench - User Defined Section ***
60
61
62 END;
```

Korzystając z poniższego wzoru obliczono okres sygnału zegarowego:

$$T_{CLK} = \frac{1}{f} = \frac{1}{40MHz} = 25ns$$


Aby pokazać w symulatorze zmianę kierunku odlicznia po 400 ns zmieniana jest wartość DIR.

Plik .ucf - przypisanie wejść i wyjść

```
1 # Clocks
   #NET "CLK" LOC = "P7" | BUFG = CLK | PERIOD = 500ms HIGH 50%;
 3 NET "CLK" LOC = "P5" | BUFG = CLK | PERIOD = 500ns HIGH 50%;
   # Keys
 6 #NET "CE" LOC = "P42";
   #NET "DIR" LOC = "P40";
7
   #NET "DATA IN(2)" LOC = "P43";
   #NET "DATA IN(3)" LOC = "P38";
10 #NET "DATA IN(4)" LOC = "P37";
11 #NET "DATA_IN(5)" LOC = "P36"; # shared with ROT A
12 #NET "DATA IN(6)" LOC = "P24"; # shared with ROT B
   NET "CLR" LOC = "P39"; # GSR
13
14
   # LEDS
15
16 #NET "Q(0)" LOC = "P35";
17 #NET "Q(1)" LOC = "P29";
18 #NET "Q(2)" LOC = "P33";
   #NET "Y(3)" LOC = "P34";
19
   #NET "LED<4>" LOC = "P28";
21 #NET "LED<5>" LOC = "P27";
22 #NET "LED<6>" LOC = "P26";
   #NET "LED<7>" LOC = "P25";
23
24
   #NET "LED<8>" LOC = "P13";
                                 # shared with seg. B
25
   #NET "LED<9>" LOC = "P11";
                                # shared with seg. F
   #NET "LED<10>" LOC = "P12"; # shared with seg. A
27
28 #NET "LED<11>" LOC = "P18";
                               # shared with seg. DP
29 #NET "LED<12>" LOC = "P22";
                               # shared with seg. C
                               # shared with seg. G
   #NET "LED<13>" LOC = "P20";
30
   #NET "LED<14>" LOC = "P19";
31
                                # shared with seg. D
   #NET "LED<15>" LOC = "P14"; # shared with seg. E
32
33
34 # DISPL. 7-SEG
35 #NET "D7S D(0)" LOC = "P8" | SLEW = "SLOW";
36 #NET "D7S_D(1)" LOC = "P6" | SLEW = "SLOW";
37
   #NET "D7S D(2)" LOC = "P4" | SLEW = "SLOW";
   #NET "D7S D(3)" LOC = "P9" | SLEW = "SLOW";
38
39 NET "Y(0)" LOC = "P12"; # Seg. A; shared with LED<10>
40 NET "Y(1)" LOC = "P13"; # Seg. B; shared with LED<8>
41 NET "Y(2)" LOC = "P22"; # Seg. C; shared with LED<12>
   NET "Y(3)" LOC = "P19"; # Seg. D; shared with LED<14>
42
   NET "Y(4)" LOC = "P14"; # Seg. E; shared with LED<15>
43
   NET "Y(5)" LOC = "Pll"; # Seg. F; shared with LED<9>
45 NET "Y(6)" LOC = "P20"; # Seg. G; shared with LED<13>
   #NET "D7S S<7>" LOC = "P18"; # Seg. DP; shared with LED<11>
47
48
   # Rotary encoder
   NET "ROT A" LOC = "P36"; # shared with Key<5>
49
50 NET "ROT B" LOC = "P24"; # shared with Key<6>
51
52 # PS/2
53 #NET "PS2 Clk" LOC = "P3";
   #NET "PS2 Data" LOC = "P2";
54
56 # RS-232
57 #NET "RS RX" LOC = "P1";
58 #NET "RS TX" LOC = "P44";
59
```

Użycie bloku HexTo7Seg


Po zrealizowaniu schematu liczniku, naszym zadaniem było stworzenie projektu hierarchicznego z wykorzystaniem bloku HexTo7Seg w celu przekształcenia liczb z formatu binarnego na szesnastkowy i wyświetlenie ich na wyświetlaczu. W tym celu podłączyliśmy wyjścia Q naszego licznika do wejść Hex bloku HexTo7Seg. Nadmiarowe wejście podpięliśmy do masy. Schemat projektu realizującego zadanie drugie przedstawiono na poniższym rysunku.



Schemat projektu hierarchicznego wykorzystującego blok HexTo7Seg

Użycie bloku RotaryENC

Trzecie zadanie polegało na rozbudowaniu wcześniejszego projektu dodając blok RotaryEnc. Dzięki jego użyciu działanie licznika w obydwie strony realizowane było za pomocą pokrętła. Przekręcenie pokrętła w prawo powodowało standardowe odliczanie w prawo. Natomiast przekręcenie go w lewo skutkowało odliczaniem w kierunku przeciwnym. W tym przypadku (chociaż nie widać różnicy względem poprzedniego schematu) został wykorzystany zegar o wyższej częstotliwości (T=500ns). CE jest pobudzany jeśli wykryto przekręcenie pokrętła w jedną lub drugą stronę, natomiast DIR zależy tylko od tego czy wykryto obrót w lewo co daje nam dwie możliwe wartości. Schemat projektu realizującego zadanie trzecie przedstawiono na poniższym rysunku.



Schemat projektu hierarchicznego wykorzystującego bloki HexTo7Seg oraz RotaryEnc

Wnioski

Na zajęciach zrealizowano 3 zadania. Układ został poprawnie zaprojektowany, wyniki symulacji zgadzały się z założeniami zadania. Po zaprogramowaniu płytka działała poprawnie we wszystkich trzech konfiguracjach.