

# Urządzenia Cyfrowe i Systemy Wbudowane

## Detektor sekwencji 110011

Jędrzej Stasik, Kamil Szadkowski


4.01.2024 r.

### 1 Zadanie

Zaprojektować detektor sekwencji *110011* jako automat w wersji *Moore* oraz *Mealy*. Dla obu automatów należy przeprowadzić symulację behawioralną wczytując odpowiednią 21-elementową sekwencję (*\*\*abcdef\*\*abcde¬f\*\**), zmiana wejścia X ma nastąpić 10 nanosekund przed zboczem narastającym zegara. Dodatkowym zadaniem było stworzenie projektu hierarchicznego łączącego w sobie wcześniej stworzony detektor sekwencji w wersji Moore oraz gotowy komponent *RotaryEnc*.

### 2 Detektor sekwencji w wersji Moore

#### 2.1 Graf automatu



Rysunek 1: Graf detektora sekwencji jako automat moore

## 2.2 Plik VHDL

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity lab4_moore is
5     Port ( X : in  STD_LOGIC;
6           Y : out  STD_LOGIC;
7           CLK : in  STD_LOGIC;
8           CE : in  STD_LOGIC;
9           RST : in  STD_LOGIC);
10 end lab4_moore;
11
12 architecture Behavioral of lab4_moore is
13
14 type state_type is (A, B, C, D, E, F, G);
15 signal state, next_state : state_type;
16
17 begin
18     process1 : process(CLK)
19     begin
20         if rising_edge(CLK) then
21             if RST = '1' then
22                 state <= A;
23             else
24                 state <= next_state;
25             end if;
26         end if;
27     end process process1;
28
29     process2 : process (state, X , CE)
30     begin
31         next_state <= state;
32         if CE = '1' then
33             case state is
34
35                 when A =>
36                     if X = '1' then
37                         next_state <= B;
38                     end if;
39
40                 when B =>
41                     if X = '1' then
42                         next_state <= C;
43                     else
44                         next_state <= A;
45                     end if;
46
47                 when C =>
48                     if X = '0' then
49                         next_state <= D;
50                     else
51                         next_state <= C;
52                     end if;
53
54                 when D =>
55                     if X = '0' then
56                         next_state <= E;
57                     else
58                         next_state <= B;
59                     end if;
60
61                 when E =>
62                     if X = '1' then
63                         next_state <= F;
64                     else
65                         next_state <= A;
66                     end if;
67
68                 when F =>
69                     if X = '1' then
70                         next_state <= G;
71                     else
```

```

72         next_state <= A;
73     end if;
74
75     When G =>
76         if X = '1' then
77             next_state <= B;
78         else
79             next_state <= A;
80         end if;
81     end case;
82 end if;
83 end process process2;
84
85 Y <= '1' when state = G else '0';
86 end Behavioral;

```

Listing 1: Implementacja detektora sekwencji 110011 jako automat Moore

## 2.3 Testbench

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY moore_test IS
5  END moore_test;
6
7  ARCHITECTURE behavior OF moore_test IS
8
9      COMPONENT lab4_moore
10     PORT(
11         X : IN  std_logic;
12         Y : OUT std_logic;
13         CLK : IN  std_logic;
14         CE : IN  std_logic;
15         RST : IN  std_logic
16     );
17     END COMPONENT;
18
19     --Inputs
20     signal X : std_logic := '0';
21     signal CLK : std_logic := '0';
22     signal CE : std_logic := '1';
23     signal RST : std_logic := '0';
24
25     --Outputs
26     signal Y : std_logic;
27
28     signal test_vector : STD_LOGIC_VECTOR (0 to 20) := "100110011110110010101";
29
30     -- Clock period definitions
31     constant CLK_period : time := 25 ns;
32
33 BEGIN
34     -- Instantiate the Unit Under Test (UUT)
35     uut: lab4_moore PORT MAP (
36         X => X,
37         Y => Y,
38         CLK => CLK,
39         CE => CE,
40         RST => RST
41     );
42
43     -- Clock process definitions
44     CLK_process : process
45     begin
46         CLK <= '0';
47         wait for CLK_period/2;
48         CLK <= '1';
49         wait for CLK_period/2;
50     end process;

```


```

51
52
53 -- Stimulus process
54 stim_proc: process
55 begin
56     wait for 2.5 ns;
57     for i in 0 to 20 loop
58         X <= test_vector(i);
59         wait for CLK_period;
60     end loop;
61     wait;
62 end process;
63 END;

```

Listing 2: Testbench dla automatu Moore


Sekwencja dla której testowaliśmy to *100 110011 110 110010 101*. Zgodnie z oczekiwaniami, po pierwszym bicie automat przechodzi do stanu B, następnie kolejne dwa bity powodują powrót i pozostanie w stanie A. Następne 6 bitów to prawidłowa sekwencja, która powoduje przejście przez wszystkie stany i zasygnalizowanie wykrycia poprawnej sekwencji. Ostatnim bitem poprawnej sekwencji jest bit 1, który powoduje przejście do stanu B, kolejna 1 do stanu C, 0 do D. Następnym wprowadzonym bitem jest 1, co skutkuje powrotem do stanu B. Jest to równocześnie pierwszy bit sekwencji różniącej się od poprawnej sekwencji tylko ostatnim bitem. Jej wprowadzenie nie spowodowało zasygnalizowania wykrycia poprawnej sekwencji, co oznacza, że zaprojektowany przez nas automat działa prawidłowo. Jej ostatnim bitem jest 0, które powoduje powrót do stanu A. Ostatnie 3 bity to losowe bity, które ostatecznie doprowadziły do stanu B.



Rysunek 2: Wynik symulacji behawioralnej automatu Moore

## 3 Detektor sekwencji w wersji Mealy

### 3.1 Graf automatu



Rysunek 3: Graf detektora sekwencji jako automat mealy

### 3.2 Plik VHDL

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 library UNISIM;
5 use UNISIM.VComponents.all;
6
7 entity lab4_mealy is
8     Port ( X : in  STD_LOGIC;
9           Y : out  STD_LOGIC;
10          CLK : in  STD_LOGIC;
11          CE : in  STD_LOGIC;
12          RST : in  STD_LOGIC);
13 end lab4_mealy;
14
15 architecture Behavioral of lab4_mealy is
16
17     type state_type is (A, B, C, D, E, F);
18     signal state, next_state : state_type;
19
20 begin
21     process1 : process(CLK)
22     begin
23         if rising_edge (CLK) then
24             if RST = '1' then
25                 state <= A;
26             else
27                 state <= next_state;
28             end if;
29         end if;
30     end process process1;
31
32     process2 : process (state, X , CE)
```

```

33 begin
34     next_state <= state;
35     if CE = '1' then
36         case state is
37
38             when A =>
39                 if X = '1' then
40                     next_state <= B;
41                 end if;
42
43             when B =>
44                 if X = '1' then
45                     next_state <= C;
46                 else
47                     next_state <= A;
48                 end if;
49
50             when C =>
51                 if X = '0' then
52                     next_state <= D;
53                 end if;
54
55             when D =>
56                 if X = '0' then
57                     next_state <= E;
58                 else
59                     next_state <= B;
60                 end if;
61
62             when E =>
63                 if X = '1' then
64                     next_state <= F;
65                 else
66                     next_state <= A;
67                 end if;
68
69             when F =>
70                 if X = '1' then
71                     next_state <= C;
72                 else
73                     next_state <= A;
74                 end if;
75         end case;
76     end if;
77 end process process2;
78
79 Y <= '1' when state = F and X = '1' else '0';
80 end Behavioral;

```

Listing 3: Implementacja detektora sekwencji 110011 jako automat Mealy

### 3.3 Testbench

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY mealy_test IS
5  END mealy_test;
6
7  ARCHITECTURE behavior OF mealy_test IS
8
9      COMPONENT lab4_mealy
10     PORT(
11         X : IN  std_logic;
12         Y : OUT std_logic;
13         CLK : IN  std_logic;
14         CE : IN  std_logic;
15         RST : IN  std_logic
16     );
17     END COMPONENT;

```


```

18
19
20 --Inputs
21 signal X : std_logic := '0';
22 signal CLK : std_logic := '0';
23 signal CE : std_logic := '1';
24 signal RST : std_logic := '0';
25
26 --Outputs
27 signal Y : std_logic;
28
29 signal test_vector : STD_LOGIC_VECTOR (0 to 20) := "100110011110110010101";
30
31 -- Clock period definitions
32 constant CLK_period : time := 25 ns;
33
34 BEGIN
35 -- Instantiate the Unit Under Test (UUT)
36 uut: lab4_mealy PORT MAP (
37     X => X,
38     Y => Y,
39     CLK => CLK,
40     CE => CE,
41     RST => RST
42 );
43
44 -- Clock process definitions
45 CLK_process :process
46 begin
47     CLK <= '0';
48     wait for CLK_period/2;
49     CLK <= '1';
50     wait for CLK_period/2;
51 end process;
52
53 -- Stimulus process
54 stim_proc: process
55 begin
56     wait for 2.5 ns;
57     for i in 0 to 20 loop
58         X <= test_vector(i);
59         wait for CLK_period;
60     end loop;
61     wait;
62 end process;
63 END;

```

Listing 4: Testbench dla automatu Mealy


Automat Mealy'ego był testowany za pomocą tej samej sekwencji co automat Moore'a. Wykrycie poprawnej sekwencji nastąpiło w nim szybciej niż w automacie Moore'a, już w momencie wejścia w stan F, a nie dopiero po wyjściu z niego jak w automacie Moore'a. Wynika to z ogólnej specyfiki automatów Mealy'ego. Warto zauważyć, że gdy wykryto poprawną sekwencję sygnał  $Y=1$  utrzymywał się przez pełny cykl zegarowy. W dalszej części symulacji po trzech kolejnych losowych bitach, wprowadzona została sekwencji z zanegowanym ostatnim bitem. Poskutkowało to przejście przez wszystkie stany zgodnie z kolejnością i zmianą stanu wyjścia  $Y$  na 1 już w momencie wejścia w stan F. Stan  $Y=1$  nie utrzymywał się jednak przez pełen cykl zegarowy, tylko do momentu zmiany sygnału wejściowego  $X$ . Dzięki temu, mimo chwilowego pojawienia się stanu 1 na wyjściu  $Y$ , przejście które nastąpiło po wyzwoleniu zboczem zegarowym, było prawidłowe.



Rysunek 4: Wynik symulacji behawioralnej automatu Mealy

## 4 Projekt hierarchiczny

Kolejnym zadaniem było zaimplementowanie sterowania wprowadzaną sekwencją za pomocą bloku RotaryEnc i wykrywanie jej za pomocą wygenerowanego na podstawie poprzednich zadań bloku wykrywacza sekwencji. Przekręcenie pokrętki w prawo powodowało podanie na wejście X wartości 1, natomiast obrót w prawo 0. Po wgraniu programu na płytkę, wszystko działało zgodnie z założeniami zadania.



Rysunek 5: Schemat projektu hierarchicznego

## 5 Przypisanie wejść i wyjść

```

1 # Clocks
2 NET "CLK" LOC = "P5" | BUFG = CLK;
3 NET "CLK" PERIOD = 500ns HIGH 50%;
4
5 # Keys
6 #NET "CE" LOC = "P42";
7 #NET "X" LOC = "P40";
8 NET "RST" LOC = "P39";
9
10 # LEDs
11 NET "Y" LOC = "P35";
12
13 # Rotary encoder
14 NET "ROT_A" LOC = "P36";
15 NET "ROT_B" LOC = "P24";

```

Listing 5: Plik .ucf



## 6 Wnioski

Oba automaty zostały zaprojektowane prawidłowo i działały zgodnie z założeniami zadania. Zadanie pozwoliło na zaobserwowanie praktycznych różnic w działaniu między automatem Mealy’ego i Moore’a, takich jak szybkość działania. Zgodnie z oczekiwaniami automat Moore’a miał jeden dodatkowy stan, który automat osiągał wyłącznie w sytuacji wykrycia prawidłowej sekwencji. W przypadku automatu Mealy’ego, ze względu na to, że wyjście zależy od stanu oraz aktualnej wartości wejściowej, liczba stanów była o 1 mniejsza. Z tego względu w przypadku automatu Mealy’ego może dojść do sytuacji, która była widoczna w symulacji behawioralnej wykrywacza sekwencji w tej wersji. Warto zauważyć, że sygnał na wyjściu po błędnym zasygnalizowaniu wykrycia sekwencji trwał znacznie krócej niż w przypadku poprawnego wykrycia sekwencji i zmienił się wraz ze zmianą wartości na wejściu. Niemniej jednak warto mieć na uwadze możliwość wystąpienia takich przekłamań w przypadku projektowania wykrywacza w oparciu o automat Mealy’ego.