Urządzenia Cyfrowe i Systemy Wbudowane Detektor sekwencji 110011

Jędrzej Stasik, Kamil Szadkowski


4.01.2024 r.

1 Zadanie

Zaprojektować detektor sekwencji 110011 jako automat w wersji Moore oraz Mealy. Dla obu automatów należy przeprowadzić symulację behawioralną wczytując odpowiednią 21-elementową sekwencję $(***abcdef****abcde\neg f***)$, zmiana wejścia X ma nastapić 10 nanosekund przed zboczem narastającym zegara. Dodatkowym zadaniem było stworzenie projektu hierarchicznego łączącego w sobie wcześniej stworzony detektor sekwencji w wersji Moore oraz gotowy komponent RotaryEnc.

2 Detektor sekwencji w wersji Moore

2.1 Graf automatu



Rysunek 1: Graf detektora sekwencji jako automat moore

2.2 Plik VHDL

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
entity lab4_moore is
Port ( X : in STD_LOGIC;
Y : out STD_LOGIC;
               CLK : in STD_LOGIC;
CE : in STD_LOGIC;
               RST : in STD_LOGIC);
10 end lab4_moore;
12 architecture Behavioral of lab4_moore is
type state_type is (A, B, C, D, E, F, G);
signal state, next_state : state_type;
17 begin
    process1 : process(CLK)
18
    begin
19
     if rising_edge(CLK) then
  if RST = '1' then
20
21
          state <= A;
22
23
        else
24
         state <= next_state;
        end if;
25
      end if;
26
27
    end process process1;
28
29
     process2 : process (state, X , CE)
30
     begin
     next_state <= state;</pre>
31
      if CE = '1' then
32
         case state is
33
34
           when A =>
            if X = '1' then
36
               next_state <= B;</pre>
37
38
             end if;
39
           when B =>
40
             if X = '1' then
41
               next_state <= C;</pre>
42
43
              else
               next_state <= A;</pre>
44
             end if;
45
46
           when C =>
47
            if X = '0' then
48
               next_state <= D;</pre>
49
             else
50
51
               next_state <= C;</pre>
             end if;
52
53
           when D =>
54
            if X = '0' then
55
               next_state <= E;</pre>
56
57
               next_state <= B;</pre>
58
59
             end if;
60
61
           when E =>
             if X = '1' then
62
               next_state <= F;</pre>
63
64
             else
               next_state <= A;</pre>
65
             end if;
66
67
            when F =>
68
             if X = '1' then
69
               next_state <= G;</pre>
71
            else
```

```
next_state <= A;</pre>
72
73
             end if;
74
           When G =>
75
             if X = '1' then
76
               next_state <= B;</pre>
77
              else
78
79
               next_state <= A;</pre>
              end if:
80
81
        end case;
      end if;
82
    end process process2;
83
   Y <= '1' when state = G else '0';
85
86 end Behavioral;
```

Listing 1: Implementacja detektora sekwencji 110011 jako automat Moore


2.3 Testbench

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.ALL;
4 ENTITY moore_test IS
5 END moore_test;
7 ARCHITECTURE behavior OF moore_test IS
      COMPONENT lab4_moore
9
10
      PORT (
           X : IN std_logic;
Y : OUT std_logic;
CLK : IN std_logic;
11
12
13
           CE : IN std_logic;
RST : IN std_logic
14
1.5
           );
     END COMPONENT;
17
18
19
     --Inputs
     signal X : std_logic := '0';
20
      signal CLK : std_logic := '0';
21
      signal CE : std_logic := '1';
22
     signal RST : std_logic := '0';
23
24
     --Outputs
25
     signal Y : std_logic;
26
27
     signal test_vector : STD_LOGIC_VECTOR (0 to 20) := "1001100111101100101011";
28
29
     -- Clock period definitions
30
     constant CLK_period : time := 25 ns;
31
32
33 BEGIN
    -- Instantiate the Unit Under Test (UUT)
34
     uut: lab4_moore PORT MAP (
35
             X => X
36
             Y => Y,
37
             CLK => CLK,
38
             CE => CE,
39
             RST => RST
40
          );
41
42
     -- Clock process definitions
43
     CLK_process : process
44
45
     begin
      CLK <= '0';
46
      wait for CLK_period/2;
47
48
     CLK <= '1';
      wait for CLK_period/2;
49
   end process;
50
```

```
51
52
      -- Stimulus process
      stim_proc: process
54
55
      begin
       wait for 2.5 ns;
56
       for i in 0 to 20 loop
57
58
         X <= test_vector(i);</pre>
         wait for CLK_period;
60
       end loop;
         wait;
61
      end process;
62
63 END;
```

Listing 2: Testbench dla automatu Moore


Sekwencja dla której testowaliśmy to 100 110011 110 110010 101. Zgodnie z oczekiwaniami, po pierwszym bicie automat przechodzi do stanu B, następnie kolejne dwa bity powodują powrót i pozostanie w stanie A. Następne 6 bitów to prawidłowa sekwencja, która powoduje przejście przez wszystkie stany i zasygnalizowanie wykrycia poprawnej sekwencji. Ostatnim bitem poprawnej sekwencji jest bit 1, który powoduje przejście do stanu B, kolejna 1 do stanu C, 0 do D. Następnym wprowadzonym bitem jest 1, co skutkuje powrotem do stanu B. Jest to równocześnie pierwszy bit sekwencji różniącej się od poprawnej sekwencji tylko ostatnim bitem. Jej wprowadzenie nie spowodowało zasygnalizowania wykrycia poprawnej sekwencji, co oznacza, że zaprojektowany przez nas automat działa prawidłowo. Jej ostatnim bitem jest 0, które powoduje powrót do stanu A. Ostatnie 3 bity to losowe bity, które ostatecznie doprowadziły do stanu B.



Rysunek 2: Wynik symulacji behawioralnej automatu Moore

3 Detektor sekwencji w wersji Mealy

3.1 Graf automatu



Rysunek 3: Graf detektora sekwencji jako automat mealy

3.2 Plik VHDL

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 library UNISIM;
5 use UNISIM.VComponents.all;
  entity lab4_mealy is
      Port ( X : in STD_LOGIC;
Y : out STD_LOGIC;
              CLK : in STD_LOGIC;
10
              CE : in STD_LOGIC;
12
              RST : in STD_LOGIC);
13
  end lab4_mealy;
14
architecture Behavioral of lab4_mealy is
type state_type is (A, B, C, D, E, F);
signal state, next_state : state_type;
19
20 begin
    process1 : process(CLK)
21
22
    begin
      if rising_edge (CLK) then
23
        if RST = '1' then
state <= A;
24
         else
26
27
          state <= next_state;</pre>
         end if;
28
      end if;
29
    end process process1;
31
    process2 : process (state, X , CE)
```

```
33 begin
       next_state <= state;
if CE = '1' then</pre>
34
35
        case state is
36
37
           when A =>
38
             if X = '1' then
39
40
               next_state <= B;</pre>
41
              end if;
42
            when B =>
43
             if X = '1' then
44
                next_state <= C;</pre>
              else
46
                next_state <= A;</pre>
47
              end if;
48
49
           when C =>
50
             if X = '0' then
51
               next_state <= D;</pre>
52
53
              end if;
54
55
           when D =>
             if X = '0' then
56
                next_state <= E;</pre>
57
58
              else
59
                next_state <= B;</pre>
              end if;
60
61
           when E =>
62
             if X = '1' then
63
                next_state <= F;</pre>
64
              else
65
66
                next_state <= A;</pre>
67
             end if;
68
69
           when F =>
             if X = '1' then
70
                next_state <= C;</pre>
71
72
                next_state <= A;</pre>
73
74
              end if;
        end case;
75
      end if;
76
77
    end process process2;
78
    Y <= '1' when state = F and X = '1' else '0';
79
80 end Behavioral;
```

Listing 3: Implementacja detektora sekwencji 110011 jako automat Mealy

3.3 Testbench

```
1 LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
4 ENTITY mealy_test IS
5 END mealy_test;
^7 ARCHITECTURE behavior OF mealy_test IS
      COMPONENT lab4_mealy
9
10
          X : IN std_logic;
11
          Y : OUT std_logic;
CLK : IN std_logic;
12
13
           CE : IN std_logic;
14
           RST : IN std_logic
15
          );
16
    END COMPONENT;
17
```

```
18
19
      --Inputs
20
     signal X : std_logic := '0';
21
      signal CLK : std_logic := '0';
22
      signal CE : std_logic := '1';
23
     signal RST : std_logic := '0';
24
25
     --Outputs
26
    signal Y : std_logic;
27
28
    signal test_vector : STD_LOGIC_VECTOR (0 to 20) := "100110011110110010101";
29
30
      -- Clock period definitions
31
     constant CLK_period : time := 25 ns;
32
33
34 BEGIN
    -- Instantiate the Unit Under Test (UUT)
35
      uut: lab4_mealy PORT MAP (
36
             X => X,
Y => Y,
37
38
             CLK => CLK,
39
40
             CE => CE,
             RST => RST
41
           );
42
43
      -- Clock process definitions
44
     CLK_process : process
45
46
     begin
      CLK <= '0';
47
      wait for CLK_period/2;
48
      CLK <= '1';
49
      wait for CLK_period/2;
50
51
      end process;
52
      -- Stimulus process
53
      stim_proc: process
54
55
     begin
      wait for 2.5 ns;
56
57
      for i in 0 to 20 loop
        X <= test_vector(i);</pre>
58
59
        wait for CLK_period;
60
      end loop;
        wait:
61
    end process;
63 END;
```

Listing 4: Testbench dla automatu Mealy


Automat Mealy'ego był testowany za pomocą tej samej sekwencji co automat Moore'a. Wykrycie poprawnej sekwencji nastąpiło w nim szybciej niż w automacie Moore'a, już w momencie wejścia w stan F, a nie dopiero po wyjściu z niego jak w automacie Moore'a. Wynika to z ogólnej specyfiki automatów Mealy'ego. Warto zauważyć, że gdy wykryto poprawną sekwencję sygnał Y=1 utrzymywał się przez pełny cykl zegarowy. W dalszej części symulacji po trzech kolejnych losowych bitach, wprowadzona została sekwencji z zanegowanym ostatnim bitem. Poskutkowało to przejście przez wszystkie stany zgodnie z kolejnością i zmianą stanu wyjścia Y na 1 już w momencie wejścia w stan F. Stan Y=1 nie utrzymywał się jednak przez pełen cykl zegarowy, tylko do momentu zmiany sygnału wejściowego X. Dzięki temu, mimo chwilowego pojawienia się stanu 1 na wyjściu Y, przejście które nastąpiło po wyzwoleniu zboczem zegarowym, było prawidłowe.



Rysunek 4: Wynik symulacji behawioralnej automatu Mealy

4 Projekt hierarchiczny

Kolejnym zadaniem było zaimplementowanie sterowania wprowadzaną sekwencją za pomocą bloku RotaryEnc i wykrywanie jej za pomocą wygenerowanego na podstawie poprzednich zadań bloku wykrywacza sekwencji. Przekręcenie pokrętła w prawo powodowało podanie na wejście X wartości 1, natomiast obrót w prawo 0. Po wgraniu programu na płytkę, wszystko działało zgodnie z założeniami zadania.



Rysunek 5: Schemat projektu hierarchicznego

5 Przypisanie wejść i wyjsć

```
# Clocks
NET "CLK" LOC = "P5" | BUFG = CLK;
NET "CLK" PERIOD = 500ns HIGH 50%;

# Keys
# WEY
# WET "CE" LOC = "P42";
# NET "X" LOC = "P40";
NET "RST" LOC = "P39";

# LEDS
NET "Y" LOC = "P35";

# Rotary encoder
NET "ROT_A" LOC = "P36";
NET "ROT_B" LOC = "P24";
```

Listing 5: Plik .ucf

6 Wnioski

Oba automaty zostały zaprojektowane prawidłowo i działały zgodnie z założeniami zadania. Zadanie pozwoliło na zaobserwowanie praktycznych różnic w działaniu między automatem Mealy'ego i Moore'a, takich jak szybkość działania. Zgodnie z oczekiwaniami automat Moore'a miał jeden dodatkowy stan, który automat osiągał wyłącznie w sytuacji wykrycia prawidłowej sekwencji. W przypadku automatu Mealy'ego, ze względu na to, że wyjście zależy od stanu oraz aktualnej wartości wejściowej, liczba stanów była o 1 mniejsza. Z tego względu w przypadku automatu Mealy'ego może dojść do sytuacji, która była widoczna w symulacji behawioralnej wykrywacza sekwencji w tej wersji. Warto zauważyć, że sygnał na wyjściu po błędnym zasygnalizowaniu wykrycia sekwencji trwał znacznie krócej niż w przypadku poprawnego wykrycia sekwencji i zmienił się wraz ze zmianą wartości na wejściu. Niemniej jednak warto mieć na uwadze możliwość wystąpienia takich przekłamań w przypadku projektowania wykrywacza w oparciu o automat Mealy'ego.