# Układy cyfrowe i systemy wbudowane

Laboratorium 6 -moduły PS2\_Kbd oraz RS232\_Tx
sprawozdanie

Prowadzący: dr inż. Jarosław Sugier

# 1.Treść zadań laboratoryjnych i ich realizacja.

# 1.1. Zadania laboratoryjne

W ramach zajęć laboratoryjnych mieliśmy dostosować stworzony na poprzednich zajęciach zamek szyfrowy otwierany 4-literowym kodem "KKJK" (inicjały członków grupy), tak aby współpracował z modułami PS2\_Kbd oraz RS232\_Tx. W ramach zadania dodatkowego, mieliśmy stworzyć 4-bitowy licznik otwarć zamka.

# 1.2.Obsługa PS2\_Kbd

Przejście z obsługi klawiatury PS2\_Rx na PS2\_Kbd nie było skomplikowane – PS2\_Kbd działa w sposób bardziej intuicyjny – zamiast odbierać 3 znaki, odbieramy jeden i czekamy na przejście sygnału F0 w stan 0, która sygnalizuje puszczenie guzika. Korzystanie z takiego układu pozwala na znaczące uproszczenie maszyny stanów w stosunku do wersji z poprzedniego ćwiczenia.

## 1.3.Maszyna stanów

Do opisania układu stworzyliśmy następujące stany: z0, z1, z2, z3, z4. Stan z0 to stan początkowy – użytkownik nie wprowadził jeszcze żadnego poprawnego znaku. Pozostałe stany oznaczają kolejne wczytane znaki.

W związku ze specyfiką działania modułu PS2\_Kbd zmiany stanów zachodzą tylko wtedy, kiedy sygnał DO\_Rdy = '1' oraz F0 = '0'.

Kod odpowiadający za aktualizowanie stanów nie zmienił się w stosunku do poprzedniego ćwiczenia. Zaktualizowany został tylko kod odpowiadający za logikę przejść między stanami.


```
55
       stateLogic : process(state, DO, FO, DO Rdy)
 56
       begin
          next state <= state; -- by default
 57
         if DO rdy = '1' and F0 = '0' then
 58
 59
             case state is
                when z0 =>
 60
 61
                   if DO = K then
                      next_state <= z1;
 62
                   end if;
 63
                when zl =>
 64
                   if DO = K then
 65
                      next_state <= z2;
 66
 67
 68
                      next state <= z0;
                   end if;
 69
 70
                when z2 =>
                   if DO = J then
 71
 72
                      next state <= z3;
                   elsif DO = K then
 73
                      next state <= z2;
 74
 75
                   else
 76
                     next state <= z0;
 77
                   end if;
                when z3 =>
 78
 79
                   if DO = K then
                      next_state <= z4;
 80
 81
 82
                      next_state <= z0;
 83
                   end if;
 84
                when z4 =>
                   if DO = K then
 85
 86
                      next_state <= z1;
                   else
 87
 88
                      next state <= z0;
                   end if;
 89
             end case;
 90
         end if;
 91
      end process stateLogic;
 92
 93
 94 Y<= '1' when state = z4 else '0';
95
```

Testowanie odbywało się z wykorzystaniem sekwencji: \*\*\*KKJK\*\*\*KKKJKJK\*\*\* gdzie \* to dowolny symbol nie będący częścią sekwencji otwierającej zamek. Do wszystkich zadań wykonanych w ramach omawianych zajęć wykorzystany został ten sam testbench. Input2 to tablica zawierająca kolejne znaki sekwencji.

```
106
107
        -- Stimulus process
108
        stim proc: process
109
           begin
110
           for i in 19 downto 0 loop
111
              FO <= '0';
112
113
              DO <= input2(i);
114
              DO Rdy <= '1';
              wait for CLK period;
115
116
              DO rdy <= '0';
117
              wait for 3*CLK period;
118
119
              F0 <= '1';
120
              DO rdy <= '1';
121
122
              wait for CLK period;
123
              DO rdy <= '0';
124
              wait for 7*CLK period;
125
126
127
128
           end loop;
129
           wait;
            -- insert stimulus here
130
131
132
           wait:
133
         end process;
```

Dla zadania pierwszego wykonaliśmy symulację behawioralną (w celu zaprezentowania przejść między stanami) oraz symulację post-route. Zaprezentowane wyniki są analogiczne do tych z poprzedniego laboratorium: zamek otwiera się w oczekiwanych momentach.

#### Wyniki symulacji behawioralnej:



### Wyniki symulacji post-route:




## 1.4.0bsługa RS232\_Tx i zmiany w maszynie stanów.

Układ RS232\_Tx to moduł, który obsługuje nadawanie bajtów do portu RS232. W normalnych warunkach, do tego portu podłączony zostałby wyświetlacz. W celu wysłania bajtu danych, należy go podać do układu RS232\_Tx na wejście TxDI.

Podczas laboratorium za zadanie mieliśmy stworzyć dodatkowy, jednotaktowy stan, podczas którego na port RS232 wysłany zostałby bajt 'O'. Bajt 'O' miał być wysyłany po wprowadzeniu ostatniej poprawnej litery do otwarcia zamku. Realizując zadanie rozbiliśmy wcześniej istniejący stan '4' na stany '4A' i '4B'. Stan '4A' to stan jednotaktowy, a stan '4B', to dawny stan '4' – końcowy stan maszyny, po otwarciu zamka. Za ustawienie TxDi odpowiada proces setTxDi. W kodzie można też zauważyć elsif state = 'z4A', które nigdy nie zostanie wywołane. Ten fragment kodu nie jest jednak błędem, ponieważ w języku VHDL instrukcja case musi opisywać wszystkie opcje, musieliśmy więc dokonać sprawdzenia dla stanu 'z4A' lub skorzystać z instruckji 'others'

```
81
                 when z3 =>
                   if DO = K then
 82
 83
                       next state <= z4A;</pre>
84
                    else
85
                      next state <= z0;
86
                   end if;
                when z4A =>
 87
                   next state <= z4B;
 88
 89
                 when z4B =>
                   if DO = K then
 90
                      next state <= zl;</pre>
 91
                   else
 92
 93
                      next state <= z0;
 94
                    end if;
 95
             end case;
         elsif state = z4A then
96
             next state <= z4B;
97
          end if:
98
99
       end process stateLogic;
100
       setTxDi : process(state)
101
       begin
102
103
          if state = z4A then
104
              TxDi <= "010011111";
          else
105
             TxDi <= "00000000";
106
         end if;
107
      end process setTxDi;
108
```

Fragment symulacji post-route prezentujący jednotaktowy sygnał:




## 1.5.Licznik otwarć

Polecenie nie precyzowało rodzaju licznika, zdecydowaliśmy się na licznik modulo 8. Tmp to zmienna 4-bitowa typu unsigned. Schemat licznika bazowaliśmy na slajdach z wykładu. Podczas zajęć nie udało nam się dokończyć tego zadania. Po zajęciach znaleźliśmy błąd – zmienna odpowiadająca za licznik była niezainicjalizowana.

```
counter : process ( Clk, state)
111
        begin
112
113
           if rising edge (Clk) and state = z4A then
              if tmp = "1011" then
114
              tmp <= "0000";
115
116
              else
              tmp <= tmp + 1;
117
              end if;
118
119
           end if;
120
        end process counter;
121
    Y<= '1' when state = z4B else '0';
122
    TxStart <= '1' when state = z4A else '0';
     Q<= STD_LOGIC_VECTOR(tmp);
124
125
```

Wyniki symulacji post-route:



## 2.Podsumowanie

Układ PS2\_Kbd jest dużo bardziej intuicyjny w obsłudze niż PS2\_Rx. Korzystanie z niego pozwala na duże uproszczenie logiki programu. Praca z układem RS232\_Tx również okazała się nieskomplikowana.