# Generator sygnału 1 kHz

Raport Techniczny

Szymon Januszek, szymon\_j@tutanota.com Kwiecień 2023

#### Streszczenie

Głównym celem poniższej konstrukcji jest otrzymanie sygnału możliwie najwyższej jakości, zdefiniowanych w założeniach konkursowych, tzn. dokładność częstotliwości, stopień zniekształceń harmonicznych oraz dokładność amplitudy sygnału.

# Spis treści

1	Bezpośrednia synteza cyfrowa													
	1.1 Mikrokontroler	3												
	1.2 Przetwornik Cyfrowo-Analogowy	3												
	1.3 Analiza sygnału wyjściowego													
2	2 Kształtowanie													
3	Kontrola Amplitudy													
	3.1 Pomiar amplitudy	5												
	3.2 Element sprzęgający													
	3.3 Źródło odniesienia													
	3.4 Dostrajanie	6												
4	Oprogramowanie	7												
	4.1 Kod źródłowy	8												
5	Eksperymenty	9												

## 1 Bezpośrednia synteza cyfrowa


Aby wygenerować maksymalnie stabilny i dokładny względem częstotliwości sygnał, zdecydowałem się na wykorzystanie techniki Bezpośredniej Syntezy Cyfrowej, gdzie mikroprocesor wraz z układem Przetwornika Cyfrowo-Analogowego (DAC) generuje sygnał zbliżony do sygnału oczekiwanego. Umożliwia to zastosowanie wysokiej jakości generatora kwarcowego, jako głównego źródła odniesienia, o precyzji rzędu 50ppm¹, w całym zakresie temperatur. Oznacza to, iż częstotliwość uzyskanego sygnału nie będzie odbiegać o więcej niż ±50 mHz od wartości oczekiwanej.

#### 1.1 Mikrokontroler

Jako główny mikrokontroler wybrany został układ AVR32DA28[2] należący do rodziny 8-bitowych układów AVR. W porównaniu ze starszymi generacjami, producent dopuszcza pracę układu przy częstotliwościach przekraczających 8 MHz z napięciem 3 V. Jednocześnie dokonana została unifikacja modelu pamięci, co okaże być się przydatne przy pisaniu oprogramowania(4).

#### 1.2 Przetwornik Cyfrowo-Analogowy

Do implementacji przetwornika zrealizowany został układ drabinki R-2R (Rys.1). Umożliwiając łatwą zmianę wartości liczbowej, przedstawionej jako liczba binarna na pinach mikrokontrolera, na ułamek napięcia zasilania.



Rysunek 1: Schemat drabiny R-2R [1]

Napięcie na węźle wyjściowym przetwornika można opisać w następujący sposób:

$$V_{out} = V_{ref} \times \frac{a_0 \times 2^0 + a_1 \times 2^1 + a_2 \times 2^2 + \dots + a_{N-1} \times 2^{N-1}}{2^N}$$

Jak widać, przy N=8, przetwornik ten pozwala na uzyskanie 256 różnych wartości. Dla  $V_{ref}=3\,\rm V$ , oznacza to, iż różnica pomiędzy dwoma dowolnymi stopniami wynosi ok. 11.72 mV.

Co ciekawe, okazuje się, iż impedancja wyjściowa takiego układu jest stała dla każdego poziomu  $^2$ .


<sup>&</sup>lt;sup>1</sup>Części na milion

<sup>&</sup>lt;sup>2</sup>Wynika to z Twierdzenie Thévenina, zakładającego zerową impedancję źródła oraz mikrokontrolera. W rzeczywistości ich wartości są znacznie mniejsze od wartości R.

Aby zachować użyteczność najniższych bitów, precyzja wykorzystanych rezystorów musi być lepsza niż  $\frac{1}{2^N} \times 100\% \approx 0.3\%$ . Na szczęście, w sprzedaży dostępne są rezystory przeznaczone do montażu powierzchniowego o precyzji 0.1%.

#### 1.3 Analiza sygnału wyjściowego

Sygnał generowany w ten sposób nie opowiada jednak perfekcyjnej sinusoidzie (Rys. 2). Obecne jest tzw. zniekształcenie kwantyzacji, wynikające z faktu, iż sygnał złożony jest z serii dyskretnych wartości. Jednak jeśli dokładnie przyjrzymy się różnicy pomiędzy naszym sygnałem a idealnej sinusoidzie, to okaże się, że amplituda takiego sygnału jest nie wielka ( $\Delta V \leqslant \frac{V_{ref}}{2^N}$ ), a także składa się on z częstotliwości wielokrotnie większych niż częstotliwość fundamentalna generowanego sygnału.



Rysunek 2: Przebieg sinusoidy generowanej przy pomocy przetwornika R-2R.

Możemy uznać, iż dobrym przybliżeniem takiego sygnału będzie suma sinusoidy o amplitudzie równej połowie napięcia zasilania  $V_{ref}$  i o częstotliwości  $f_0$  oraz sygnału prostokątnego o częstotliwości  $f_0 \times N_{smpl}$  i amplitudzie  $0.5 \times \frac{V_{ref}}{2N}$ , gdzie  $N_{smpl}$  oznacza ilość dyskretnych zmian napięcia w czasie jednego okresu.


Widzimy więc że że częstotliwość już częstotliwość drugiej składowej jest  $N_{smpl}$  - krotnie większa, a jej amplituda  $2^{N-2}\pi$ -krotnie mniejsza w porównaniu ze składową fundamentalną. Oznacza to, iż przy zastosowaniu filtru dolnoprzepustowego niskiego stopnia, możliwe jest efektywne usunięcie składowych wyższej częstotliwości.

#### 2 Kształtowanie

Mimo wszystko należy usunąć składowe wyższej częstotliwości. Funkcje tą realizuje kondensator C2 (Rys. 3).

Dodatkowo, rzeczywiste wzmacniacze operacyjne nie są wstanie generować sygnałów bardzo bliskich  $< 300\,\mathrm{mV}$  szyn zasilania. Tłumienia tego dokonują C1, R1, R2,

zachowując wartość środkowa na poziomie 1.5 V



Rysunek 3: Schemat filtru

## 3 Kontrola Amplitudy

Ostatnią zmienną którą należy rozpatrzyć jest amplituda sygnału wyjściowego. Na tym etapie amplituda sygnału jest większa od oczekiwanej wartości 0.5 V. Potrzebna jest więc metoda dokładnego tłumienia, nie wprowadzająca dodatkowych zniekształceń i zakłócenia.


Rozwiązanie oparte o nawet precyzyjny potencjometr pozostaje jednak wrażliwe na takie zmienne jak napięcie zasilania, czy też dryft parametrów elementów związany ze zmianą temperatury.

Tak więc, niezbędny jest układ aktywnie korygujący amplitudę sygnału. Cyfrowa implementacja takiego rozwiązania nie wchodzi w gre, ponieważ przetwornik DAC nie posiada wystarczającej głębokości bitowej. Stąd też, proponuję rozwiązanie w pełni analogowe.

Przy użyciu wzmacniaczy operacyjnych możemy uzyskać pętle sprzężenia zwrotnego, korygującą amplitude sygnału względem stałego napięcia odniesienia. Do realizacji tego rozwiązania potrzebujemy następujących elementów.

## 3.1 Pomiar amplitudy

Konieczny jest pomiar amplitudy sygnału wyjściowego. To tego celu służy tzw. Detektor szczytowy (Rys. 4).



Rysunek 4: Przykładowy schemat połówkowego detektora szczytowego

## 3.2 Element sprzęgający

Wymagany jest układ umożliwiający tłumienie sygnału zmiennego względem sygnału sterującego:

$$V_{wyj} \propto \frac{V_{wej}}{V_{ster}} \tag{1}$$

Fizyczna implementacja takiego układu okazuje się być niebanalna. Możliwy jest układ realizujący operacje mnożenia wartości sygnałów. Jego realizacja jednak jest wysoce złożona i wymaga relatywnie dużo części, ponieważ w jego skład wchodzą układy wyznaczające logarytm naturalny obu wartości, dodające te wartości do siebie, a na koniec wyznaczające funkcje wykładniczą  $e^x$  tej sumy.

Alternatywna metoda wykorzystuje element zmieniający swój opór elektryczny względem jakiegoś innego czynnika. Przykładem historycznej realizacji takiego układu jest zastosowanie niewielkiej łapmy żarowej, której opór włókna jest wprost proporcjonalny do jego temperatury.

Istnieje jednak znacznie prostsze i wydajniejsze rozwiązanie.

Popularnym elementem o zmiennym oporze jest fotorezystor. W przeciwieństwie do innych elementów światłoczułych, przy stałym natężeniu światła, zachowuje się on jak faktyczny rezystor, tzn. prąd przepływający jest wprost proporcjonalny do napięcia i odwrotnie do jego oporu  $I \propto \frac{V}{R_{\phi}}$ .

Tak więc, jeśli zamknie się fotorezystor w obudowie światłoszczelnej wraz z diodą LED, uzyskamy układ o zmiennym oporze elektrycznym, kontrolowany przez prąd diody<sup>3</sup>.

$$R \propto \frac{1}{I_{Led}}$$
 (2)

Umożliwia to łatwa implementacje układu sprzężenia (Eq. 1).

Co prawda powyższy model ignoruje fakt, iż tak na prawdę opór fotorezystora zależny jest wykładniczo od natężenia padającego światła  $R = \left(\frac{1}{\phi}\right)^A$ . Nie stanowi jednak to dużego problemu ponieważ układ ten znajduje się w pętli sprzężenia zwrotnego.

$$R \propto \frac{1}{(I_{Led})^A} \tag{3}$$

#### 3.3 Źródło odniesienia

W tym momęcie potrzebne jest jedynie stabilne oraz dostrajalne źródło napięcia odniesienia. Do tego celu z zupełności wystarczy układ LM4041 wraz z precyzyjnym potencjometrem.

## 3.4 Dostrajanie

Szczególnie trudnym okazało się zapewnienie stabilnej pracy układu. Wartości elementów w pętli kompensacji zostały w większości dobrane empirycznie. Konieczne było zastosowanie dużej pojemności kondensatorów elektrolitycznych, ze względu na duży czas propagacji sygnału błędu przez tłumik, filtr oraz detektor.

 $<sup>^3 {\</sup>rm Zakładam} \ \phi \propto I$ 

## 4 Oprogramowanie

Czas przejść do opisu kodu źródłowego. W pliku sine\_tab.cpp znajduje się definicja tabeli funkcji sinus. Składa się ona z 1024 próbek, a wartość i-tej próbki zdefiniowana jest w następujący sposób:

$$f(i) = (2^N - 1) + \left[ (2^N - 1) \times \sin\left(\frac{2\pi \times i}{N_{smpl}}\right) \right]$$
 (4)

$$f(i) = 128 + \left\lfloor 127 \times \sin\left(\frac{2\pi \times i}{1024}\right) \right\rfloor \tag{5}$$

Każda próbka jest 8-bitową liczbą całkowitą z zakresu  $\in \{1...255\}$ , jednocześnie tabela przedstawia cały jeden okres funkcji sinus, poza wartością  $\sin(2\pi)$ . Następną próbkę stanowi wartość  $\sin(0)$ . Dzięki temu reprodukowany sygnał nie zawiera przeskoku co cały okres.

Zadaniem oprogramowania mikrokontrolera pozostaje wczytanie kolejnych wartości z pamięci, a następnie ustawienie pinów na odpowiedni stan. Wykorzystując 8-bitową naturę architektury AVR możliwe jest ustawienie stanu całego rejestru (tj. grupy 8 pinów) poprzez pojedynczy zapis do obszaru peryferialnego pamięci (Linia 35)

W tym miejscu napotykamy jednak pewien problem, synteza powyższego sygnału wymaga produkcji ponad miliona próbek na sekundę, tym czasem zastosowany mikroprocesor jest przystosowany do pracy przy częstotliwości nie przekraczających 24 MHz. Przy zastosowanym generatorze kwarcowym o częstotliwości pracy 12.288 MHz oznacza to, że mamy dokładnie 12 cykli maszynowych na wygenerowanie następnej próbki, co więcej aby zachować precyzje częstotliwości musimy wykorzystać wszystkie 12 cykli za każdym razem. Stąd też decyzja o implementacji całego algorytmu bezpośrednio w niskopoziomowym assemblerze. Pozwala to na dokładną kontrolę nad czasem wykonania całego cyklu, a jednocześnie umożliwia szereg optymalizacji będących poza zasięgiem kompilatora.

Kolejne bajty pobierane są przez instrukcje ld (Linia 32), która jednocześnie inkrementuje wskaźnik tworzony przez parę rejestrów r30 i r31.

Problemem pozostaje jedynie wydajne zawijanie wskaźnika po dotarciu do 1024-tej wartości. Ponownie wykorzystując 8-bitową nature układów AVR, możliwe jest bardzo wydajne rozwiązanie tego problemu.

Jednym z atrybutów udostępnianych przez kompilator GCC jest

\_\_attribute\_\_((aligned (1024))), który pozwala na wymuszenie wyrównania pozycji pierwszego bajtu danej zmiennej do wielokrotności liczby podanej jako argument. Oznacza to iż pozycja tablicy przyjmuje postać  $A \times 1024$ .

Tak więc, niższy bajt 16-bitowego wskaźnika będzie ulegał stałym zmianą na całej swojej długości, natomiast w bajcie wyższym, dzięki wyrównaniu tabeli, zmieniać się będą jedynie dwa najniższe bity (Rys. 5).

Tak więc jedyne co tak na prawdę musimy robić to nie pozwolić na zmianę stanu 6 najwyższych bitów wskaźnika. Możemy to osiągnąć używając sprytnej sztuczki, zajmującej łącznie 2 cykle zegarowe (Linia 38).

$$r31' = ((r31 \land 11_{bin}) \lor r20) \tag{6}$$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
r31								r30							
SINE_TAB ≫ 10									Licz	znik					

Rysunek 5: Schemat rozkładu bitów we wskaźniku


Po pierwsze zerujemy sześć najwyższych bitów górnego rejestru instrukcją ANDI - (And with Immidiate) z liczbą  $3_{dec}$ . Następnie instrukcja OR przywraca poprawny stan wyższych bitów, które na początku działania programu zostały zapisane w rejestrze 20 (Linijka 26).

#### 4.1 Kod źródłowy

```
;© Szymon Januszek 2023
   #include <avr/io.h>
   #include "config.h"
   .extern SINE TAB
   .global main
   main:
        temporarly use r1 for ZERO
        eor r1, r1
10
11
        ;select external clock as Main Clock source
12
        ldi r16, 0xD8; MAGIC VALUE
13
        ldi r17, 0x83
        out CPU CCP, r16
        sts CLKCTRL MCLKCTRLA, r17; use external clock
16
17
        out CPU CCP, r16
18
        sts CLKCTRL_MCLKCTRLB, r1; disable prescaler
19
20
        ;set port direction and clear
        ldi r16, 0xFF
        sts PORTD DIRSET, r16
23
        out PORT_OUT, r1
24
25
        ;load pointer to Z reg. pair
26
        Idi r20, hi8(SINE TAB)
        mov r31, r20
        mov r30, r1
29
30
31
        ;pull next byte out of memory and increment the pointer
32
        ld r2, Z+
33
```

```
34
         ;output data
35
         out PORT_OUT, r2
36
         ;cyclize data pointer
38
         andi r31, 0x03
39
         or r31, r20
40
41
         ;pad for 12.288 MHz
         nop
43
         nop
44
         nop
45
         nop
46
47
         rjmp loop
48
```

## 5 Eksperymenty



Rysunek 6: złożony układ eksperymentalny

Przedstawiony układ został przetestowany z następującymi zmianami:

• Mikrokontroler: ATMega4809

• Rezystory drabiny R-2R:  $10 \,\mathrm{k}\Omega$ ,  $20 \,\mathrm{k}\Omega$ 

Układ ATMega4809 zachowuje pełną kompatybilność kodu źródłowego z AVR32DA28. Jednoczeście oba mikrokontrolery bazują na tej samej wersji architektury AVR. Zaobserwowane parametry pracy:

 $\bullet\,$  Pobór prądu przy napięciu zasilania 3 V: 7 mA

## Źródła

- [1] CC BY-SA 2.0. URL: https://commons.wikimedia.org/wiki/File:R2r-ladder.png.
- [2] Microchip corp. AVR32DA Final Data Sheet. URL: https://ww1.microchip.com/downloads/aemDocuments/documents/MCU08/ProductDocuments/DataSheets/AVR32DA28-32-48-Data-Sheet-40002228B.pdf.



Rysunek 7: Kot autora wspomagający proces twórczy