



POLITECHNIKA POZNAŃSKA

WYDZIAŁ INFORMATYKI I TELEKOMUNIKACJI
Instytut Informatyki

Praca dyplomowa magisterska

**OCENA JAKOŚCI I WYDAJNOŚCI GENERATORA LICZB
LOSOWYCH NEOTRNG W UKŁADZIE FPGA W ZALEŻNOŚCI OD
KONFIGURACJI OSCYLATORÓW PIERŚCIENIOWYCH ORAZ
ZASTOSOWANYCH EKSTRAKTORÓW LOSOWOŚCI**

Szymon Krzysztof Gogulski, 147403

Promotor
dr inż. Michał Melosik

POZNAŃ 2026

Tutaj będzie karta pracy dyplomowej;
oryginał wstawiamy do wersji dla archiwum PP, w pozostałych kopiach wstawiamy ksero.

Spis treści

1	Wstęp	1
1.1	Znaczenie losowości w procesie kryptograficznym	1
1.2	Cel pracy	1
1.3	Uzasadnienie podjęcia tematu w kontekście systemów brzegowych	2
1.4	Charakterystyka literatury	2
1.5	Układ pracy	2
2	Teoretyczne aspekty projektowania sprzętowych generatorów liczb losowych	4
2.1	Źródła losowości	4
2.1.1	TRBG	4
2.1.2	PRBG	5
2.1.3	QRBG	5
2.1.4	Zasada działania Quantis USB 4M	5
2.2	RO jako źródła losowości w FPGA	5
2.3	Ekstraktory losowości	5
2.3.1	Ekstraktor von Neumanna	5
2.3.2	Wielomian CRC	5
2.3.3	Ekstraktor Toeplitz'a	5
2.3.4	Szyfr strumieniowy AES-CTR	5
2.4	Metody oceny losowości	5
2.4.1	ENT - Fourmilab Random Sequence Tester	5
2.4.2	NIST SP 800-22 - A Statistical Test Suite for Random and Pseudorandom Number Generators for Cryptographic Applications	5
2.4.3	NIST SP 800-90B - Entropy Assessment Test Suite	5
3	Modułowa platforma sprzętowa do oceny losowości generatora neoTRNG	6
3.1	Architektura bazowa neoTRNG opartego na RO	6
3.2	Projekt i implementacja ekstraktora kryptograficznego AES-CTR	6
3.3	Projekt i implementacja macierzowego ekstraktora algebraicznego Toeplitz	6
3.4	Zarządzanie wykorzystaniem zasobów sprzętowych dla RO na FPGA	6
4	Badania eksperymentalne	7
4.1	Wpływ metody post-processingu na losowość	7
4.2	Wpływ skalowania liczby oscylatorów RO na losowość	7
4.3	Wpływ rozmieszczenia RO w układzie FPGA na losowość	7
4.4	Wpływ ekstraktorów AES-CTR i Toeplitz na losowość przy zredukowanej liczbie RO	7
4.5	Szybkość/wydajność działania Von Neumann vs Toeplitz vs AES-CTR	7

5 Podsumowanie i wnioski	8
Literatura	9
A Floorplanning	10
A.1 neoTRNG_mod_1.vhd	10
B Automatyzacja pomiarów	11
B.1 neoTRNG_mod_1.vhd	11

Spis rysunków

2.1 Model źródła entropii. [5]	4
2.2 Przykład prostego oscylatora pierścieniowego.	5

Spis tabel

Rozdział 1

Wstęp

1.1 Znaczenie losowości w procesie kryptograficznym

Generatory liczb losowych stanowią istotną część algorytmów współczesnej kryptografii [3]. Liczby losowe wykorzystywane są w zadaniach kryptografii na różnych etapach i w wielu różnych celach.

Generowanie par kluczy kryptograficznych algorytmem RSA zapewnia bezpieczeństwo komunikacji, zakładając wysoką złożoność obliczeniową faktoryzacji iloczynu dwóch losowych liczb pierwszych. Dopiero gdy dane liczby pierwsze spełniają kryteria oceny losowości, możemy stwierdzić, że para kluczy będzie bezpieczna. Tzn. próba faktoryzacji będzie na tyle wymagająca sprzętowo i czasowo, aby uczynić ją nieopłacalną dla atakującego.

Tworzenie podpisów cyfrowych nie byłoby możliwe bez odpowiednich źródeł losowości. Kryptografia krzywych eliptycznych, stosowana przy podpisywaniu plików binarnych, zawiera element losowy w postaci jednorazowego nonce. Sytuacja, w której nonce nie spełnia miar losowości, naraża na niebezpieczeństwo cały klucz prywatny producenta. Samo występowanie okresowości w generowanych nonce otwiera drzwi dla nowych wektorów ataku.

W różnych trybach pracy szyfrów blokowych, takich jak AES, wprowadzane są dodatkowe wartości losowe, takie jak IV czy nonce. Powtarzalny nonce w trybie AES-CTR naraża bezpieczeństwo szyfrowanej wiadomości. Przechwycenie dwóch różnych szyfrogramów wygenerowanych z tym samym nonce umożliwia wydobycie tekstu jawnego.

Przesłanki te stanowią motywację do podjęcia badań nad oceną dostępnych generatorów losowości.

1.2 Cel pracy

Celem niniejszej pracy magisterskiej jest adaptacja oraz implementacja otwartoźródłowego generatora losowości neoTRNG bazującego na oscylatorach pierścieniowych. Badany moduł będzie implementowany jako układ cyfrowy realizowany na płycie deweloperskiej wyposażonej w układ FPGA. Badania zostaną przeprowadzone za pomocą dedykowanego środowiska testowego.

Kryteria oceny generatora obejmować będą: zestaw testów statystycznych zdefiniowanych w publikacji NIST SP 800-22 [2], zestaw testów do oceny entropii opisany w publikacji NIST SP 800-90B [5] oraz program do oceny generatorów pseudolosowych ENT [1]. Wraz z wynikami testów zestawione zostaną informacje o zajętości zasobów sprzętowych i przepustowości poszczególnych implementacji. Badane moduły będą stanowić modyfikacje bazowego rozwiązania neoTRNG przedstawionego w repozytorium [4]. Modyfikacje obejmą aspekty takie jak: liczba zastosowanych oscylatorów, zastosowanie korekcji źródła (np. korektor Von Neumanna), metody przetwarzania końcowego (post-processing) oraz fizyczne rozmieszczenie elementów w strukturze FPGA.

1.3 Uzasadnienie podjęcia tematu w kontekście systemów brzegowych

Rosnąca złożoność systemów informatycznych wymusza na inżynierach podejmowanie nowych rozwiązań technicznych. W odpowiedzi na znaczne uzależnienie systemów informatycznych od usług chmurowych powstała dziedzina przetwarzania brzegowego (ang. edge computing). Zakłada ona ograniczenie interakcji z chmurą poprzez rozwój dedykowanych systemów brzegowych. Podejście to opiera się na przetwarzaniu danych oraz podejmowaniu decyzji przez system bezpośrednio w miejscu, w którym dane są generowane.

Podejście to ogranicza zależność od systemów chmurowych, jednak wprowadza nowe zagrożenia charakterystyczne dla tej klasy systemów. Wiele z rozwiązań opartych jest na układach scalonych dedykowanych do konkretnego zastosowania (ang. ASIC - Application-Specific Integrated Circuit). Ich główną zaletą jest ich znaczna adaptowalność do zadań, które mają wykonywać. Jednak jest to opłacone znaczną złożonością rozwijanego systemu, co otwiera go na nowe podatności. Jedną ze szczególnych klas zagrożeń, wynikającą ze złożonego procesu rozwoju, są trojany sprzętowe wprowadzane przez atakującego na etapach projektowania i produkcji układów scalonych.

Ze względu na powagę tego zagrożenia, przyjęto, że jedną z metod przeciwdziałania jest promowanie układów scalonych rozwijanych w sposób transparentny i weryfikowalny. Organizacje takie jak OSHWA i projekty jak RISC-V stanowią fundament ruchu wspierającego transparentny rozwój otwartoźródłowych rozwiązań technicznych.

Organizacja Open-Source Hardware Association (OSHW) oraz architektura zestawu instrukcji RISC-V stanowią odpowiedź na kryzys zaufania do zamkniętych i komercyjnych architektur. OSHW i RISC-V znajdują się we wspólnym ekosystemie otwartoźródłowych technologii, choć pełnią różne zadania. Architektura RISC-V jest jedynie standardem technicznym, który umożliwia rozwój układów scalonych. Z kolei OSHW jest organem nadzorującym rozpowszechnianie konkretnych gotowych rozwiązań. Połączenie OSHW i RISC-V poskutkowało powstaniem szerokiego wachlarza transparentnych, otwartoźródłowych i bezpiecznych projektów układów scalonych.

Projekt „The NEORV32 RISC-V Processor” jest jedną z realizacji idei OSHW i RISC-V. Jest to otwartoźródłowa, modyfikowalna platforma sprzętowa napisana w języku opisu sprzętu VHDL. Rozwiązanie to jest dedykowane inżynierom rozwijającym systemy brzegowe w oparciu o układy FPGA.

W strukturze procesora NEORV32 RISC-V zintegrowano moduł generatora entropii neoTRNG, który stanowi główny przedmiot badań prowadzonych w ramach niniejszej pracy magisterskiej. Podjęcie tematyki weryfikacji oraz analizy zastosowanego generatora pozwala na realny wkład w rozwój bezpieczeństwa technologii otwartoźródłowych.

1.4 Charakterystyka literatury

Badania zostaną przeprowadzone w oparciu o rekomendacje branżowe dotyczące projektowania źródeł entropii oraz publikacje naukowe związane z analizowaną tematyką.

1.5 Układ pracy

Struktura pracy obejmuje pięć rozdziałów oraz dodatkową sekcję załączników.

Rozdział pierwszy przedstawia motywację podjęcia badań w obszarze generatorów losowości oraz określa założenia i cele pracy.

Rozdział drugi koncentruje się na podstawach teoretycznych. Omówiono w nim definicje związane z tematyką pracy, dostępne ekstraktory entropii oraz metody oceny losowości.

Rozdział trzeci omawia architekturę badanego modułu neoTRNG oraz przedstawia różne modyfikacje badanego generatora wraz z analizą ich zajętości sprzętowej.

Rozdział czwarty poświęcono badaniom eksperymentalnym. Zbadane zostaną:

- wpływ metod postprocessingu na losowość,
- wpływ skalowania liczby oscylatorów pierścieniowych oraz liczby inwerterów na losowość,
- wpływ zastosowania ekstraktorów AES-CTR i Toeplitza na losowość,
- wpływ rozmieszczenia komórek entropii w układzie FPGA na losowość.

Wraz z wynikami testów losowości dodana zostanie informacja o przepustowości każdej z implementacji.

Rozdział piąty kończy pracę i podsumowuje najważniejsze wnioski wynikające z przeprowadzonych badań.

Załącznik A zawiera instrukcję planowania rozmieszczenia elementów (ang. *floorplanning*), wykonanego w ramach analizy rozmieszczenia komórek entropii.

Załącznik B zawiera instrukcję przedstawiającą metodę akwizycji oraz przetworzenia danych testowych.


Rozdział 2

Teoretyczne aspekty projektowania sprzętowych generatorów liczb losowych

Niniejszy rozdział przedstawia teoretyczne podstawy projektowania sprzętowych generatorów liczb losowych. Omówiona zostanie klasyfikacja architektur generatorów oraz fizyczne zjawiska wykorzystywane do pozyskiwania entropii w układach programowalnych FPGA. Ponadto wytłumaczone zostaną metody obróbki sygnałów losowych oraz standardy statystyczne stosowane do walidacji jakości generowanych danych.

2.1 Źródła losowości

2.1.1 TRBG




RYSunEK 2.1: Model źródła entropii. [5]

2.1.2 PRBG

2.1.3 QRBG

2.1.4 Zasada działania Quantis USB 4M

2.2 RO jako źródła losowości w FPGA



RYSUNEK 2.2: Przykład prostego oscylatora pierścieniowego.

2.3 Ekstraktory losowości

2.3.1 Ekstraktor von Neumanna

2.3.2 Wielomian CRC

2.3.3 Ekstraktor Toeplitz'a

2.3.4 Szyfr strumieniowy AES-CTR

2.4 Metody oceny losowości

2.4.1 ENT - Fourmilab Random Sequence Tester

2.4.2 NIST SP 800-22 - A Statistical Test Suite for Random and Pseudorandom Number Generators for Cryptographic Applications

2.4.3 NIST SP 800-90B - Entropy Assessment Test Suite

Rozdział 3

Modułowa platforma sprzętowa do oceny losowości generatora neoTRNG

- 3.1 Architektura bazowa neoTRNG opartego na RO
- 3.2 Projekt i implementacja ekstraktora kryptograficznego AES-CTR
- 3.3 Projekt i implementacja macierzowego ekstraktora algebraicznego Toeplitz
- 3.4 Zarządzanie wykorzystaniem zasobów sprzętowych dla RO na FPGA

Rozdział 4

Badania eksperymentalne

- 4.1 Wpływ metody post-processingu na losowość
- 4.2 Wpływ skalowania liczby oscylatorów RO na losowość
- 4.3 Wpływ rozmieszczenia RO w układzie FPGA na losowość
- 4.4 Wpływ ekstraktorów AES-CTR i Toeplitz na losowość przy zredukowanej liczbie RO
- 4.5 Szybkość/wydajność działania Von Neumann vs Toeplitz vs AES-CTR

Rozdział 5

Podsumowanie i wnioski

Literatura

- [1] Fourmilab. Ent: A pseudorandom number sequence test program.
- [2] Andrew Rukhin, Juan Soto, James Nechvatal, Miles Smid, Elaine Barker, Stefan Leigh, Mark Levenson, Mark Vangel, David Banks, N. Heckert, James Dray, San Vo, and Lawrence Bassham. Nist sp 800-22: A statistical test suite for random and pseudorandom number generators for cryptographic applications. *NIST Information Technology Laboratory*, 2010.
- [3] Lakshmi Sreekumar and P. Ramesh. Selection of an optimum entropy source design for a true random number generator. *Procedia Technology*, 2016.
- [4] stnolting. neotrng: A true random number generator for fpgas, 2016.
- [5] Meltem Sönmez Turan, Elaine Barker, John Kelsey, Kerry McKay, Mary Baish, and Michael Boyle. Nist sp 800-90b: Recommendation for the entropy sources used for random bit generation. *NIST Information Technology Laboratory*, 2018.

Dodatek A

Floorplanning

A.1 neoTRNG_mod_1.vhd

1

2

Dodatek B

Automatyzacja pomiarów

B.1 neoTRNG_mod_1.vhd

1
2



© 2026 Szymon Krzysztof Gogulski

Instytut Informatyki, Wydział Informatyki i Telekomunikacji
Politechnika Poznańska

Skład przy użyciu systemu L^AT_EX.