

Tytuł: Bezprzewodowy System Transmisji Wideo i Sterowania

Autorzy: Szymon Warmiak (SW),
Grzegorz Twardosz (GT)

Ostatnia modyfikacja: 14.06.2026

1.	Repozytorium git.....	1
2.	Wstęp	1
3.	Specyfikacja	2
3.1.	Opis ogólny algorytmu	2
3.2.	Tabela zdarzeń.....	2
4.	Architektura	3
4.1.	Moduł: top.....	3
4.1.1.	Schemat blokowy.....	3
4.1.2.	Porty Basys_cam — moduł top	4
4.1.3.	Interfejsy	6
4.2.	Rozprowadzenie sygnału zegara	7
5.	Implementacja	8
5.1.	Lista zignorowanych ostrzeżeń Vivado.	8
5.2.	Wykorzystanie zasobów	10
5.3.	Marginesy czasowe	11
6.	Konfiguracja sprzętu	12
7.	Film.	15

1. Repozytorium git

Adres repozytorium GITa:

<https://github.com/SzymonWarmiak/FPGA-Wireless-Rover>

2. Wstęp

Celem tego projektu było wykonanie zdalnie sterowanej mobilnej platformy jeżdżącej wyposażonej w kamerę OV7670 która przesyła odebrany obraz z powrotem do stacji bazowej z wyjściem VGA. Pomysł zrodził się z chęci połączenia zagadnień przetwarzania obrazu w czasie rzeczywistym na FPGA z komunikacją bezprzewodową Wi-Fi. System wykorzystuje dwie płytki Basys 3 połączone radiowo przez mikrokontrolery ESP32, realizując transmisję obrazu z kamery OV7670 w rozdzielczości 320×240 pikseli w skali szarości. Dodatkowo zaimplementowano zdalne sterowanie platformą jezdnią (mostek H L298N) z dedykowanej aplikacji mobilnej (Android) oraz desktopowej (Windows/Python).

3. Specyfikacja

3.1. Opis ogólny algorytmu

- Po włączeniu zasilania moduł MMCME2_BASE generuje zegary 40 MHz (system) i 65 MHz (VGA).
- Konfigurator (ov7670_configurator) programuje 55 rejestrów kamery OV7670.
- Moduł ov7670_capture przechwytuje klatki RGB565, wyciąga luminancję (kanał zielony), wykonuje downsampling $2 \times$ do rozdzielczości 320×240 i generuje strumień AXI-Stream.
- Piksele przechodzą przez asynchroniczne FIFO z domeny pelk kamery do domeny systemowej 40 MHz.
- Maszyna stanów (WAIT_FRAME $\rightarrow$ SEND_PIXELS $\rightarrow$ SEND_CTRL) w top.sv kieruje strumień do modułu spi_stream_master, który wysyła 76 800 bajtów przez SPI z zegarem 20 MHz do ESP32.
- ESP32 (cam) fragmentuje klatkę na 75 pakietów UDP po 1027 B i transmituje bezprzewodowo do ESP32 (station).
- ESP32 (station) składa pakiety i udostępnia je przez SPI slave.
- FPGA stacji (spi_stream_rx) odpytuje ESP32 wysyłając marker 0xCAFE i odbiera 76 800 B klatki, zapisując ją do dual-port BRAM.
- Renderer VGA (vga_frame_renderer) odczytuje BRAM i wykonuje obrót o 90° oraz skalowanie $\times 2.13$, wyświetlając obraz w standardzie XGA $1024 \times 768 @ 60$ Hz.
- Komendy sterujące (4-bitowy nibble) wysyłane z aplikacji mobilnej (Android/Windows) przez UDP do ESP32 (cam), który przekazuje je po SPI MISO z powrotem do FPGA kamery.
- Moduł motor_l298n_decode dekoduje nibble na sygnały IN1-IN4 mostka H silników L298N.

3.2. Tabela zdarzeń

Zdarzenie	Kategoria	Reakcja systemu
Naciśnięcie btnC	Reset	Asynchroniczny reset wszystkich modułów
Koniec konfiguracji SCCB	Inicjalizacja	Kamera generuje klatki (done=1)
vsync z kamery	Przechwytywanie	Zerowanie liczników, ustawienie flagi SOF
fifo_tuser=1 (SOF)	Transmisja	FSM przechodzi z WAIT_FRAME do SEND_PIXELS
spi_tlast=1	Transmisja	Koniec klatki SPI, FSM wraca do WAIT_FRAME
Marker 0xCAFE odebrany	Odbiór (station)	ESP32 potwierdza połączenie, wysyła klatkę
Komenda UDP z aplikacji	Sterowanie	Nibble przekazywany do motor_l298n_decode
Sprzeczne komendy (góra+dół)	Sterowanie	motor_l298n_decode wymusza MOT_STOP


4. Architektura

Projekt składa się z dwóch niezależnych designów FPGA: *basys_cam* (platforma mobilna z kamerą) i *basys_station* (stacja bazowa z odbiornikiem).


4.1. Moduł: top

Osoba odpowiedzialna: SW, GT

4.1.1. Schemat blokowy



Basys_station



4.1.2. Porty**Basys_cam — moduł top****a) cam — ov7670, input**

nazwa portu	opis
ov7670_pclk	Zegar pikselowy generowany przez kamerę OV7670
ov7670_vsync	Synchronizacja pionowa kamery (początek klatki)
ov7670_href	Referencja pozioma — dane pikselowe ważne gdy =1
ov7670_data[7:0]	8-bitowa magistrala danych pikselowych (RGB565)

b) cam — ov7670, output

nazwa portu	opis
ov7670_xclk	Zegar główny dostarczany do kamery (10 MHz)
ov7670_sioc	Zegar SCCB (I ² C SCL) do konfiguracji rejestrów kamery

c) cam — ov7670, inout

nazwa portu	opis
ov7670_siod	Dwukierunkowa linia danych SCCB (I ² C SDA), pull-up

d) spi — esp32, output

nazwa portu	opis
spi_sck	Zegar magistrali SPI (20 MHz)
spi_mosi	Dane FPGA → ESP32 (klatka wideo 76 800 B)
spi_cs_n	Chip Select, aktywny niski

e) spi — esp32, input

nazwa portu	opis
spi_miso	Dane ESP32 → FPGA (4-bitowy nibble sterujący silnikami)

f) mot — l298n, output

nazwa portu	opis
motor_in[0]	Sygnał IN1 mostka H — silnik A, kierunek 1
motor_in[1]	Sygnał IN2 mostka H — silnik A, kierunek 2
motor_in[2]	Sygnał IN3 mostka H — silnik B, kierunek 1
motor_in[3]	Sygnał IN4 mostka H — silnik B, kierunek 2

g) vga — vga_ctl, output

nazwa portu	opis
vs	Synchronizacja pionowa VGA
hs	Synchronizacja pozioma VGA
r[3:0]	Kanał czerwony (4 bity)
g[3:0]	Kanał zielony (4 bity)

b[3:0]	Kanał niebieski (4 bity)
--------	--------------------------

h) ctrl — sterowanie, input/output

nazwa portu	Kierunek	Opis
clk	input	Zegar systemowy 40 MHz (z MMCM)
clk_vga	input	Zegar pikselowy VGA 65 MHz (z MMCM)
rst_n	input	Reset asynchroniczny, aktywny niski (~btnC)
sw[15:0]	input	Przełączniki konfiguracyjne
led[15:0]	output	Diody LED – {8'b0, motor_in, ctrl_nibble}

Basys_station — moduł top**i) spi — esp32, output**

nazwa portu	opis
spi_sck	Zegar magistrali SPI (10 MHz, CLK_DIV=4 z 40 MHz)
spi_mosi	Dane FPGA → ESP32 (marker 0xCAFE w fazie CTRL)
spi_cs_n	Chip Select, aktywny niski

j) spi — esp32, input

nazwa portu	opis
spi_miso	Dane ESP32 → FPGA (klatka wideo 76 800 B w fazie FRAME)

k) vga — vga_ctl, output

nazwa portu	opis
vs	Synchronizacja pionowa VGA
hs	Synchronizacja pozioma VGA
r[3:0]	Kanał czerwony (4 bity)
g[3:0]	Kanał zielony (4 bity)
b[3:0]	Kanał niebieski (4 bity)

l) ctrl — sterowanie, input/output

nazwa portu	Kierunek	Opis
clk	input	Zegar systemowy 40 MHz (z MMCM)
clk_vga	input	Zegar pikselowy VGA 65 MHz (z MMCM)
rst_n	input	Reset asynchroniczny, aktywny niski (~btnC)
sw[15:0]	input	Przełączniki konfiguracyjne
led[15:0]	output	led[3:0] = stan przycisków, led[15:4] = 0

4.1.3. Interfejsy

a) axis — AXI-Stream (wewnętrzny, basys_cam: ov7670_capture → xpm_fifo_axis → FSM)

nazwa sygnału	opis
tdata[7:0]	8-bitowa luminancja piksela (kanał zielony z RGB565)
tvalid	Dane gotowe do odczytu
tready	Odbiornik gotowy na przyjęcie danych
tuser	Znacznik początku klatki (Start-of-Frame)
tlast	Znacznik końca klatki (End-of-Frame)

b) axis — AXI-Stream (wewnętrzny, basys_station: spi_stream_rx → logika zapisu)

nazwa sygnału	opis
m_axis_tdata[7:0]	8-bitowy piksel odebranej klatki wideo
m_axis_tvalid	Bajt gotowy do zapisu do framebuffera
m_axis_tuser	Znacznik początku nowej klatki (SOF) – zeruje byte_index

c) wr — write port (wewnętrzny, oba moduły: top.sv → top_vga/video_framebuffer)

nazwa sygnału	opis
frame_wr_clk	Zegar domeny zapisu (pclk kamery lub clk 40 MHz)
frame_wr_en	Zezwolenie na zapis do BRAM
frame_wr_addr[16:0]	Adres zapisu (0-76799)
frame_wr_data[7:0]	Dane piksela do zapisania
frame_wr_bank	Wybór banku BRAM (na stałe = 0 w obu modułach)


d) sccb — SCCB/I²C (wewnętrzny, basys_cam: ov7670_configurator → OV7670)

nazwa sygnału	opis
sioc	Zegar SCCB, ~40 kHz, generowany przez dzielnik w konfiguratorze
siod	Dwukierunkowa linia danych, adres urządzenia 0x42, 55 rejestrów
done	Flaga zakończenia konfiguracji (niewykorzystywana w bieżącej wersji)

4.2. Rozprowadzenie sygnału zegara

Osoba odpowiedzialna: GT, SW

Kamera OV7670 otrzymuje zegar 10 MHz (`ov7670_xclk`) i na jego podstawie generuje własny zegar pikselowy `ov7670_pclk` ≈ 10 MHz. Przejście między domenami `ov7670_pclk` $\rightarrow$ `clk_sys` realizowane jest przez asynchroniczne FIFO `xpm_fifo_axis` (Xilinx Parameterized Macro, tryb `independent_clock`, głębokość 8192).



5. Implementacja

5.1. Lista zignorowanych ostrzeżeń Vivado.

basys_cam

Identyfikator or ostrzeżenie	Liczba wystąpień	Uzasadnienie
Timing 38-436	1	Ostrzeżenie XPM o bus-skew w asynchronicznym FIFO CDC. Celowo stłumione komendą set_msg_config -suppress w skrypcie budowania. Producent (AMD/Xilinx) potwierdza, że komunikat jest fałszywie pozytywny przy prawidłowym użyciu makra XPM FIFO w trybie independent_clock.
TIMING-17	247	Rejestry w domenach ov7670_pclk (179) oraz clk_div_reg (68) bez zdefiniowanego constraintu create_clock. Domeny te są izolowane od logiki systemowej przez asynchroniczne FIFO XPM – brak constraintu nie wpływa na poprawność funkcjonalną, jedynie uniemożliwia analizę STA tych domen.
Synth 8-7129	~75	Niepodłączone porty wejściowe w modułach vga_frame_renderer i xpm_memory_base (m.in. status_word, target_x, target_y, spi_link). Porty te stanowią interfejs rozszerzenia HUD, niewykorzystywany w bieżącej wersji projektu.
Synth 8-3332	~26	Zoptymalizowane (usunięte) rejestry w module video_framebuffer (ram_reg_mux_sel_*). Wynikają z przygotowania drugiego banku BRAM pod double buffering – w obecnej wersji przełączanie banków jest wyłączone (frame_wr_bank = 1'b0).
Synth 8-6014	4	Usunięte nieużywane elementy sekwencyjne (prev_vsync, gray, enb_pipe, data_valid_std). Standardowa optymalizacja syntezy – elementy poprawnie zidentyfikowane jako martwy kod.
Synth 8-7080	1	Niespełnione kryterium syntezy równoległej. Ostrzeżenie informacyjne, brak wpływu na wynik syntezy.
Timing 38-436	1	Ostrzeżenie XPM o bus-skew w asynchronicznym FIFO CDC. Celowo stłumione komendą set_msg_config -suppress w skrypcie budowania. Producent (AMD/Xilinx) potwierdza, że komunikat jest fałszywie pozytywny przy prawidłowym użyciu makra XPM FIFO w trybie independent_clock.
TIMING-17	247	Rejestry w domenach ov7670_pclk (179) oraz clk_div_reg (68) bez zdefiniowanego constraintu create_clock. Domeny te są izolowane od logiki systemowej przez asynchroniczne FIFO XPM – brak constraintu nie wpływa na poprawność funkcjonalną, jedynie uniemożliwia analizę STA tych domen.
Synth 8-7129	~75	Niepodłączone porty wejściowe w modułach vga_frame_renderer i xpm_memory_base (m.in. status_word, target_x, target_y, spi_link). Porty te stanowią interfejs rozszerzenia HUD, niewykorzystywany w bieżącej wersji projektu.

basys_station

Identyfikator or ostrzeżenia	Liczba wystąpień	Uzasadnienie
Synth 8-7129	~40	Niepodłączone porty renderera VGA – j.w., interfejs HUD niewykorzystywany.
Synth 8-3917	12	Diody led[15:4] wymuszone na stałą wartość 0. Zamierzone – w bieżącej wersji wykorzystywane są jedynie led[3:0] do sygnalizacji statusu połączenia.
Synth 8-3332	~26	Zoptymalizowane rejestry BRAM – j.w., drugi bank framebuffera wyłączony.
Synth 8-7080	1	Niespełnione kryterium syntezy równoległej – j.w.
Synth 8-7129	~40	Niepodłączone porty renderera VGA – j.w., interfejs HUD niewykorzystywany.
Synth 8-3917	12	Diody led[15:4] wymuszone na stałą wartość 0. Zamierzone – w bieżącej wersji wykorzystywane są jedynie led[3:0] do sygnalizacji statusu połączenia.
Synth 8-3332	~26	Zoptymalizowane rejestry BRAM – j.w., drugi bank framebuffera wyłączony.
Synth 8-7080	1	Niespełnione kryterium syntezy równoległej – j.w.
Synth 8-7129	~40	Niepodłączone porty renderera VGA – j.w., interfejs HUD niewykorzystywany.

5.2. Wykorzystanie zasobów

basys_cam (xc7a35tcbg236-1)

Zasób	Użyte	Dostępne	Wykorzystanie [%]
Slice LUTs	401	20 800	1,93
Slice Registers	470	41 600	1,13
Block RAM (RAMB36E1)	18	50	36,00
Block RAM (RAMB18E1)	1	100	1,00
DSP48E1	0	90	0,00
MMCME2	1	5	20,00
Bonded IOB	52	106	49,06
Slice LUTs	401	20 800	1,93
Slice Registers	470	41 600	1,13

basys_station (xc7a35tcbg236-1)

Zasób	Użyte	Dostępne	Wykorzystanie [%]
Slice LUTs	330	20 800	1,59
Slice Registers	313	41 600	0,75
Block RAM (RAMB36E1)	16	50	32,00
Block RAM (RAMB18E1)	0	100	0,00
DSP48E1	0	90	0,00
MMCME2	1	5	20,00
Bonded IOB	40	106	37,74
Slice LUTs	330	20 800	1,59
Slice Registers	313	41 600	0,75

Dominującym zasobem jest Block RAM, wykorzystywany na dwubankowy bufor klatek wideo (dual-port BRAM, 320×240×8 bit × 2 banki). Logika kombinacyjna i sekwencyjna zajmuje poniżej 2% dostępnych zasobów układu Artix-7 35T.

5.3. Marginesy czasowe

Marginesy czasowe (WNS) dla setup i hold.

basys_cam (xc7a35tcbg236-1)

Metryka	Wartość	Status
WNS (Worst Negative Slack) – setup	+7,601 ns	OK
WHS (Worst Hold Slack) – hold	+0,087 ns	OK
WPWS (Worst Pulse Width Slack)	+3,000 ns	OK
Failing Endpoints	0	OK


basys_station (xc7a35tcbg236-1)

Metryka	Wartość	Status
WNS (Worst Negative Slack) – setup	+8,088 ns	OK
WHS (Worst Hold Slack) – hold	+0,095 ns	OK
WPWS (Worst Pulse Width Slack)	+3,000 ns	OK
Failing Endpoints	0	OK

Obie płytki raportują: "All user specified timing constraints are met."

6. Konfiguracja sprzętu

Basys_cam



6.1. Pmod JA (górny rząd) → ESP32-C3

Pin Pmod	Pin FPGA	Sygnal	Kierunek	Pin ESP32
JA1	J1	spi_cs_n	→	GPIO4
JA2	L2	spi_mosi	→	GPIO6
JA3	J2	spi_miso	←	GPIO5
JA4	G2	spi_sck	→	GPIO7
GND	GND	masa	—	GND

6.2. Pmod JB (oba rzędy) → OV7670 dane

Pin Pmod	Sygnal	Kierunek	Pin kamery
JB1	data[0]	←	D0
JB2	data[1]	←	D1
JB3	data[2]	←	D2
JB4	data[3]	←	D3
JB7	data[4]	←	D4
JB8	data[5]	←	D5
JB9	data[6]	←	D6
JB10	data[7]	←	D7


6.3 Pmod JC (oba rzędy) → OV7670 sterowanie

Pin Pmod	Sygnal	Kierunek	Pin kamery
JC1	sioc (SCL)	→	SIOC
JC2	siod (SDA)	↔	SIOD
JC3	vsync	←	VS
JC4	href	←	HS
JC7	pclk	←	PCLK
JC8	xclk	→	XCLK

6.4. JXADC (dolny rząd) → L298N mostek H

Pin JXADC	Pin FPGA	Sygnal	Kierunek	Pin L298N
JXADC7	K3	motor_in[0]	→	IN1
JXADC8	M3	motor_in[1]	→	IN2
JXADC9	M1	motor_in[2]	→	IN3
JXADC10	N1	motor_in[3]	→	IN4
GND	GND	masa	—	GND

Basys_station



6.5 Pmod JA (górny rząd) → ESP32-C3

Pin Pmod	Pin FPGA	Sygnal	Kierunek	Pin ESP32
JA1	J1	spi_cs_n	→	GPIO4
JA2	L2	spi_mosi	→	GPIO6
JA3	J2	spi_miso	←	GPIO5
JA4	G2	spi_sck	→	GPIO7
GND	GND	masa	—	GND

6.6. VGA → Monitor

Do podłączenia mikrokontrolerów ESP32-C3 do złącza Pmod JA obu płytek Basys 3 wykorzystano customowe, ręcznie zlutowane adaptory Pmod. Dzięki temu uzyskano krótkie, sztywne połączenia elektryczne minimalizujące zakłócenia na magistrali SPI taktowanej zegarem 10 – 20 MHz. Zastosowanie gotowych kabli połączeniowych przy tych częstotliwościach powodowało sporadyczne błędy transmisji.

Mostek H L298N podłączony jest do złącza JXADC (dolny rząd pinów) poprzez przewody połączeniowe.

Projekt nie wymaga specjalnej konfiguracji przełączników ani zwerek w trybie standardowym. Jedynym aktywnym przyciskiem jest btnC — pełni funkcję globalnego resetu asynchronicznego obu płytek.

Uwaga dotycząca programowania QSPI: W celu trwałego wgrania bitstreamu do pamięci Flash (za pomocą skryptu `tools/program_qspi_basys.sh`) należy przestawić zworkę JP1 na płytce Basys 3 z pozycji JTAG na pozycję QSPI. Po zaprogramowaniu układ uruchamia się automatycznie po włączeniu zasilania, bez konieczności podłączenia kabla USB, należy jedynie wcisnąć przycisk „PROG” na płytce.

7. Film.

Link do ściągnięcia filmu:

TBD soon.