


计算机组成原理 Lab5 流水线CPU设计

计算机实验教学中心 2023-5-8


实验目标

- 理解流水线CPU的结构和工作原理
- 掌握流水线CPU的设计和调试方法,特别是流水线中数据相 关和控制相关的处理
- 熟练掌握数据通路和控制器的设计和描述方法


1. 数据通路_单周期CPU




1. 数据通路_流水线CPU




1. 数据通路_流水线CPU



2. 数据通路+控制器_单周期CPU




2. 数据通路+控制器_流水线CPU




3. 流水线相关及其处理

- 口 结构相关: 当多条指令执行竞争使用同一资源时
- ✓ 存储器相关处理:哈佛结构(指令和数据存储器分开)
- ✓ 寄存器堆相关处理:同一寄存器读写时,写优先(Write First)
- 口 数据相关: 当一条指令需要等待前面指令的执行结果时
- ✓ 数据定向 (Forwarding) : 将执行结果提前传递至之前流水段
- ✓ 加载-使用相关(Load-use hazard):阻止紧随Load已进入流水线的指令流动(Stall),向后续流水段插入空操作(Bubble)
- 口 控制相关: 当遇到转移指令且不能继续顺序执行时
- ✓ 清除 (Flush) 紧随转移指令已进入流水线的指令
- ✓ 从转移目标处取指令后执行


3. 流水线相关及其处理_结构相关




3. 流水线相关及其处理_数据相关




3. 流水线相关及其处理_数据相关



3. 流水线相关及其处理_数据相关




3. 流水线相关及其处理_控制相关




<注意段间寄存器设计时采用同步清空:IF_ID_flush,ID_EX_flush>

3. 流水线相关及其处理_Forwarding



3. 流水线相关及其处理_Forwarding(Ripes)



3. 流水线相关及其处理_Forwarding(参考设计)



第一种数据相关:寄存器堆写回指令+其他指令

1) EXE段数据冲突检测条件:

If (EX/MEM.RegWrite and (EX/MEM.RegisterRd/=0) and (EX/MEM.RegisterRd==ID/EX.RegisterRs1))

ForwardA=01

If (EX/MEM.RegWrite and (EX/MEM.RegisterRd/=0) and (EX/MEM.RegisterRd==ID/EX.RegisterRs2))

ForwardB=01

MEM段数据冲突检测条件:

If (MEM/WB.RegWrite and (MEM/WB.RegisterRd/=0) and (MEM/WB.RegisterRd==ID/EX.RegisterRs1))


ForwardA=10

If (MEM/WB.RegWrite and (MEM/WB.RegisterRd/=0) and (MEM/WB.RegisterRd==ID/EX.RegisterRs2)) ForwardB=10


2)解决方案:增加旁路(forwarding unit)

```
module Forwarding Unit (
     input [4:0] ID EX rs1,
     input [4:0] ID EX rs2,
     input [4:0] EX MEM rdest,
     input [4:0] MEM WB rdest,
     input EX MEM reqwrite,
     input MEM WB reqwrite,
     output reg [1:0] alu scr1 forwd,
     output reg [1:0] alu scr2 forwd
     );
     always @ (*)
     begin
     if (EX MEM reqwrite && (EX MEM rdest != 5'd0) && (EX MEM rdest == ID EX rs1))
         alu scr1 forwd = 2'b01;
     else if ( MEM WB regwrite && (MEM_WB_rdest != 5'd0) && (MEM_WB_rdest == ID_EX_rs1))
         alu scr1 forwd = 2'b10;
     else alu scr1 forwd = 2'b00;
     end
     always @(*)
     begin
     if( EX MEM reqwrite && (EX MEM rdest != 5'd0) && (EX MEM rdest == ID EX rs2))
         alu scr2 forwd = 2'b01;
     else if ( MEM WB regwrite && (MEM WB rdest != 5'd0) && (MEM WB rdest == ID EX rs2))
         alu scr2 forwd = 2'b10;
     else alu scr2 forwd = 2'b00;
 endmodule
```


3. 流水线相关及其处理_Load-Use Hazard




3. 流水线相关及其处理_Load-Use Hazard (Ripes)



3. 流水线相关及其处理_Load-Use Hazard (Ripes)



3. 流水线相关及其处理_Load-Use Hazard (参考设计)



第二种数据相关: LW指令+其他指令

- 1) 冲突检测条件:
- a)上一条指令是Load指令(特征: ID/EXE.Memread)
- b)上一条Load指令的写入目的寄存器和当前指令的某一源寄存器相同

ID/EX.Memread and

(ID/EX.registerRd/=0)and(ID/EX.registerRd==IF/ID.registerR s1 or ID/EX.registerRd==IF/ID.registerRs2)


- 2)解决方案: Harzard detection Unit
- a)让当前指令的控制信号全部为0(bubble down,插入气泡)
- b)让PC值保持不变(阻止更新PC,Freeze up, 使之重复)
- c)让IF/ID段寄存器保持不变(阻止更新IF/ID,Freeze up,使 之重复)

(ID/EX.clr=0) and (IF/ID.en=0)and (PC.en=0)

d)最后将段间寄存器MEM_WB中从数据存储器取的值通过 forwarding unit前递至下一条指令的ex段


```
module Harzard detection Unit (
 input [4:0] ID EX rdest,
 input [4:0] IF ID rs1,
 input [4:0] IF ID rs2,
                              //lw指令在EX段,下一条指令译码得到rs1,rs2
 input ID EX Memread,
                              //ID EX寄存器控制信号清0: 作为复用器的选择信号, 控制选择0
 output reg control clr,
 output reg IF ID en,
                              //IF ID寄存器写使能
                              //PC寄存器写使能
 output reg PC en
    );
    always @ (*)
    begin
    if (((ID EX rdest == IF ID rs1)|(ID EX rdest == IF ID rs2)) && ID EX Memread)
        begin
           control clr = 1'b0;
           IF ID en = 1'b0;
            PC en = 1'b0;
        end
     else begin
            control clr = 1'b1;
            IF ID en = 1'b1;
           PC en = 1'b1;
 endmodule
```

3. 流水线相关及其处理_Branch Hazard (Ripes)




<注意段间寄存器设计时采用同步清空flush>

3. 流水线相关及其处理_Branch Hazard (Ripes)



3. 流水线相关及其处理_Branch Hazard (参考设计)



1)检测条件:

当前指令是beq指令,且处于EX段:ID/EX.Branch==1; 分支转移成功: ID/EX.regRd0==ID/EX.regRd1

2)解决方案:假定分支不发生;如果分支发生,就丢弃已经读取并译码的指令,并按分支目标继续执行

a) br_pc_sel= 1; (按分支目标继续执行)


b)IF_ID和ID_EX段间寄存器<mark>时钟同步</mark>输出置0(丢弃已经读取并译码的指令,即清除flush ID级和EX级)


IF ID flush = 1;ID EX flush = 1;

备注:本数据通路跟课本有所不同,将分支判断放在了EX级,这样只需要IF_ID和ID_EX段间寄存器输出置0,如果放在MEM级,就需要清除IF_ID,ID_EX和EX_MEM段间寄存器输出置0

```
-module Branch unit (
    input [31:0] ID EX rdata0,
    input [31:0] ID EX rdata1,
    input ID EX br op, ID EX do br,
                                              //beq
    output br pc sel, IF ID flush, ID EX flush
    wire br taken;
    assign br taken = (ID EX br op && (ID EX rdata0 == ID EX rdata1)) ? 1'b1 : 1'b0;
    assign br pc sel = br taken && ID EX do br;
    assign IF ID flush = br taken && ID EX do br;
    assign ID EX flush = br taken && ID EX do br;
 endmodule
module IF ID reg(
      input clk,
      input rst,
      input IF ID stall,
                                //IF ID stall为1时, 暂停更新段间寄存器
      input IF ID flush,
      input [31:0] PC,
      input [31:0] PC add 4,
      input [31:0] Instruction,
      output reg [31:0] IF ID PC,
      output reg [31:0] IF ID PC add 4,
      output reg [31:0] IF ID Instruction
      always @ (posedge clk, posedge rst)
      begin
          if (rst) begin
               IF ID PC
                                     <= 32'd0;
               IF ID PC add 4
                                     <= 32'd0;
               IF ID Instruction
                                     <= 32'd0;
           else if (~IF ID stall) begin
               IF ID PC
                                     <= PC;
              IF ID PC add 4
                                     <= PC add 4;
               IF ID Instruction <= Instruction;</pre>
           else if (IF ID flush && (~IF ID stall))
               IF ID Instruction <= 32'd0;
  endmodule
```

- 3. 流水线相关及其处理 Branch Hazard (参考设计)
 - □ Flush的两种实现方案
 - ✓ ID级清除
 - flush信号作为段间寄存器IF_ID控制信号,将段间寄存器输出同步清0
 - flush信号作为复用器选择信号,控制段间寄存器IF_ID输入nop指令 (32'h00000033)
 - ✓ EX级清除
 - flush信号作为段间寄存器ID_EX控制信号,将段间寄存器输出同步清0
 - flush信号作为复用器选择信号,控制段间寄存器ID_EX输入控制信号全0






注意flush清0前需要判断stall是否有效


4.PDU_PL:外设管理与调试单元----提供PDU_PL代码及说明手册

- ロ PDU PL 功能
- ✓ 通过串口控制流水线CPU运行方式,及查看流水线CPU状态寄存器数据和数据路径上的数据, 详见《PDU_PL指令手册》



4.PDU_PL:外设管理与调试单元----提供PDU_PL代码及说明手册


口 系统框图



4.PDU_PL:外设管理与调试单元----提供PDU_PL代码及说明手册

- □ 流水线 PDU PL 的基本操作同单周期 PDU
- □ debug接口的调整:
- ✓ 在CPU暂停时,可以依次查看CPU段间寄存器数据、寄存器堆数据及数据存储器数据;
- ✓ 跟CPU运行程序无关;
- ✓ cpu_check_addr[7:5]选择不同段间寄 存器:
- ✓ cpu_check_addr[4:0]选择段间寄存器内不同信号;
- ✓ cpu_check_addr[12]选择段间寄存器 或寄存器堆。

<具体信号选择参考PDU指令手册>



4.PDU_PL:外设管理与调试单元----提供PDU_PL代码及说明手册

口 系统工作状态指示

数值 Led编号	1	0
led[7]	CPU 正在运行	CPU暂停
led[6]	数码管显示开关输入数据	其他
led[5]	数码管显示 CPU 输出数据	其他
led[4]	数码管显示 DEBUG 数据	其他
led[1]	指令检测失败	其他
led[0]	指令检测成功	其他

实验要求[必做]

1. 设计五级流水线CPU并进行功能仿真

- ロ CPU数据通路需支持以下十条指令:
 - ✓ add addi lui auipc lw sw beq blt jal jalr
- 口 修改Lab4寄存器堆模块,使其满足写优先(Write First)
 - ✓ 即在对同一寄存器读写时(0号寄存器除外),将要写的数据从读数据端口输出
- □ 存储器参数设置 (同单周期CPU)
 - ✓ 指令存储器采用分布式ROM(256x32位),地址范围: 0x0000_3000 ~ 0x0000_33ff
 - ✓ 数据存储器采用分布式Dual Port Ram(256x32位),地址范围: 0x0000_0000 ~ 0x0000_03ff,其中一个读端口用于调试
- 口 结构化描述流水线CPU
 - ✓ vivado工程结构:
 - |--+top.v
 - | |--MEM.v:内部例化数据存储器和指令存储器IP (需要例化IP)
 - | |--CPU.v:流水线数据通路(需要设计)
 - | |--PDU.v:外设管理及调试单元 (不需要设计,可提供所有代码)
- ロ 对流水线CPU进行功能仿真

实验要求[必做]

2. 对流水线CPU进行下载测试

- 口 测试无数据和控制相关的汇编程序
 - ✓ 将CPU和PDU连接,加载simple_test.asm(自测);
- 口 测试有数据相关处理的汇编程序
 - ✓ 将CPU和PDU连接,加载data test.asm (自测);
- 口 测试有控制相关处理的汇编程序
 - ✓ 将CPU和PDU连接,加载control_test.asm (自测);
- 口 测试同时有数据相关和控制相关的汇编程序
 - ✓ 将CPU和PDU连接,加载pipeline_test.asm (最终检查)。

实验要求[选做]

1. 缩短jal指令延迟

- 口 将jal目标地址计算提前至ID阶段;
- 口 设计提示:
 - ✓ 可通过control_test.asm进行自测

2. ebreak指令的实现

- 口 仅实现程序结束的功能即可;
- □ 可预留恢复接口供综合实验使用;
- ロ 通过ebreak_test.asm进行自测。



The End