Lab3 Report


实验原理


实验内容


- 1. 深入理解单周期CPU数据通路、各种基本组件
- 2. 完成单周期CPU的硬件设计,并完成仿真
- 3. 了解外设与调试单元PDU的结构和使用
- 4. 将PDU接入CPU并完成上板测试
- 5. 在CPU上运行汇编程序

设计流程

数据通路







关键模块设计

立即数模块 (Immediate)

使用位拼接实现立即数的提取和位扩展

```
always @(*) begin
1
2
        case (imm_type)
3
            3'h1: imm={{20{inst[31]}}, inst[31:20]};
       //I-Type
4
            3'h2: imm={{20{inst[31]}}, inst[31:25], inst[11:7]};
       //S-Type
5
            3'h3: imm={{20{inst[31]}}, inst[7], inst[30:25], inst[11:8],
    {1'b0}}; //B-Type
6
            3'h4: imm={inst[31:12], 12'b0};
        //U-Type
            3'h5: imm={{12{inst[31]}}, inst[19:12], inst[20], inst[30:21],
7
    {1'b0}}; //J-Type
            default: imm=32'b0;
8
9
        endcase
10
   end
```

跳转模块 (Branch)

当 br_type==0 时, 当前指令不是跳转指令; 当 br_type 为1~6时, 若满足相应条件,则 br=1,则跳转

```
1
    always @(*) begin
2
        br=0;
3
        case (br_type)
4
             3'h1:begin
5
                 br=(op1==op2)?1:0; //beq
6
             end
7
             3'h2:begin
8
                 br=(op1!=op2)?1:0; //bne
9
             end
10
             3'h3:begin
11
                 br=($signed(op1)<$signed(op2))?1:0; //blt</pre>
12
             end
```

```
3'h4:begin
13
14
                 br=($signed(op1)>=$signed(op2))?1:0;
                                                           //bge
15
             end
            3'h5:begin
16
17
                 br=(op1<op2)?1:0;  //bltu</pre>
18
            end
19
             3'h6:begin
20
                 br=(op1>=op2)?1:0; //bgeu
21
22
        endcase
23
    end
```

PC选择模块 (NPC_SEL)

若 jal||br==1,则 PC 跳转到 pc_jal_br;若 jalr==1,则 PC 跳转到 pc_jalr。其中 jal jalr由 CTRL 模块产生,br由 Branch 模块产生

```
1 always @(*) begin
2    pc_next=pc_add4;
3    if(jal||br)
4     pc_next=pc_jal_br;
5    if(jalr)
6    pc_next=pc_jalr;
7 end
```

控制模块 (CTRL)

根据不同指令的行为,以及数据通路,输出不同的控制信号


```
always @(*) begin
1
 2
        jal=0; jalr=0; br_type=0; wb_en=0;
 3
        wb_sel=0; alu_op1_sel=0; alu_op2_sel=0;
        alu_ctrl=0; mem_we=0; imm_type=0;
 4
        case (inst[6:0])
 5
            7'b0010011:begin
 6
 7
                alu_op1_sel=0;
 8
                alu_op2_sel=1;
9
                imm_type=1;
10
                wb_sel=0;
11
                wb_en=1;
12
                case (inst[14:12])
13
                     3'b111: alu_ctrl=4'b0000;
                                                  //addi
14
                     3'b001: alu_ctrl=4'b1001;
                                                  //s11i
15
                     3'b101:begin
16
                         case (inst[31:25])
                             7'b0000000: alu_ctrl=4'b1000;
17
                                                              //srli
18
                             7'b0100000: alu_ctrl=4'b1010;
                                                              //srai
19
                         endcase
20
                     end
21
                 endcase
22
            end
            7'b0110011:begin
23
24
                alu_op1_sel=0;
                alu_op2_sel=0;
25
26
                wb_sel=0;
```

```
27
                 wb_en=1;
28
                 case (inst[14:12])
29
                     3'b000:begin
30
                         case (inst[31:25])
31
                             7'b0000000: alu_ctrl=4'b0000;
                                                              //add
32
                             7'b0100000: alu_ctrl=4'b0001;
                                                              //sub
33
                         endcase
34
                     end
35
                     3'b111: alu_ctrl=4'b0101;
                                                  //and
36
                     3'b110: alu_ctrl=4'b0110;
                                                  //or
37
                 endcase
38
             end
39
            7'b0110111:begin
40
                 alu_op2_sel=1;
41
                imm_type=4;
42
                wb\_se1=3;
43
                wb_en=1;
44
                 alu_ctrl=4'b0000; //lui
45
            end
46
            7'b0010111:begin
47
                 alu_op1_sel=1;
48
                 alu_op2_sel=1;
49
                 imm_type=4;
50
                 wb_se1=0;
51
                 wb_en=1;
52
                alu_ctrl=4'b0000; //auipc
53
            end
54
            7'b1101111:begin
55
                 jal=1;
56
                 alu_op1_sel=1;
57
                 alu_op2_sel=1;
58
                 imm_type=5;
59
                 wb_sel=1;
60
                 wb_en=1;
                 alu_ctrl=4'b0000; //jal
61
62
            end
63
            7'b1100111:begin
64
                 jalr=1;
                 alu_op1_sel=0;
65
66
                 alu_op2_sel=1;
67
                 imm_type=1;
68
                 wb\_sel=1;
69
                 wb_en=1;
70
                 alu_ctrl=4'b0000; //jalr
71
            end
72
            7'b1100011:begin
73
                 alu_op1_sel=1;
74
                 alu_op2_sel=1;
75
                 imm_type=3;
76
                 alu_ctrl=4'b0000;
77
                 case (inst[14:12])
78
                     3'b000: br_type=1; //beq
79
                     3'b001: br_type=2; //bne
80
                     3'b100: br_type=3; //blt
81
                     3'b101: br_type=4; //bge
```


```
82
                      3'b110: br_type=5; //bltu
 83
                      3'b111: br_type=6; //bgeu
 84
                 endcase
 85
             end
             7'b0000011:begin
 86
 87
                 case (inst[14:12])
 88
                      3'b010:begin
 89
                          alu_op1_sel=0;
                          alu_op2_sel=1;
 90
 91
                          imm_type=1;
 92
                          alu_ctrl=4'b0000;
 93
                          wb_se1=2;
 94
                          wb_en=1;
                                        //1w
 95
                      end
 96
                 endcase
 97
             end
 98
             7'b0100011:begin
 99
                 case (inst[14:12])
100
                      3'b010:begin
101
                          alu_op1_sel=0;
102
                          alu_op2_sel=1;
103
                          imm_type=2;
104
                          alu_ctrl=4'b0000;
105
                          mem\_we=1; //sw
106
                      end
107
                 endcase
108
             end
109
         endcase
110
     end
```

数据通路的差异

本实验数据通路



课件中的数据通路



- 1. CTRL 模块仅由 Inst[6:0] 控制,使得ALU控制信号必须由额外的 ALU_Control 模块控制
- 2. 跳转指令中仅支持 beq 指令
- 3. ALU模块的操作数种类更少,支持的指令更少

4. 回写的数据类型更少

体会

希望其他课实验手册都能像COD助教写的这么好