

Modalidade 1 (MG) × Modalidade 2 (MR) · 4 e 32 bits · TSMC 28 nm

Comparativo — RSA_APB

Autores

Matheus Grossi · Milena Resmer

Gerente

Alcides Costa

Os dois projetos

Mesma especificação (`apb_integration.pdf`), arquiteturas diferentes

	MG — Modalidade 1	**MR** — Modalidade 2
Pasta	`src/MG`, `RSA4/`, `RSA32_opt/`	`RSA_APB_MR/`
Núcleo de 32 bits	`rsa32/v2`: núcleo otimizado, com somadores *Kogge-Stone* (4 instâncias)	`rsa_core_32bits.sv`: tradução em SV do núcleo do cliente, com `DATA_WIDTH = 32`
Topo APB	5 blocos + *wrapper*: `data_io_top` (`adrec`, `data_o_mux`), `control`, `regbank`, `reset`, `rsa_wrapper_top` (`control`, `data`)	3 blocos: `rsa_apb_regs` (APB, mapa, PSLVERR, IRQ), `rsa_apb_seq` (sequenciador de START), `rsa_apb_rst_sync`
Núcleo dentro do topo	núcleo v2 integrado ao *wrapper*	núcleo reutilizado sem alteração; o *wrapper* decodifica `core_done`/`core_err`
Parâmetros do topo	32 bits de dados · 12 bits de endereço · `LOAD_GAP = 1`	32 bits de dados · 12 bits de endereço · `LOAD_GAP = 1` · `SRST_CYCLES = 2`
Verificação do topo	testbench dirigido + ambiente UVM (6 testes, 5 módulos SVA, cobertura IMC)	testbench dirigido em SV (sem UVM)

Fluxo percorrido por cada projeto

Etapas do design review (E01–E10)

Etapa	Evidência	MG	MR
4 bits	Simulação do núcleo (Verilog e SV)	OK†	OK†
4 bits	LEC Verilog × SystemVerilog	OK	parcial†
32 bits	Simulação do núcleo	OK	OK†
Topo APB	Simulação dirigida (RTL)	OK	OK
Topo APB	Ambiente UVM, SVA e cobertura	OK	não
Topo APB	Lint (Conformal)	OK	OK
Síntese	Netlist TSMC 28 nm (Genus 22.18)	OK	OK
Síntese	Restrições de tempo aplicadas (SDC)	OK	não
Pós-síntese	LEC RTL × netlist	OK	não
Pós-síntese	STA (setup)	OK	não
Pós-síntese	Simulação gate-level com SDF	OK	não
Automação	Scripts do fluxo	OK	parcial

† Reexecutado em 09/11/2026 numa cópia isolada, com os scripts e testbenches do próprio projeto, porque o log original não existia ou tinha sido sobrescrito.

RSA de 4 bits

Simulação e equivalência lógica Verilog × SystemVerilog

Simulação† — Xcelium 24.03, 40 vetores

Núcleo	Testbench	MG	MR
Verilog	`rsa_core_tb.sv`	40/40	40/40
SV	`rsa_core_tb.sv`	40/40	40/40
Verilog	`rsa_core_tb.v`	7/40	7/40
SV	`rsa_core_tb.v`	7/40	—

O `rsa_core_tb.v` é o mesmo arquivo nos dois projetos. Com ele, todo resultado sai 15; os 7 "aprovados" são os casos com $n = 0$, que esperam 15. Os mesmos núcleos passam 40/40 com o `rsa_core_tb.sv` do MR: o defeito está no testbench Verilog, não nos núcleos.

LEC — Conformal 23.20

	MG	MR†
Equivalentes	94	93
saídas / DFF	7 / 87	6 / 87
Não equivalentes	0	0
Abortados	0	0
Resultado	PASS	INCOMPLETE

No MR, a versão SV tem a saída `core_clk_o`, que o `rsa_core.v` não tem. Todos os pontos comparados são equivalentes, mas a saída sem par deixa a verificação incompleta. No MG, as duas versões têm `core_clk_o`.

Núcleo RSA de 32 bits

Simulação isolada do núcleo, sem APB

	MG	MR
RTL	`rsa32/v2`: `ctrl`, `mult`, `mod`, `top` + `kogge_stone_adder`	`rsa_core_32bits.sv`: `ctrl`, `mult`, `mod`, `core`
Testbench	`RSA32_opt/testbenches/testbench.sv`	`rtl/rsa_core_tb_32bits.sv`
Vetores	55 (inclui $N = 0$, operandos nulos/unitários e de 32 bits)	40
Resultado	**55 / 55 PASSED**	**40 / 40 PASSED**†
Execução	Xcelium 24.03, 05/11/2026 (E01/E03)	Xcelium 24.03, reexecução de 09/11/2026

Defeitos conhecidos do núcleo

A bancada `tb_rsa_core_fault` encontrou no núcleo do MG 7 divergências: DONE e ERROR juntos com $n = 0$, erro que não volta a zero e cargas sem intervalo (`LOAD_GAP = 0`). O cabeçalho do `rsa_apb_top.sv` do MR descreve os mesmos comportamentos no núcleo do cliente e os contorna no *wrapper*. Essa bancada não foi executada no núcleo do MR.

	MG	MR
Testbench dirigido	`testbench.sv`: **398** / **398** verificações, 134,98 μs	`rsa_apb_tb.sv`: **PASS, 2 236 verificações**, 2 293,98 μs
Escopo do dirigido	reset, banco de registradores (30 $\times$ 8), 10 operações RSA	reset, ID, campos reservados, vetores de borda e aleatórios, $n = 0$, IRQ, PSLVERR com BUSY, SRST em 300 instantes, PRESETn no meio da operação
UVM	6 testes, 5 módulos SVA, cobertura geral 89,15 %, funcional 100 % (4/4)	não há
Lint (Conformal)	0 erros · 22 *warnings* · 61 *notes*	0 erros · 30 *warnings* · 14 *notes*

Operação com módulo $n = 0$ (falhas F01/F02 do design review)

MG: STATUS = `0x06` (DONE e ERROR) e RESULT sobrescrito por `0xFFFFFFFF`. **MR**: o testbench verifica STATUS = `0x04` (só ERROR) e RESULT mantido, e passa. O *wrapper* do MR trata `core_done & core_err` como ERROR e só captura RESULT em `core_done & ~core_err`.

Síntese TSMC 28 nm

Genus 22.18 · tcbn28hpcplusbwp30p140 · tt1v25c

	MG	MR	MR − MG
Células	2 562	2 188	−374 (−14,6 %)
sequenciais	706	706	0
inversores	176	173	−3
lógica / *buffer*	1 680	1 309	−371
Área (μm²)	2 808,16	2 715,55	−92,6 (−3,3 %)
sequencial	1 747,49	1 707,17	−40,3
combinacional	1 060,67	1 008,38	−52,3
Clock aplicado	10 ns (100 MHz)	nenhum	
WNS / TNS	+5 470 ps / 0	sem caminhos	
Potência de fuga (μW)	20,25	18,60	−1,65
Potência total (μW)	529,4	123,5	n/c*

* n/c: não comparável, porque o MR não tem clock definido.

MR sintetizado sem restrições

O `run.tcl` lê `sdc/rsa_core.sdc`, que cria o clock na porta `core_clk`. O topo APB não tem essa porta (o clock é `pclk_i`), e os 7 comandos do SDC falharam. Sem clock, não há análise de tempo, e a potência dinâmica não tem frequência de referência. O `sdc/rsa_apb.sdc`, que é o SDC correto, não foi usado.

- O MR também não roda `syn_opt` (comentado no `run.tcl`).
- Uma síntese sem restrição de tempo tende a priorizar área. Por isso, a diferença de área ainda não é uma comparação justa.

Pós-síntese

Netlist, equivalência, STA e simulação com SDF

	MG	MR
Netlist e SDF	gerados (`write_hdl`, `write_sdf`)	gerados (`amba_3_apb_rsa_apb_top-gatelevel.v` / `.sdf`)
LEC RTL × netlist	**PASS**: 741 pontos equivalentes (35 saídas + 706 DFF), 0 não equivalentes	não executado: o `run-svlg2gates.do` aponta para `../lib/typical.lib` e `genus/synth/rsa_core-gatelevel.v`, que não existem
STA (setup)	sem violações a 100 MHz; pior caminho `paddr_i[6]` → `pslverr_o`, slack +5 470 ps	sem clock definido, não há caminhos analisados
Simulação com SDF	**398** / **398**, 0 *timing violations*, 100 % dos atrasos do SDF anotados	não executada

Conclusões

O que cada projeto tem de mais forte e o que falta

MG — fluxo completo

- Fluxo completo até a simulação gate-level com SDF.
- UVM com cobertura medida e LEC RTL $\times$ netlist PASS.
- Falta: o topo ainda expõe F01/F02 com $n = 0$ (STATUS `0x06`, RESULT sobrescrito).

MR — topo mais enxuto e robusto a erro

- Topo com 3 blocos e 14,6 % menos células.
- Testbench dirigido mais amplo (2 236 verificações), e o caso $n = 0$ se comporta como pede o datasheet.
- Falta: síntese com `rsa_apb.sdc`, STA, LEC RTL $\times$ netlist, simulação com SDF e cobertura.

Pendências encontradas nesta comparação

- `rsa_core_tb.v` (comum aos dois) reprova núcleos corretos: 7/40.
- MR: os scripts gravam todos no mesmo `logs/xrun_svlog.log`, e só o log do topo APB sobreviveu. O `xrun_svlog_apb.sh` aponta para `../rtl/rsa_apb_top.sv` e `../rtl/rsa_apb_tb.sv`, mas esses arquivos hoje estão em `rtl/RSA_APB/`.