TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH

BÁO CÁO THỰC HÀNH

CE118 – LAB02

Thiết kế máy trạng thái hữu hạn (FSM Moore & Mealy)

Họ và tên	Dương Gia Thịnh
MSSV	25521759
Lớp	VMTN2025
Giảng viên hướng dẫn	Nguyễn Thành Nhân
Công cụ	Quartus II 13.0sp1
Phương pháp thiết kế	Schematic (Block Diagram/Schematic File – .bdf)
Linh kiện (Device)	DE2KIT
Ngày thực hiện	21/10/2026

0. Đề bài và yêu cầu đề bài

Đề bài :

Thiết kế bộ phát hiện số cuối của mã số sinh viên (số thứ 8) theo quy ước sử dụng Moore và Mealy:

- Nếu số thứ 7 là số lẻ thì chuyển số cuối ấy thành 4-bit, nếu chưa đủ sinh viên thêm các bit 0 vào đầu. (VD: số cuối MSSV là 2 thì dãy cần phát hiện là 0010, số cuối MSSV là 9 thì dãy cần phát hiện là 1001).
- Nếu số thứ 7 là số chẵn thì lấy số cuối trừ đi 2 và chuyển số cuối ấy thành 3-bit, riêng các bạn sinh viên có số cuối là 0,1,2 thì số sau khi trừ lần lượt là 5, 6, 7. Nếu chưa đủ sinh viên thêm các bit 0 vào đầu. (VD: số cuối MSSV là 0 thì dãy cần phát hiện là 101, số cuối MSSV là 3 thì dãy cần phát hiện là 001).

Khi phát hiện đúng số cuối theo quy ước trên thì output = 1, ngược lại bằng 0

Phần thực hành (số cuối MSSV):

Mục	Giá trị
MSSV	2 5 5 2 1 7 5 9
Số thứ 7	5 (số lẻ)
Số thứ 8 (số cuối)	9
Quy ước áp dụng	Số thứ 7 lẻ → đổi số cuối sang 4 bit
Dãy cần phát hiện	1001

Phần làm thêm (toàn bộ MSSV):


Input là một chữ số (0–9). Output Z = 1 khi nhận lần lượt 2, 5, 5, 2, 1, 7, 5, 9 (Z = 1 tại số 9 cuối cùng); ngược lại Z = 0.

BÀI 1 – THỰC HÀNH: BỘ PHÁT HIỆN DÃY 1001

1A. FSM MOORE

1A.1. Sơ đồ trạng thái

Sơ đồ trạng thái Moore – Bài 1 (dãy 1001)



1A.2. Mã hóa trạng thái

Trạng thái	Ý nghĩa	Mã Q2 Q1 Q0
S0	Chờ nhận 1	000
S1	Chờ nhận 0	001
S2	Chờ nhận 0	010
S3	Chờ nhận 1	011
S4	Xuất 1	100

1A.3. Bảng chuyển trạng thái

Trạng thái hiện tại	Q2 Q1 Q0	Kế tiếp (X=0)	Kế tiếp (X=1)	Z
S0	000	000	001	0
S1	001	010	010	0
S2	010	011	001	0
S3	011	000	100	0
S4	100	010	001	1


1A.4. Phương trình logic

Biến	Phương trình
D2	Q2’Q1Q0X
D1	Q2’Q1’Q0’X’ + Q2Q1’Q0’X’ + Q2’Q1’Q0X’
D0	Q2’Q1Q0’ + Q2’Q1’X + Q1’Q0’X
Y (output)	Q2


1A.5. Sơ đồ mạch trên Quartus II (Schematic)

Sơ đồ mạch Moore – Bài 1


Mạch state memory




Mạch next state logic



Mạch chính




Mạch đóng gói



1A.6. Waveform mô phỏng


Waveform Moore – Bài 1



1B. FSM MEALY

1B.1. Sơ đồ trạng thái

Sơ đồ trạng thái Mealy – Bài 1 (dãy 1001)



1B.2. Mã hóa trạng thái (dự kiến 4 trạng thái, thêm/bớt hàng nếu khác)

Trạng thái	Ý nghĩa	Mã Q1 Q0
S0	Chờ nhận 1	00
S1	Chờ nhận 0	01
S2	Chờ nhận 0	10
S3	Chờ nhận 1 / Nhận 1 xuất Output = 1 quay về S1 , Nhận 0 xuất Output = 0 quay về S0	11

1B.3. Bảng chuyển trạng thái (X: ngõ vào 1 bit, Z: ngõ ra)

Trạng thái hiện tại	Q1 Q0	Kế tiếp (X=0)	Kế tiếp (X=1)	Z (X=0)	Z (X=1)
S0	S0	00	01	0	0
S1	S1	10	01	0	0
S2	S2	11	01	0	0
S3	S3	00	001	1	0


1B.4. Phương trình logic

Biến	Phương trình
D1	X(Q1⊕Q0)
D0	X1’ + Q1Q0’
Y	Q1Q0X


1B.5. Sơ đồ mạch trên Quartus II (Schematic)

Sơ đồ mạch Mealy – Bài 1


Mạch next state logic




Mạch State memory



Mạch chính




Mạch đã đóng gói



1B.6. Waveform mô phỏng

Waveform Mealy – Bài 1




BÀI 2 – LÀM THÊM: BỘ PHÁT HIỆN MSSV 25521759

2A. FSM MOORE

2A.1. Sơ đồ trạng thái

Sơ đồ trạng thái Moore – Bài làm thêm (MSSV 25521759)



2A.2. Mã hóa trạng thái (dự kiến 9 trạng thái, thêm/bớt hàng nếu khác)

Trạng thái	Ý nghĩa	Mã Q3 Q2 Q1 Q0
S0	Chưa nhận số nào	0000
S1	2	0001
S2	2 5	0010
S3	2 5 5	0011
S4	2 5 5 2	0100
S5	2 5 5 2 1	0101
S6	2 5 5 2 1 7	0110
S7	2 5 5 2 1 7 5	0111
S8	2 5 5 2 1 7 5 9 (Z = 1)	1000

2A.3. Bảng chuyển trạng thái

Trạng thái hiện tại	Q3 Q2 Q1 Q0	Input đúng cần nhận	I = Đúng	I = 2	I = 5	I = Các TH còn lại	Y OUTPUT
S0	0000	2	S1,I=2	S1	S0	S0	0
S1	0001	5	S2,I=5	S1	S2	S0	0
S2	0010	5	S3,I=5	S1	S3	S0	0
S3	0011	2	S4,I=2	S4	S0	S0	0
S4	0100	1	S5,I=1	S1	S2	S0	0
S5	0101	7	S6,I=7	S1	S0	S0	0
S6	0110	5	S7,I=5	S1	S7	S0	0
S7	0111	9	S8,I=9	S1	S0	S0	0
S8	1000	–	X	S1	S0	S0	1


2A.4. Phương trình logic

Biến	Phương trình
D3	S7I9
D2	S3I2 + S4I1 + S5I7 + S6I5
D1	S1I5 + S4I5 + S2I5 + S5I7 + S6I5
D0	(S3)'I2 + S2I5 + S4I1 + S6I5
Y	Q2Q1Q0


2A.5. Sơ đồ mạch trên Quartus II (Schematic)

Sơ đồ mạch Moore – Bài làm thêm


Input decoder




D0




D1


Input_Dec
INPU
AND
OR
OUTPU
D1
State_Dec
inst


D2



Input_Dec
INPU
AND
inst9
OR
OUTPU
D2
State_Dec
inst

D3




Next state logic





2A.6. Waveform mô phỏng


Waveform Moore – trường hợp đúng (2, 5, 5, 2, 1, 7, 5, 9)



2B. FSM MEALY

2B.1. Sơ đồ trạng thái

Sơ đồ trạng thái Mealy – Bài làm thêm (MSSV 25521759)



2B.2. Mã hóa trạng thái (dự kiến 8 trạng thái, thêm/bớt hàng nếu khác)

Trạng thái	Ý nghĩa	Mã Q2 Q1 Q0
S0	Chưa nhận số nào	000
S1	2	001
S2	2 5	010
S3	2 5 5	011
S4	2 5 5 2	100
S5	2 5 5 2 1	101
S6	2 5 5 2 1 7	110
S7	2 5 5 2 1 7 5	111

2B.3. Bảng chuyển trạng thái

Trạng thái hiện tại	Q2 Q1 Q0	Input đúng cần nhận	Input đúng / Output	Input = 2 / Output	Input = 5 / Output	Các TH Input khác / Output
S0	000	2	S1 / 0	S1 / 0	S0 / 0	S0 / 0
S1	001	5	S2 / 0	S1 / 0	S2 / 0	S0 / 0
S2	010	5	S3 / 0	S1 / 0	S3 / 0	S0 / 0
S3	011	2	S4 / 0	S4 / 0	S0 / 0	S0 / 0
S4	100	1	S5 / 0	S1 / 0	S2 / 0	S0 /0
S5	101	7	S6 / 0	S1 / 0	S0 / 0	S0 / 0
S6	110	5	S7 / 0	S1 / 0	S7 / 0	S0 / 0
S7	111	9	S0 / 1	S1 / 0	S0 / 0	S0 / 0


2B.4. Phương trình logic

Biến	Phương trình
D2	S3I2 + S4I1 + S5I7 + S6I5
D1	S1I5 + S4I5 + S2I5 + S5I7 + S6I5
D0	(S3)'I2 + S2I5 + S4I1 + S6I5
Y (output)	Q2Q1Q0


2B.5. Sơ đồ mạch trên Quartus II (Schematic)

Sơ đồ mạch Mealy – Bài làm thêm


Mạch next state logic




D0


Input_Dec
State_Dec
AND
NOT
OR
OUTPUT
D0


D1


Input_Dec
State_Dec
AND
OR
OUTPUT
D1


D2



Mạch chính




Mạch đã đóng gói




2B.6. Waveform mô phỏng

Waveform Mealy – trường hợp đúng (2, 5, 5, 2, 1, 7, 5, 9)



Waveform Mealy – trường hợp sai (2,5,5,2,1,7,8,9)



BÀI 6 – MÁY BÁN HÀNG CÓ TRẢ LẠI TIỀN (FSM MOORE THUẦN TÚY)

6.1. Đặc tả bài toán (sản phẩm giá 15 nghìn đồng, thiết kế bằng Schematic trên Quartus II)

Tín hiệu	Hướng	Số bit	Ý nghĩa
clk	Vào	1	Xung clock
reset	Vào	1	Ưu tiên cao nhất: xóa số dư, về S0, không phát lệnh hoàn tiền
coin	Vào	2	00: không có tiền; 01: 5 nghìn; 10: 10 nghìn; 11: mã lỗi
coin_valid	Vào	1	Chỉ xử lý coin khi coin_valid = 1 (mỗi cạnh clock có coin_valid = 1 là một lần nhận tiền)
cancel	Vào	1	Hủy giao dịch, hoàn toàn bộ số dư; ưu tiên hơn coin_valid
vend	Ra	1	Phát sản phẩm, 1 chu kỳ
refund_valid	Ra	1	= 1 đúng khi có tiền phải trả
refund_value	Ra	4	Số tiền trả lại, đơn vị nghìn đồng (0, 5 hoặc 10)
error	Ra	1	Báo lỗi 1 chu kỳ khi coin_valid = 1 và coin = 11, giữ nguyên số dư

6.2. Mã hóa trạng thái và ngõ ra Moore

Trạng thái	Ý nghĩa	Mã Q3 Q2 Q1 Q0	vend	refund_valid	refund_value	error
S0	Đang giữ 0 nghìn	0000	0	0	0	0
S5	Đang giữ 5 nghìn	0001	0	0	0	0
S10	Đang giữ 10 nghìn	0010	0	0	0	0
VEND	Bán, không trả dư	0011	1	0	0	0
VEND_REFUND5	Bán và trả dư 5	0100	1	1	5	0
REFUND5	Hủy, hoàn 5	0101	0	1	5	0
REFUND10	Hủy, hoàn 10	0110	0	1	10	0
CANCEL_EMPTY	Hủy khi số dư = 0	0111	0	0	0	0
ERR_S0	Báo lỗi, số dư 0	1000	0	0	0	1
ERR_S5	Báo lỗi, giữ 5	1001	0	0	0	1
ERR_S10	Báo lỗi, giữ 10	1010	0	0	0	1

6.3. Bảng chuyển trạng thái

Reset = 1 (ở mọi trạng thái): về S0, xóa số dư, không phát lệnh hoàn tiền. Các trạng thái hoàn tất chỉ tồn tại 1 chu kỳ rồi về S0, bỏ qua ngõ vào.

Trạng thái hiện tại	Mã Q3 Q2 Q1 Q0	cancel = 1	Không có tiền (coin_valid = 0 hoặc coin = 00)	coin_valid = 1, coin = 01	coin_valid = 1, coin = 10	coin_valid = 1, coin = 11
S0	0000	CANCEL_EMPTY	S0	S5	S10	ERR_S0
S5	0001	REFUND5	S5	S10	VEND	ERR_S5
S10	0010	REFUND10	S10	VEND	VEND_REFUND5	ERR_S10
VEND	0011	S0	S0	S0	S0	S0
VEND_REFUND5	0100	S0	S0	S0	S0	S0
REFUND5	0101	S0	S0	S0	S0	S0
REFUND10	0110	S0	S0	S0	S0	S0
CANCEL_EMPTY	0111	S0	S0	S0	S0	S0
ERR_S0	1000	S0	S0	S0	S0	S0
ERR_S5	1001	S5	S5	S5	S5	S5
ERR_S10	1010	S10	S10	S10	S10	S10

Ưu tiên: reset > cancel > coin_valid. Khi cancel = 1 và coin_valid = 1 cùng cạnh chỉ xử lý hủy.


6.4. Phương trình logic


Biến	Phương trình
nhan5	cancel’.coin_valid.coin01
nhan10	Cancel’.coin_valid.coin10
loi	Cancel’.coin_valid.coin11
giu	Cancel’.(coin_valid’ + coin00)
D3	Loi.(S0 + S5 + S10)
D2	cancel (S0 + S5 + S10) + nhan10.S10
D1	Cancel.(S0 + S10) + nhan10.(S0 + S5) + nhan5.(S5 + S10) + S1.giu + S10.loi + ERR_S10


Biến	Phương trình
D0	nhan5.(S0 + S10) + nhan10.S5+ cancel.(S0+S5) + S5.giu + S5.loi + ERR.S5
vend	VEND+VEND-REFUND5
refund_valid	REFUND5 + REFUND10 + VEND-REFUND5
refund_value	4 BIT : R3 = REFUND10 , R2 = VEND-REFUND5 + REFUND5 , R1 = R3, R0 = R2
error	ERR_S10 + ERR_S5 + ERR_s0

6.5. Sơ đồ mạch trên Quartus II (Schematic)


Sơ đồ mạch tổng thể – Bài 6









Khối next-state logic và Flip-Flop – Bài 6




Khối D3




Khối D2




Khối D1




Khối D0



Khối output logic – Bài 6






6.6. Bảng kiểm thử bắt buộc


STT	Tình huống	Input / điều kiện	Output mong đợi	Kết quả
1	5 + 5 + 5	coin_valid = 1, coin = 01 (3 lần)	vend = 1 một chu kỳ, refund_valid = 0	✓Đúng ☐ Sai
2	10 + 5	coin = 10 rồi coin = 01	vend = 1, refund_valid = 0	✓Đúng ☐ Sai
3	5 + 10	coin = 01 rồi coin = 10	vend = 1, refund_valid = 0	✓Đúng ☐ Sai
4	10 + 10	coin = 10 (2 lần)	vend = 1, refund_valid = 1, refund_value = 5	✓Đúng ☐ Sai
5	Hủy sau 5	coin = 01 rồi cancel = 1	vend = 0, refund_valid = 1, refund_value = 5	✓Đúng ☐ Sai
6	Hủy sau 10	coin = 10 rồi cancel = 1	vend = 0, refund_valid = 1, refund_value = 10	✓Đúng ☐ Sai
7	Hủy khi số dư = 0	cancel = 1 ở S0	vend = 0, refund_valid = 0	✓Đúng ☐ Sai
8	Hủy đồng thời nhận tiền	Đang giữ 5, cancel = 1 và coin_valid = 1, coin = 10	Chỉ hoàn 5, vend = 0	✓Đúng ☐ Sai
9	Mã lỗi khi có số dư	Đang giữ 5 hoặc 10, coin_valid = 1, coin = 11	error = 1 một chu kỳ, giữ nguyên số dư	✓Đúng ☐ Sai
10	coin = 00 / coin_valid = 0	coin = 00 hoặc coin_valid = 0 khi đang giữ tiền	Số dư không đổi, không có output	✓Đúng ☐ Sai
11	Nhập tiền trong chu kỳ hoàn tất	coin_valid = 1 ở chu kỳ VEND / REFUND	Bỏ qua, về S0	✓Đúng ☐ Sai
12	Reset khi đang giữ tiền	reset = 1 khi ở S5 hoặc S10	Về S0, không phát refund_valid	✓Đúng ☐ Sai
13	Một số trường hợp nhập coin = 11 khác	coin_valid = 1 , coin = 11 , khi ở S0,S5 hoạc S10	error = 1 một chu kỳ, giữ nguyên số dư	✓Đúng ☐ Sai

6.7. Waveform mô phỏng


Waveform Bài 6 – Ca 1 đến 4 (5+5+5, 10+5, 5+10, 10+10)



Waveform Bài 6 – Ca 5 đến 8 (các trường hợp hủy)



Waveform Bài 6 – Ca 9 đến 11 (error, coin = 00, nhập khi hoàn tất)



BÀI 5 – KHÓA MÃ CÓ GIỚI HẠN SỐ LẦN NHẬP SAI (FSM MOORE THUẦN TÚY)

5.1. Đề bài

Thiết kế khóa dùng PIN với mã là 4 số cuối MSSV. Ngõ vào digit[3:0], key_valid và cancel đều đồng bộ.

Yêu cầu thiết kế

- Mỗi lần key_valid = 1 nhận một chữ số. Một lượt gồm đúng 4 chữ số hợp lệ, không chồng lấp giữa các lượt. Mã sai chỉ được kết luận khi nhận đủ 4 chữ số.
- Sai một lượt thì tăng số lần sai liên tiếp. Sai 3 lượt liên tiếp thì locked = 1 trong 20 chu kỳ. PIN đúng thì unlock = 1 trong 5 chu kỳ và xóa số lần sai.
- Trong lúc nhập, cancel xóa lượt hiện tại nhưng không xóa số lần sai. Chữ số 10 đến 15 khi key_valid = 1 phát error, hủy lượt và không tăng số lần sai. Ưu tiên cancel hơn key_valid.
- Khi đang mở hoặc bị khóa, bỏ qua toàn bộ thao tác nhập và cancel. Tính chu kỳ đầu của khoảng 5 hoặc 20 chu kỳ ngay sau cạnh vào trạng thái đó. Hết khóa thì xóa số lần sai và cho nhập lượt mới.

Kiểm thử bắt buộc

Đúng ngay lần đầu, sai hai lần rồi đúng, sai ba lần, cancel sau 3 chữ số, nhập trong khi locked và reset trong khi locked. Kiểm tra chính xác độ dài unlock và locked, kể cả tại cạnh kết thúc đếm.

5.2. Đặc tả bài toán (PIN là 4 số cuối MSSV 25521759)

Vị trí	Trạng thái chờ	Chữ số đúng
Chữ số thứ 1	WAIT_D1	1
Chữ số thứ 2	WAIT_D2	7
Chữ số thứ 3	WAIT_D3	5
Chữ số thứ 4	WAIT_D4	9

Tín hiệu	Hướng	Độ rộng	Ý nghĩa
clk	Vào	1	Xung clock
reset	Vào	1	Ưu tiên cao nhất
digit	Vào	4	Chữ số nhập (0–9 hợp lệ, 10–15 không hợp lệ)
key_valid	Vào	1	= 1: nhận một chữ số
cancel	Vào	1	Xóa lượt hiện tại, giữ số lần sai; ưu tiên hơn key_valid

Tín hiệu	Hướng	Độ rộng	Ý nghĩa
unlock	Ra	1	= 1 trong 5 chu kỳ khi PIN đúng
locked	Ra	1	= 1 trong 20 chu kỳ khi sai 3 lượt liên tiếp
error	Ra	1	Báo lỗi khi key_valid = 1 và digit = 10…15

5.3. Thanh ghi nội bộ (datapath)

Thanh ghi	Độ rộng	Quy tắc cập nhật
wrong	1 bit	Xóa về 0 khi bắt đầu lượt mới; chữ số không khớp vị trí thì wrong = 1; xóa khi hủy hoặc digit 10…15
fail_count	2 bit	Tăng sau mỗi lượt sai; giữ khi cancel hoặc digit 10…15; xóa khi nhập đúng hoặc hết khóa
timer	5 bit	Đặt 0 khi vào OPEN / LOCKED; kết thúc OPEN khi timer = 4, kết thúc LOCKED khi timer = 19

5.4. Mã hóa trạng thái và ngõ ra Moore (thêm trạng thái ERROR để error cũng là ngõ ra Moore thuần túy)

Trạng thái	Ý nghĩa	Mã Q2 Q1 Q0	unlock	locked	error
WAIT_D1	Chờ chữ số thứ 1 (đúng = 1)	000	0	0	0
WAIT_D2	Chờ chữ số thứ 2 (đúng = 7)	001	0	0	0
WAIT_D3	Chờ chữ số thứ 3 (đúng = 5)	010	0	0	0
WAIT_D4	Chờ chữ số thứ 4 (đúng = 9)	011	0	0	0
OPEN	Mở khóa, 5 chu kỳ	100	1	0	0
LOCKED	Bị khóa, 20 chu kỳ	101	0	1	0
ERROR	Chữ số không hợp lệ	110	0	0	1

5.5. Bảng chuyển trạng thái

Thứ tự ưu tiên: reset > cancel > key_valid.

Ở OPEN và LOCKED bỏ qua toàn bộ thao tác nhập và cancel.

Trạng thái hiện tại	Điều kiện	D2D1D0	Trạng thái kế tiếp	wrong kế tiếp	fail_count kế tiếp	timer kế tiếp
Mọi trạng thái	reset = 1	000	WAIT_D1	0	0	0
WAIT_D1	cancel = 1	000	WAIT_D1	0	Giữ	0
WAIT_D1	cancel = 0, key_valid = 0 (giữ trạng thái chờ)	000	WAIT_D1	0	Giữ	0

Trạng thái hiện tại	Điều kiện	D2D1D0	Trạng thái kế tiếp	wrong kế tiếp	fail_count kế tiếp	timer kế tiếp
WAIT_D1	cancel = 0, key_valid = 1, digit = 10…15	110	ERROR	0	Giữ	0
WAIT_D1	cancel = 0, key_valid = 1, digit = 1 (đúng vị trí)	001	WAIT_D2	0	Giữ	0
WAIT_D1	cancel = 0, key_valid = 1, digit = 0…9 và ≠ 1 (sai vị trí)	001	WAIT_D2	1	Giữ	0
WAIT_D2	cancel = 1	000	WAIT_D1	0	Giữ	0
WAIT_D2	cancel = 0, key_valid = 0 (giữ trạng thái chờ)	001	WAIT_D2	Giữ	Giữ	0
WAIT_D2	cancel = 0, key_valid = 1, digit = 10…15	110	ERROR	0	Giữ	0
WAIT_D2	cancel = 0, key_valid = 1, digit = 7 (đúng vị trí)	010	WAIT_D3	Giữ	Giữ	0
WAIT_D2	cancel = 0, key_valid = 1, digit = 0…9 và ≠ 7 (sai vị trí)	010	WAIT_D3	1	Giữ	0
WAIT_D3	cancel = 1	000	WAIT_D1	0	Giữ	0
WAIT_D3	cancel = 0, key_valid = 0 (giữ trạng thái chờ)	010	WAIT_D3	Giữ	Giữ	0
WAIT_D3	cancel = 0, key_valid = 1, digit = 10…15	110	ERROR	0	Giữ	0
WAIT_D3	cancel = 0, key_valid = 1, digit = 5 (đúng vị trí)	011	WAIT_D4	Giữ	Giữ	0
WAIT_D3	cancel = 0, key_valid = 1, digit = 0…9 và ≠ 5 (sai vị trí)	011	WAIT_D4	1	Giữ	0
WAIT_D4	cancel = 1	000	WAIT_D1	0	Giữ	0
WAIT_D4	cancel = 0, key_valid = 0	011	WAIT_D4	Giữ	Giữ	0
WAIT_D4	cancel = 0, key_valid = 1, digit = 10…15	110	ERROR	0	Giữ	0
WAIT_D4	cancel = 0, key_valid = 1, wrong = 0 và digit = 9 (PIN đúng)	100	OPEN	0	0	0
WAIT_D4	cancel = 0, key_valid = 1, (wrong = 1 hoặc digit ≠ 9), fail_count < 2	000	WAIT_D1	0	+1	0
WAIT_D4	cancel = 0, key_valid = 1, (wrong = 1 hoặc digit ≠ 9), fail_count = 2	101	LOCKED	0	+1(THÀNH 3)	0
OPEN	timer < 4	100	OPEN	0	0	+1
OPEN	timer = 4 (hết thời gian mở)	000	WAIT_D1	0	0	0
LOCKED	timer < 19	101	LOCKED	0	Giữ 3	+1

Trạng thái hiện tại	Điều kiện	D2D1D0	Trạng thái kế tiếp	wrong kế tiếp	fail_count kế tiếp	timer kế tiếp
LOCKED	timer = 19 (hết khóa)	000	WAIT_D1	0	0	0
ERROR	cancel = 1	000	WAIT_D1	0	Giữ	0
ERROR	cancel = 0, key_valid = 0	000	WAIT_D1	0	Giữ	0
ERROR	cancel = 0, key_valid = 1, digit = 10…15	110	ERROR	0	Giữ	0
ERROR	cancel = 0, key_valid = 1, digit = 1 (đúng)	001	WAIT_D2	0	Giữ	0
ERROR	cancel = 0, key_valid = 1, digit = 0…9 và ≠ 1 (sai)	001	WAIT_D2	1	Giữ	0

5.6. Phương trình logic (sau khi rút gọn)

bad = key_valid.digit3.(digit2 + digit1)

ok_d = key_valid .bad’

eq9 = digit == 1001

success = WAIT_D4.cancel’.ok_d. wrong’.eq9

fail_ev = WAIT_D4 · cancel’.ok_d.(wrong + eq9’)

F2 = fail.fail0’

end_open = OPEN.(timer == 4)

end_lock = LOCKED.(timer == 19)

to_ERROR = cancel’.bad.(W1+W2+W3+W4+ERROR)

to_W2 = cancel’.ok_d.(W1 + ERROR)+cancel’.key_valid’.W2

to_W3 = cancel’.ok_d·W2 + cancel’.key_valid’.W3

to_W4 = ¬cancel.ok_d·W3 + ‘cancel.key_valid’.W4

to_OPEN = success + OPEN.end_open’

to_LOCKED = fail_ev.F2 + LOCKED.end_lock’

to_W1 = cancel.(W1+W2+W3+W4+ERROR) + ‘cancel.key_valid’.(W1+ERROR) + fail_ev.F2’ +end_open + end_lock

D2 = reset’.(to_OPEN + to_LOCKED + to_ERROR)

D1 = reset’.(to_W3 + to_W4 + to_ERROR)

D0 = reset’.(to_W2 + to_W4 + to_LOCKED)

Ghi chú: reset dùng đồng bộ trong D2, D1, D0 (nhân reset’);

State_Memory nối thêm CLRN = reset’ nên trạng thái về 000 ngay khi reset = 1.

1. Khối wrong (Dùng 1 DFF)

- **Số lượng DFF:** 1 con.
- **Thiết kế bên trong:**
    - Phương trình: set_wrong = cancel’.good_d.[(W1+ERROR)·eq1’+W2·eq7’ + W3·eq5’];
    - hold_wrong = cancel’.[(key_valid’+ good_d).(W2+W3) + key_valid’.W4]
    - D_wrong = reset’.(set_wrong + hold_wrong.wrong).
    - Nối ngõ ra của tổ hợp logic này vào chân D.
    - Chân Q chính là tín hiệu wrong.

- **Đóng gói ra bên ngoài (Input/Output pins):**
    - **Input:** reset, cancel, key_valid, I3..I0, Q2, Q1, Q0, CLK
    - (khối con: SetWrong, HoldWrong, Datapath_Wrong, D_Wrong).
    - **Output:** wrong.

2. Khối fail_count (Dùng 2 DFF)


- **Số lượng DFF:** 2 con (đặt tên ngõ ra là fail1 và fail0).
- **Thiết kế bên trong:**
    - **Tạo biến trung gian clr_fail** = reset + success + end_lock
    - **Chân D của DFF fail1:** Ráp phương trình clr_fail'.(fail1 + fail0 · fail_ev)
    - **Chân D của DFF fail0:** Ráp phương trình clr_fail'((fail0 ⊕ fail_ev) + fail1.fail0)
- **Đóng gói ra bên ngoài (Input/Output pins):**
    - **Input:** Q2, Q1, Q0, I3..I0, key_valid, cancel, wrong, t4..t0, reset, CLK (khối con: Fail_EV, Clr_Fail, Success, End_Lock, D_Fail1, D_Fail0).
    - **Output:** fail1_out, fail0_out (= fail_count[1..0]);
    - F2 = fail1·fail0' được tính trong khối To_LOCKED.

3. Khối timer (Dùng 5 DFF)


- **Số lượng DFF:** 5 con (tương ứng ngõ ra t4, t3, t2, t1, t0).
- **Thiết kế bên trong:**
    - Tạo tín hiệu cho phép đếm: run_timer = reset'.(OPEN.end_open' + LOCKED.end_lock') (khối Timer + DTimer, xuất t4..t0).
    - Để tạo bộ đếm lên (Counter) từ 5 DFF rời, bạn nối chân D của chúng như sau:
        - D0 = run_timer.t0'
        - D1 = run_timer.(t1 ⊕ t0)
        - D2 = run_timer.(t2 ⊕ (t1.t0))
        - D3 = run_timer.(t3 ⊕ (t2.t1.t0))
        - D4 = run_timer.(t4 ⊕ (t3.t2.t1.t0))


5.7. Sơ đồ mạch trên Quartus II (Schematic)

Sơ đồ mạch tổng thể – Bài 5




Khối next-state logic và Flip-Flop trạng thái – Bài 5








Khối wrong, fail_count và timer – Bài 5



Khối output logic – Bài 5







5.8. Bảng kiểm thử bắt buộc


STT	Tình huống	Input / điều kiện	Output mong đợi	Output thực tế	Kết quả
1	Đúng ngay lần đầu	key_valid = 1, digit = 1, 7, 5, 9	unlock = 1 đúng 5 chu kỳ, fail_count = 0	unlock = 1 từ 90 → 190 ns (5 chu kỳ); fail = 0	✓Đúng ☐ Sai
2	Sai hai lần rồi đúng	2 lượt sai, sau đó 1, 7, 5, 9	Không locked; unlock = 1 đúng 5 chu kỳ; fail_count xóa	fail 1 (290 ns) → 2 (370 ns); unlock 450 → 550 ns (5 chu kỳ); fail về 0 tại 450 ns; locked = 0	✓Đúng ☐ Sai
3	Sai ba lần	3 lượt sai liên tiếp	locked = 1 đúng 20 chu kỳ; hết khóa thì xóa fail_count	locked 250 → 650 ns (20 chu kỳ); fail = 3 khi khóa, về 0 tại 650 ns; sau đó nhập đúng mở 770 → 870 ns	✓Đúng ☐ Sai
4	Sai ở chữ số cuối	1, 7, 5 rồi digit ≠ 9	Chỉ kết luận sai sau khi đủ 4 chữ số; fail_count tăng 1	Lượt 1-7-5-8: fail lên 1 đúng tại cạnh chữ số thứ 4 (90 ns), không sớm hơn	✓Đúng ☐ Sai
5	Cancel sau 3 chữ số	1, 7, 5 rồi cancel = 1	Xóa lượt, về WAIT_D1, giữ fail_count	Cancel tại 170 ns: State về 000, fail giữ 1	✓Đúng ☐ Sai
6	Cancel và key_valid cùng lúc	cancel = 1, key_valid = 1	Chỉ xử lý cancel	Cancel + digit 9 cùng cạnh (250 ns): về 000, không mở khóa	✓Đúng ☐ Sai
7	Chữ số không hợp lệ	key_valid = 1, digit = 10…15	error = 1, hủy lượt, không tăng fail_count	Digit 12 tại 290 ns: error 290 → 310 ns (1 chu kỳ), fail giữ 1	✓Đúng ☐ Sai
8	key_valid = 0	key_valid = 0 giữa lượt	Giữ nguyên trạng thái chờ	Có nhịp key_valid = 0 xen giữa: State giữ nguyên, vẫn mở 450 → 550 ns	✓Đúng ☐ Sai

STT	Tình huống	Input / điều kiện	Output mong đợi	Output thực tế	Kết quả
9	Nhập khi đang OPEN	key_valid / cancel khi unlock = 1	Bỏ qua toàn bộ	Nhập 1, 7, cancel, 5 trong 90 → 190 ns: bị bỏ qua, unlock vẫn đúng 5 chu kỳ	✓Đúng ☐ Sai
10	Nhập khi đang LOCKED	key_valid / cancel khi locked = 1	Bỏ qua toàn bộ	Nhập PIN, cancel, digit 12 trong lúc khóa: bị bỏ qua, locked 450 → 850 ns (20 chu kỳ), error = 0	✓Đúng ☐ Sai
11	Reset khi đang locked	reset = 1 khi locked = 1	Về WAIT_D1, locked = 0, xóa số lần sai	Reset lúc 1240 ns: locked về 0 ngay (State_Memory xóa bằng CLRN), fail về 0; nhập đúng sau đó mở 1330 → 1430 ns	✓Đúng ☐ Sai
12	Độ dài unlock và locked	Đo tại cạnh kết thúc đếm (timer = 4 và timer = 19)	unlock = 5 chu kỳ, locked = 20 chu kỳ	unlock: 100 ns = 5 chu kỳ, hạ khi timer = 4; locked: 400 ns = 20 chu kỳ, hạ khi timer = 19	✓Đúng ☐ Sai


Phép đo	Mong đợi	Đo được trên waveform
Độ dài unlock = 1	5 chu kỳ	90 → 190 ns = 5 chu kỳ (Bai5_Ca1_2)
Độ dài locked = 1	20 chu kỳ	250 → 650 ns = 20 chu kỳ (Bai5_Ca3_4_12)

5.9. Waveform mô phỏng


Waveform Bài 5 – Ca 1 và 2 (đúng ngay lần đầu, sai hai lần rồi đúng)




Waveform Bài 5 – Ca 3 và 4 (sai ba lần, sai ở chữ số cuối)



Waveform Bài 5 – Ca 5 đến 8 (cancel, digit không hợp lệ, key_valid = 0)



Waveform Bài 5 – Ca 9 đến 11 (nhập khi OPEN, nhập khi LOCKED, reset khi locked)



Waveform Bài 5 – Ca 12 (phóng to, đếm chu kỳ unlock và locked)

