Лабораторная работа №2	группа 05	2022
Моделирование схем в Verilog	Москаленко Т.Д.	

**Цель работы:** построение кэша и моделирование системы «процессоркэш-память» на языке описания Verilog.

Инструментарий и требования к работе: весь код пишется на языке Verilog, компиляция и симуляция — Icarus Verilog 11.0 (стабильная). Далее в этом документе Verilog+SystemVerilog обозначается как Verilog.

Задача: Имеется следующее определение глобальных переменных и функций:

Листинг 1. код на Си

```
#define M 64
  #define N 60
  #define K 32
  int8 a[M][K];
5 int16 b[K][N];
  int32 c[M][N];
8 void mmul()
     int8 *pa = a;
     int32 *pc = c;
11
     for (int y = 0; y < M; y++)
12
13
        for (int x = 0; x < N; x++)
14
15
            int16 *pb = b;
            int32 s = 0;
            for (int k = 0; k < K; k++)
18
19
               s += pa[k] * pb[x];
               pb += N;
            }
            pc[x] = s;
        }
        pa += K;
        pc += N;
26
     }
27
28 }
```

Сложение, инициализация переменных и переход на новую итерацию цикла, выход из функции занимают 1 такт. Умножение – 5 тактов. Обращение к памяти вида pc[x] считается за одну команду.

Массивы последовательно хранятся в памяти, и первый из них начинается с 0.

Все локальные переменные лежат в регистрах процессора.

По моделируемой шине происходит только обмен данными (не команда-

ми).

Определите процент попаданий (число попаданий к общему числу обращений) для кэша и общее время (в тактах), затраченное на выполнение этой функции.

Код запускается на модели




Рис. 1. Система «процессор-кэш-память»

#### Сигналы:

- СLК синхронизация всей схемы
- RESET сброс в начальное состояние
- \*\_DUMP сохранение текущего состояния в файл/вывод в консоль для отладки

## Модули:

- CPU модель процессора для верификации работы кэша
- ullet Cache одноуровневый кэш. Политика вытеснения LRU
- $MemCTR \ (+ mem) модель контроллера памяти + модулей памяти для верификации работы кэша$

$N_{\overline{0}}$	$CPU \rightarrow Cache$	$CPU \leftarrow Cache$	Cache  o Mem	$Cache \leftarrow Mem$
0	C1_NOP	C1_NOP	C2_NOP	C2_NOP
1	C1_READ8			C2_RESPONSE
2	C1_READ16		C2_READ_LINE	
3	C1_READ32		C2_WRITE_LINE	
4	C1_INVALIDATE_LINE			
5	C1_WRITE8			
6	C1_WRITE16			
7	C1_WRITE32	C1_RESPONSE		

Таблица 1. Команды

# Время отклика:

6 тактов – время, через которое в результате кэш попадания, кэш начинает отвечать.

4 такта – время, через которое в результате кэш промаха, кэш посылает запрос к памяти.

MemCTR – 100 тактов

# Рассчитаем параметры системы

```
parameter MEM_SIZE = 1024*512;//размер памяти в байтах
    parameter LINE_SIZE = 16; //размер одной кэш линии
2
    parameter LINE_COUNT = 64; //количество кэш линий
3
    parameter SIZE = LINE_SIZE * LINE_COUNT; //суммарный размер всех кэш линий
    parameter WAY = 2; //ассофиативность сколько( кэш линий в одном блоке)
5
    parameter SETS_COUNT = LINE_COUNT / WAY; //количество блоков
6
    parameter TAG_SIZE = 10; //размер части адреса, хранящаяся в кэше
    parameter SET_SIZE = 5; //замер номера блока
    parameter OFFSET_SIZE = 4; //размер номера байта внутри кэшлинии
9
    parameter ADDR_SIZE = TAG_SIZE + SET_SIZE + OFFSET_SIZE; // pasmep всего
    адреса
```

Размер полезных данных в кэше очевидно равен количеству кэш линий умножить на размер одной кэш линии.

$$SIZE = LINE\_SIZE \cdot LINE\_COUNT = 16 \cdot 64 = 1024$$

Количество блоков равно количеству кэш линий разделить на размер одного блока

$$\mathtt{SETS\_COUNT} = \frac{\mathtt{LINE\_COUNT}}{\mathtt{WAY}} = \frac{64}{2} = 32$$

Количество бит, которое уходит на кодировку блока равно двоичному логарифму от количества блоков

$$\mathtt{SET\_SIZE} = \log_2\left(\mathtt{SETS\_COUNT}\right) = \log_2 32 = 5$$

Количество бит, которое уходит на кодировку позиции байта в кэш линии равно двоичному логарифму от количества байтов внутри одной кэш линии.

$$\mathtt{OFFSET\_SIZE} = \log_2\left(\mathtt{LINE\_SIZE}\right) = \log_2 16 = 4$$

Размер всего адреса равен сумме SETS\_COUNT, SET\_SIZE, OFFSET\_SIZE. С другой стороны это двоичный логарифм от размера памяти в байтах.

$$\mathtt{ADDR\_SIZE} = \log_2\left(\mathtt{MEM\_SIZE}\right) = 19$$

$$ADDR\_SIZE = TAG\_SIZE + SET\_SIZE + OFFSET\_SIZE = 19$$

Данные непротиворечивы. Теперь посчитаем размер шин.

ADDR[1,2]\_BUS\_SIZE = 
$$\max(\text{TAG\_SIZE} + \text{SET\_SIZE}, \text{OFFSET\_SIZE}) = 15$$
   
 
$$\text{CTR1\_BUS\_SIZE} = \log_2 8 = 3$$
 
$$\text{CTR2\_BUS\_SIZE} = \log_2 4 = 2$$

# Аналитическое решение задачи

Рассмотрим решение задачи на языке Python 🗣

```
_{1} M = 64
_{2} N = 60
_{3} K = 32
a = [[0] * K for _ in range(M)]
_{6} b = [[0] * N for _ in range(K)]
                                    # array b
 c = [[0] * N for _ in range(M)]
                                    # array c
 offset = 0
  tagset = 0
 for i in range(M):
     for j in range(K):
        a[i][j] = tagset
        offset += 1
        if offset % 16 == 0:
           tagset += 1
           offset = 0
  for i in range(K):
     for j in range(N):
21
        b[i][j] = tagset
        offset += 2
23
        if offset % 16 == 0:
           tagset += 1
           offset = 0
  for i in range(M):
     for j in range(N):
29
        c[i][j] = tagset
30
        offset += 4
31
        if offset % 16 == 0:
32
           tagset += 1
33
           offset = 0
```

Смоделируем нашу оперативную память как 3 массива a,b,c. Мысленно разделим память на строчки по 16 байт (размер одной кэш линии). Тогда каждому элементу массива присвоим порядковый номер строчки, целиком в этой памяти (на самом деле это будет tag + set от адреса соответствующего элемента). Инициализация происходит в трёх соответствующих форах. Заметим, что элементы массивов занимают 1, 2 и 4 байта соответственно, поэтому в форах мы увеличиваем переменную offset на разные значения.

```
cache = [[0] * 2 for _ in range(64)]

for i in range(64):
    cache[i][0] = -1
```

Кэш будет состоять из 64 кэш линий, каждая будет содержать 2 числа: tagset, time. time = 1 если кэш линия из двух в блоке использовалась последней, иначе time = 0. tagset содержит в себе tagset кэш линии.

```
misses = 0  # количество промахов

requests = 32 * 64 * 60 * 2 + 64 * 60  # количество запросов всего

clock = 0  # количество тактов
```

misses - счётчик количества

requests - количество запросов всего. Можно вычислить как удвоенное количество итераций внутреннего цикла плюс количество итераций среднего цикла

$$32 \cdot 64 \cdot 60 \cdot 2 + 64 \cdot 60 = 249600$$

clock - счётчик количества тактов.




Рис. 2. Объяснение времени работы каждой команды аналитически

```
def f(line_adr: int) -> int:
    global clock
    st = line_adr % 32
    if cache[2 * st][0] == line_adr: # первая линия нужная
        clock += 6 # время отклика кэша при попадании
        cache[2 * st][1] = 1
        cache[2 * st + 1][1] = 0
    return 0 # попали
```

```
if cache[2 * st + 1][0] == line_adr: # вторая линия нужная
        clock += 6 # время отклика кэша при попадании
10
        cache[2 * st + 1][1] = 1
11
        cache[2 * st][1] = 0
12
        return 0 # попали
13
     if cache[2 * st][1] == 0: # первая линия использовалась давно
14
        clock += 112 # 4 + 100 + 8
        # наша линия грязная, когда в ней лежит элемент из с[][]
        if cache [2 * st][0] >= 368:
17
           clock += 101 # 100 + 1
18
        cache[2 * st][0] = line_adr
19
        cache[2 * st][1] = 1
        cache[2 * st + 1][1] = 0
        return 1 # промах
     if cache[2 * st + 1][1] == 0: # вторая линия использовалась давно
        clock += 112 # 4 + 100 + 8
        # наша линия грязная, когда в ней лежит элемент из с[][]
        if cache [2 * st + 1][0] >= 368:
           clock += 101 # 100 + 1
        cache[2 * st + 1][0] = line_adr
        cache[2 * st + 1][1] = 1
        cache[2 * st][1] = 0
        return 1 # промах
31
     assert False # невозможное состояние
```

Функция f реализует работу кэша. По заданному tagset (в данном случае line\_addr) она проверяет, есть ли данная часть памяти в кэше.

- 1. Если есть у нас кэш попадание, мы прибавляем к clock 6 и записываем в соответствующее место кэша line\_addr (с 4 по 13 строчки). Функция возвращает 0.
- 2. Если нет у нас кэш промах. Кэш обращается к памяти через 4 такта после начала запроса, через 100 тактов память ему начинает отвечать и отвечает 8 тактов подряд. Поэтому приавляем 112 к общему количеству тактов. Проверка на то, что у нас линия грязная происходит в строчках 27 и 36. Мы знаем, что грязные линии те и только те, которые содержат в себе элемент массива с [] [] (только их мы изменяем). 

  | \*\*sizeof(a) + sizeof(b) = 368. Мы прибавляем 101 к тактам, потому что 100 тактов проходит с начала запроса к памяти до начала ответа памяти плюс один такт память отвечает. Эти случаи реализованы (с 14 по 31 строчки), функция возвращает 1.

Листинг 2. Реализация самой задачи

```
clock += 1 # initialisation pa
clock += 1 # initialisation pc
clock += 1 # initialisation y
for m in range(M):
```

```
clock += 1 # iteration
    clock += 1 # y++
6
     clock += 1 # initialisation x
     for n in range(N):
        clock += 1 # iteration
9
        clock += 1 # x++
        clock += 1 # initialisation pb
11
        clock += 1 # initialisation s
12
        clock += 1 # initialisation k
13
        for k in range(K):
14
           clock += 1 # iteration
           clock += 1 # k++
          misses += f(a[m][k])
           clock += 1 # end of op
          misses += f(b[k][n])
          clock += 1 # end of op
          clock += 5 # mult
          clock += 1 # sum
          clock += 1 # sum
        misses += f(c[m][n])
        clock += 1 # end of op
     clock += 1 # sum
     clock += 1 # sum
 clock += 1 # end of func
30 print("Всего⊔обращений кыкэшу:", requests)
 print("Всего⊔промахов:", misses)
print("Процент⊔попаданя:", (requests - misses) / requests)
print("Количество⊔тактов:", clock)
```

Каждое прибавление к тактам объяснено в комментариях рядом с ним. end of op нужен потому, что f учитывает разность значений clock между началом выполнения операции и концом. Чтобы посчитать суммарное время работы команды, нужно добавить 1 такт.

Данный код выдаёт такой результат:

Всего обращений к кэшу: 249600

Всего промахов: 21520

Процент попаданя: 0.9137820512820513

Количество тактов: 5329302

# Моделирование заданной системы на Verilog

Модель состоит из четырёх модулей, testbench.sv, memory.sv, cache.sv, cpu.sv.

### testbench.sv

Модуль testbench.sv создаёт 3 остальных модуля, инициализирует их начальными значениями, соединяет их проводами. Реализацию можно посмотреть в разделе «Листинг кода».

### memory.sv

Модуль memory.sv релизует модель оперативной памяти. Краткое описание: вся память это массив регистров. В модуле есть 2 переменные отсчитывающие задержку в 100 тактов. Каждую положительную синхронизацию мы проверяем получает ли память что-то на вход, при условии, что она ничего не выполняет. в отдельном блоке на отрицательную синхронизацию мы отвечаем кэшу обратно. Ниже подробные объяснения

```
parameter MEM_SIZE = 512*1024;
reg [7:0] memory [0: MEM_SIZE - 1];
```

Вся память это массив регистров.

## Листинг 3. dump

```
always @(posedge m_dump) begin

file = $fopen("mem_dump.txt", "w");

for (int i = 0; i < MEM_SIZE; i += 16) begin

for (int j = 0; j < 16; j++) begin

$fwrite(file, "%b_", memory[i+j]);

end

$fwrite(file, "\n");

end

$fclose(file);

end</pre>
```

Выше написана реализация dump всей памяти в файл

#### $\Pi$ истинг 4. reset

```
always @(posedge reset) begin

delay_read = -1;

delay_write = -1;

offset = 0;

adress_line = 0;

out = 0;

for (int i = 0; i < MEM_SIZE - 1; i += 1) begin

memory[i] = $random(SEED)>>16;

end

end
```

Так происходит сброс всей памяти в начальное состояние

### Листинг 5. case (C2)

```
always @(posedge clk) begin
      case (C2)
           'READ_LINE: begin
               if(delay_read == -1) begin
                   delay_read = 108;
               end
               adress_line = A2;
          end
           'WRITE_LINE: begin
               if(delay_write == -1) begin
                   adress_line = A2;
11
                   delay_write = 102;
                   offset = 0;
13
               end
14
               memory [A2 * 16 + 2 * offset] [7:0] \leq D2[15:8];
               memory [A2 * 16 + 2 * offset + 1] [7:0] \leq D2[7:0];
               delay_write -= 1;
18
               offset += 1;
19
          end
      endcase
  end
```

Выше написана реализация приёма данных от *cache*. Каждую положительную синхронизацию мы проверяем получаем ли мы что-то от кэша. Если да, то запускаем один из двух сценариев. Переменные delay\_\* изначально равные -1 отвечают за соответствующую задержку (константы подобраны ювелирно, чтобы получалось то, что нужно). Переменная out позволяет передавать данные по шине, когда 1 и запрещает, когда 0

При негативной синхронизации мы отдельно обрабатываем задержку на запись (в конце мы должны один такт возвращать NOP, чтобы кэш узнал, что мы закончили записывать линию в память)

```
if (delay_read > 8) begin
```

```
delay_read -= 1;
3 end
 if (delay_read <= 8 && delay_read >= 1) begin
      if(delay_read == 8) begin
          out = 1;
6
          C2_{out} = 1;
          offset = 0;
      end
      D2_out <= (memory[adress_line * 16 + 2 * offset] << 8) +
     memory[adress_line * 16 + 2 * offset + 1];
      offset += 1;
11
      delay_read -= 1;
12
  end else if(delay_read == 0) begin
13
      C2_{out} = 0;
      D2_out = 0;
      offset = 0;
      delay_read = -1;
      out = 0;
19 end
```

Отдельно обрабатываем чтение данных. Последние 8 тактов возвращаем результат. Реализация выше.

#### cache.sv

```
reg[7: 0] cache_lines[0: SETS_COUNT - 1][0: WAY - 1][0: LINE_SIZE + 1];
```

Кэш это трёхмерный массив байтов (Номер блока, позиция внутри блока, номер байта внутри одной кэш линии). Первые 2 байта в кэш линии отвечают за служебную информацию. Первый бит это valid, второй это dirty, третий будет отвечать за time (какую из двух кэш линий в блоке использовали последней). с 7 по 16 бит включительно в кэш линии хранится tag.

```
reg[TAG_SIZE + SET_SIZE - 1: 0] adress_del_line;
reg[TAG_SIZE + SET_SIZE - 1: 0] adress_line;
reg[OFFSET_SIZE - 1: 0] adress_bit;
reg[31: 0] data;
int cmd = 0;

int set;
always @(adress_line) set = adress_line[4:0];

int tag;
always @(adress_line) tag = adress_line[14:5];

int offset;
always @(adress_bit) offset = 2 + adress_bit;
```

adress\_del\_line, adress\_line, adress\_bit, data это временные данные которые будут сохранять вход с одной или второй шины.

 $adress\_del\_line - tagset$  грязной линии, которую мы собираемся удалить

adress\_line — tagset линии, которую мы хотим найти в кэше adress\_bit — offset линии, которую мы хотим найти в кэше data — информация с шины D1 cmd — номер команды, которую нам дали на вход C1

Следующие 6 строчек преобразуют переменные в читаемые.

```
integer file;
int dirty_inv = 0;
int stage = 0;

int line_num;
int mem_dump = 0;
int wait_delay = 0;
int mimo = 0;
```

file — переменная для работы с файлом,

dirty\_inv — переменная индикатор того, что нам нужно сделать инвалидацию грязной линии,

stage — стадия нашей команды, бывает -4, -3, 0, 1, 2, 3, 4, 5, 6. Принцип работы описан ниже

Значение	Этап работы		
0	Первый такт считывания данных $CPU$		
1	Второй такт считывания данных $CPU$		
2	Обработка случаев работы в зависимости		
	от того попали мы в кэш или нет		
3	Случай промаха и грязной линии,		
	которую мы выкидываем		
-3	Ожидание NOP от памяти		
	(успешная грязная инвалидация)		
4	Случай промаха нам нужно достать		
	линию из памяти		
-4	Ожидание RESPONCE от памяти;		
	запись получаенной линии в $cache$		
5	Первый такт ответа $CPU$		
6	Первый такт ответа $CPU$		
	(в случае команды READ32)		

line\_num — номер линии внутри одного блока,

mem\_dump — переменная помогает во время выкачивания информации из памяти. Она отсчитывает шаг (offset) в кэш линии,

wait\_delay — задержка, нужна для того чтобы делать команды строго отведённое время,

mimo — счётчик промахов кэша.

```
reg out_mem = 0;
reg out_cpu = 0;

logic [15:0] D1_out = 0;
assign D1 = (out_cpu == 1) ? D1_out : 16'bzzzzzzzzzzzzzz;

logic [2:0] C1_out = 0;
assign C1 = (out_cpu == 1) ? C1_out : 3'bzzz;

logic [15:0] D2_out = 0;
assign D2 = (out_mem == 1) ? D2_out : 16'bzzzzzzzzzzzzzzzzzz;

logic [1:0] C2_out = 0;
assign C2 = (out_mem == 1) ? C2_out : 2'bzz;
```

Код выше позволяет реализовать inout выходы.

 ${\tt out\_mem}$  — позволяет передавать данные по шине 2, когда 1 и запрещает, когда 0

 ${\tt out\_cpu}-{\tt позволяет}$  передавать данные по шине 1, когда 1 и запрещает, когда 0

## Листинг 6. dump

Дамп такой же как в памяти (Листинг 3)

#### $\Pi$ истинг 7. reset

```
always@(posedge reset) begin

D1_out = 0;
D2_out = 0;
C1_out = 0;
C2_out = 0;
out_cpu = 0;
out_mem = 0;
dirty_inv = 0;
cmd = 0;
stage = 0;
line_num = 0;
mem_dump = 0;
wait_delay = 0;
```

```
mimo = 0;
14
       adress_del_line = 0;
15
       adress_line = 0;
       adress_bit = 0;
17
18
      for (int i = 0; i < LINE_COUNT; i++) begin</pre>
19
           for (int j = 0; j < WAY; j++) begin
20
                for (int k = 0; k < 2 + LINE_SIZE; k++) begin</pre>
21
                    cache_lines[i][j][k] = 0;
22
                end
23
           end
       end
  end
```

Ресет такой же как в памяти (Листинг 4)

## Листинг 8. case(C1)

```
case (C1)
       'READ8: begin
           case(stage)
               0: begin
                   cmd = C1;
                   adress_line = A1;
                   #1 stage = 1;
               end
               1:begin
                   adress_bit = A1[OFFSET_SIZE - 1 : 0];
10
                   #1 stage = 2;
               end
12
           endcase
13
      end
14
       'READ16: begin
15
      end
17
       'READ32: begin
18
19
      end
20
      'INVALIDATE_LINE: begin
21
           adress_line = A1;
22
           if (cache_lines[set][0][0][1:0] << 8 + cache_lines[set][0][1] == tag)</pre>
23
     begin
               line_num = 0;
24
           end else if (cache_lines[set][1][0][1:0] << 8 +</pre>
25
     cache_lines[set][1][1] == tag) begin
               line_num = 1;
26
           end else begin
               $display("Такой_линии_нет_в_кэше");
           end
           if(cache_lines[set][line_num][0][6:6] == 1) begin
               #1 dirty_inv = 1;
31
               cache_lines[set][line_num][0][7:7] = 0;
32
               out_mem = 1;
```

```
A2 = adress_line;
34
                C2_{out} = 3;
35
           end
36
       end
       'WRITE8: begin
38
39
       end
40
       'WRITE16: begin
41
42
       end
43
       'WRITE32: begin
44
           case(stage)
45
                0: begin
46
                     cmd = C1;
                     adress_line = A1;
                     data[31:16] = D1;
49
                     #1 stage = 1;
                end
                1: begin
                     adress_bit = A1[OFFSET_SIZE - 1 : 0];
                     data[15:0] = D1;
                     #1 \text{ stage} = 2;
                end
           endcase
57
       end
  endcase
```

case реализован внутри блока always на позитивное изменение синхронизации.

Изначально stage = 0. stage 0 и 1 это считывание данных на всех командах кроме INVALIDATE\_LINE и NOP. Реализация выше, происходит на положительную синхронизацию.

INVALIDATE\_LINE делает инвалидацию линии. Сначала выбирает, какая именно линия нам нужна, затем убирает бит валидности, и делает грязную инвалидацию, если грязный бит -1.

# Листинг 9. dirty\_inv

```
if(dirty_inv >= 1) begin
      #1 D2_out = (cache_lines[set][line_num][2 * dirty_inv] << 8) +
     cache_lines[set][line_num][2 * dirty_inv + 1];
      if(dirty_inv == 1) begin
          out_mem = 1;
4
      end
      if(dirty_inv == 8) begin
6
          cache_lines[set][line_num][0][6:6] = 0;
          out_mem = 0;
9
          C2_{out} = 0;
          dirty_inv = 0;
11
      end else begin
12
```

```
13 dirty_inv++;
14 end
15 end
```

Грязная инвалидация реализована внутри блока **always** на позитивное изменение синхронизации.

Отправляет 8 тактов подряд линию из кэша в память. В конце обнуляет dirty\_inv.

Делаем в always блоке case(stage) и рассмариваем шаги.

## Листинг 10. stage = 2

```
1 2: begin
      if (cache_lines[set][0][0][7:7] == 1 && (cache_lines[set][0][0][1:0] <<
     8) + cache_lines[set][0][1] == tag) begin
          line_num = 0;
          stage = 5;
          wait_delay = 2;
      end else if (cache_lines[set][1][0][7:7] == 1 &&
     (cache_lines[set][1][0][1:0] << 8) + cache_lines[set][1][1] == tag) begin
          line_num = 1;
          stage = 5;
          wait_delay = 2;
      end else if (cache_lines[set][0][0][7:7] == 1 &&
     cache_lines[set][1][0][7:7] == 1) begin
          mimo += 1;
11
          line_num = cache_lines[set][0][0][5:5];
          cache_lines[set][line_num][0][7:7] = 0;
          if (cache_lines[set][line_num][0][6:6] == 1) begin
              #1 stage = 3;
          end else begin
              #1 \text{ stage} = 4;
          end
19
      end else begin
          mimo += 1;
          if(cache_lines[set][0][0][7:7] == 0) begin
23
              line_num = 0;
          end else begin
              line_num = 1;
          end
27
          stage = 4;
      end
30 end
```

stage = 2 это изначальный разбор случаев. Первые 2 **if** - проверка на то, что линия лежит в кэше. Мы переходим сразу на стадию 5 (Листинг 15) - вывод ответа на запрос в кэш.

Следующий **if** это случай, когда обе линии валидные. Тогда одну из линий надо выкинуть. Мы говорим, что номер линии, которую мы должны

выкинуть из двух это в точности бит времени линии с индексом 0. Действительно, если он 0, значит нулевую линию мы использовали давно, и нам надо её выкинуть. Иначе он 1 и мы выкидываем первую линию.

Дальше если эта линия грязная, мы переходим на стадию удаления этой линии в память stage = 3 (Листинг 11). Иначе эта линия чистая и мы можем перейти сразу же к стадии выгрузки новой линии из памяти stage = 4 (Листинг 13);

## 

```
3: begin
    if (wait_delay == 0) begin
        adress_del_line[14:13] = cache_lines[set][line_num][0][1:0];
        adress_del_line[12:5] = cache_lines[set][line_num][1];
        adress_del_line[4:0] = set;
        A2 = adress_del_line;
        C2_out = 3;
        dirty_inv = 1;
        stage = -3;
    end else begin
        wait_delay -= 1;
    end
end
```

stage = 3: поисходит выгрузка грязной линии в файл. Мы ждём нужное количество тактов, находящееся в переменной wait\_delay. Отдаём памяти нужный адрес и делаем dirty\_inv. stage становится -3 (Листинг 12). Мы начинаем ожидать от памяти команду NOP.

## Листинг 12. stage = -3

```
always @(clk == 0) begin

if(C2 == 'NOP)begin

if(stage == -3) begin

stage = 4;

end
end
end
end
```

Как только память отдаёт нам команду NOP и stage =-3, значит мы дождалсь ответа от памяти, она записала грязную строку и готова принимать новый запрос.

# Листинг 13. stage = 4

```
1 4: begin
2     if (wait_delay == 0) begin
3         #1 A2 = adress_line;
4         C2_out = 2;
5         out_mem = 1;
6         #2 out_mem = 0;
A2 = 16'bzzzzzzzzzzzzzzz;
```

```
mem_dump = 1;
stage = -4;
end else begin
wait_delay -= 1;
end
end
and
```

stage = 4, cache отправляем запрос в память на считывание линии в свободное место в кэше. Cache ждёт нужное количество тактов, находящееся в переменной wait\_delay, затем делает запрос в память и изменяет stage на -4 (Листинг 14).

Листинг 14. stage = -4

```
if(C2 == 'RESPONSE) begin
     if(mem_dump >= 1) begin
        if(mem_dump == 1) begin
           cache_lines[set][line_num][0][1:0] = tag >> 8;
           cache_lines[set][line_num][1] = tag % 256;
           cache_lines[set][line_num][0][7:7] = 1;
           cache_lines[set][line_num][0][6:6] = 0;
           cache_lines[set][line_num][0][5:5] = 1;
           cache_lines[set][line_num][0][5:5] = 0;
        end
        cache_lines[set][line_num][2 * mem_dump] = D2 >> 8;
        cache_lines[set][line_num][2 * mem_dump + 1] = D2 % 256;
        if(mem_dump == 8) begin
           mem_dump = 0;
           if(stage == -4) begin
              stage = 5;
           end
        end else begin
           mem_dump += 1;
19
        end
     end
2.1
22 end
```

Данный код на каждую положительную синхронизацию ждёт RESPONSE от памяти. Когда память начинает отвечать, мы отсчитваем 8 тактов в переменной mem\_dump и каждый такт считываем новыую порцию данных. В самый первый такт мы устанавливаем начальные значения. Когда мы выгрузили линию, мы можем начать отвечать CPU. Переходим в stage = 5 (Листинг 15)

# Листинг 15. stage = 5

```
5: begin

if (wait_delay == 0) begin

cache_lines[set][line_num][0][5:5] = 1;

cache_lines[set][1 - line_num][0][5:5] = 0;

case(cmd)

'READ8: begin
```

```
end
                'READ16: begin
9
                    #1 \text{ stage} = -1;
                    C1_{out} = 7;
11
                    out_cpu = 1;
                    D1_out = (cache_lines[set][line_num][offset] << 8) +
      cache_lines[set][line_num][offset + 1];
                    #1 \text{ out_cpu} = 0;
14
                    #1 stage = 0;
15
                end
                'READ32: begin
17
                    #1 stage = 6;
18
                    out_cpu = 1;
                    C1_out = 7;
                    D1_out = (cache_lines[set][line_num][offset] << 8) +
21
      cache_lines[set][line_num][offset + 1];
               end
                'WRITE8: begin
               end
                'WRITE16: begin
               end
                'WRITE32: begin
                    cache_lines[set][line_num][0][6:6] = 1;
30
                    cache_lines[set][line_num][offset] = data[31:24];
                    cache_lines[set][line_num][offset + 1] = data[23:16];
32
                    cache_lines[set][line_num][offset + 2] = data[15:8];
                    cache_lines[set][line_num][offset + 3] = data[7:0];
34
                    #1 \text{ stage} = -1;
                    out_cpu = 1;
36
                    C1_{out} = 0;
                    #1 \text{ out\_cpu} = 0;
38
                    #1 stage = 0;
39
               end
40
           endcase
41
      end else begin
42
           wait_delay -= 1;
43
      end
44
45 end
```

stage = 5: cache рассматриваем все возможные значение cmd. Для каждого из них cache отвечает процессору. Если команда READ32, cache вынужден отвечать 2 такта, поэтому переходит в stage = 6. В конце cache делает stage = 0 и начинает ждать следующей команды от CPU.

## Листинг 16. stage = 6

```
6: begin

#1 stage = -1;

D1_out = cache_lines[set][line_num][offset + 2] << 8 +
```

```
cache_lines[set][line_num][offset + 3];

#1 out_cpu = 0;

#1 stage = 0;
end
```

stage = 6: вторая часть команды READ32.

```
initial begin
#11000000
sdisplay("all_cpu_->_cache_misses:__\%d", mimo);
end
```

В init блоке *cache* ждёт пока моделируемая задача точно завершится. Затем выводит суммарное количество промахов.

# Воспроизведение задачи на Verilog

#### cpu.sv

Модуль cpu.sv моделирует саму задачу перемножения матриц.

```
reg out = 0;
logic [15:0] D1_out = 0;
assign D1 = (out == 1) ? D1_out : 16'bzzzzzzzzzzzzzzzz;

logic [2:0] C1_out = 0;
assign C1 = (out == 1) ? C1_out : 3'bzzz;

int clock = 0;
always @(posedge clk) begin
    clock += 1;
end
```

Выше задаются переменные для отправление данных на шину inout. Переменная out работает как в двух других модулях. Открывает и закрывает шину в зависимости от значения out.

```
parameter M = 64;
parameter N = 60;
parameter K = 32;

int pa;
int pb;
int pc;
int pc;
int resa;
int resb;
int vsego = 0;
int s = 0;
```

Выше определяются параметры, нужные для реализации самой задачи.

```
initial begin
     #2 pa = 0;
     #2 pc = M * K + K * N * 2;
        #2 //initialisation y
           for (int y = 0; y < M; y++) begin
               #2 //iteration
6
              #2 //y++
               #2 //initialisation x
               for (int x = 0; x < N; x++) begin
                  #2 //iteration
10
                  #2 //x++
11
                  #2 pb = M * K;
12
                  #2 s = 0;
13
                  #2 //initialisation k
14
                  for (int k = 0; k < K; k++) begin
15
                     #2 //iteration
16
                     #2 // k++
17
```

```
vsego += 1;
18
                          //read8
19
                         wait(clk == 0)
20
                         A1 = (pa + k) >> 4;
21
                         C1_{out} = 1;
22
                         out = 1;
23
                         #2
24
                         A1 = (pa + k) \% 16;
25
                         #2
26
                          out = 0;
27
                          wait(C1 == 7)
28
                      resa = D1;
29
                      #2 // end of op
30
                      vsego += 1;
                          //read16
                         wait(clk == 0)
33
                         A1 = (pb + x * 2) >> 4;
                         C1_out = 2;
                         out = 1;
                         #2
                         A1 = (pb + x * 2) \% 16;
                         #2
39
                          out = 0;
                          wait(C1 == 7)
41
                      resb = D1;
                      #2 // end of op
43
                      #12 s += resa * resb;
                      #2 pb += N * 2;
45
                   end
                   vsego += 1;
47
                      //write32
                      wait(clk == 0)
49
                      A1 = (pc + x * 4) >> 4;
50
                      C1_{out} = 7;
51
                      D1_out = s >> 16;
                      out = 1;
53
                      #2 A1 = (pc + x * 4) \% 16;
                      D1_{out} = s \% (256*256);
                      #2 // end of op
56
                      out = 0;
                      wait(C1 == 0);
                   #2; // end of op
59
               end
60
            #2 pa += K;
            #2 pc += N * 4;
62
            $display(y);
63
         end
     #2 // end of func
     $display("clock: \( \)\d", clock);
     $display("all_cpu_->_cache_requests:_\%d", vsego);
68 end
```

Выше реализована задача. Около каждой задержки помимо тех, которые происходят внутри отправки, в комментариях написано для чего она нужна. Сама реалицация отличается от реализации на питоне, только отправками команд кэшу. Это делается в два такта.

Вывод программы такой:

clock: 5329302

all cpu -> cache requests: 249600 all cpu -> cache misses: 21520

# Сравнение полученных результатов

Результаты программ в табличке ниже

Результаты	Аналитически	Verilog
Промахи	21520	21520
Запросы в cache	249600	249600
Количество тактов	5329302	5329302
Процент попадания	0.913782	0.913782

Результаты сходятся, что означет согласованность модели в verilog с аналитическим решением.

Перед тем как читать некрасивый код, предлагаю посмотреть на красивую панду от Насти (ей обязательно нужно поставить максимальный балл за ЛР2)!



Рис. 3. Красивая панда от Насти

## Листинг кода

### Листинг 17. acos.py

```
_{1} M = 64
_{2} N = 60
_{3} K = 32
5 a = [[0] * K for _ in range(M)] # array a
6 b = [[0] * N for _ in range(K)] # array b
_{7} c = [[0] * N for _ in range(M)]
                                    # array c
  offset = 0
 tagset = 0
11
 for i in range(M):
     for j in range(K):
        a[i][j] = tagset
14
        offset += 1
15
        if offset % 16 == 0:
           tagset += 1
17
           offset = 0
  for i in range(K):
     for j in range(N):
        b[i][j] = tagset
        offset += 2
        if offset % 16 == 0:
           tagset += 1
           offset = 0
26
 for i in range(M):
     for j in range(N):
        c[i][j] = tagset
        offset += 4
31
        if offset % 16 == 0:
           tagset += 1
33
           offset = 0
34
  cache = [[0] * 2 for _ in range(64)]
37
  for i in range(64):
     cache[i][0] = -1
39
_{41} misses = 0 # количество промахов
42 requests = 32 * 64 * 60 * 2 + 64 * 60 # количество запросов всего
  clock = 0 # количество тактов
46 def f(line_adr: int) -> int:
     global clock
47
   st = line_adr % 32
```

```
if cache [2 * st][0] == line_adr: # первая линия нужная
49
        clock += 6 # время отклика кэша при попадании
50
        cache[2 * st][1] = 1
51
        cache[2 * st + 1][1] = 0
52
        return 0 # попали
53
     if cache[2 * st + 1][0] == line_adr: # вторая линия нужная
54
        clock += 6 # время отклика кэша при попадании
        cache[2 * st + 1][1] = 1
56
        cache[2 * st][1] = 0
        return 0 # попали
     if cache[2 * st][1] == 0: # первая линия использовалась давно
        clock += 112 # 4 + 100 + 8
60
        # наша линия грязная, когда в ней лежит элемент из с[][]
        if cache [2 * st][0] >= 368:
           clock += 101 # 100 + 1
        cache[2 * st][0] = line_adr
        cache[2 * st][1] = 1
        cache[2 * st + 1][1] = 0
        return 1 # промах
     if cache[2 * st + 1][1] == 0: # вторая линия использовалась давно
        clock += 112 # 4 + 100 + 8
        # наша линия грязная, когда в ней лежит элемент из с[][]
        if cache [2 * st + 1][0] >= 368:
           clock += 101 # 100 + 1
72
        cache[2 * st + 1][0] = line_adr
73
        cache[2 * st + 1][1] = 1
74
        cache[2 * st][1] = 0
75
        return 1 # промах
76
     assert False # невозможное состояние
78
80 clock += 1 # initialisation pa
  clock += 1 # initialisation pc
  clock += 1 # initialisation y
     for m in range(M):
83
     clock += 1 # iteration
84
     clock += 1 # y++
85
     clock += 1
                # initialisation x
86
        for n in range(N):
87
        clock += 1 # iteration
88
        clock += 1 # x++
89
        clock += 1 # initialisation pb
90
        clock += 1 # initialisation s
91
        clock += 1 # initialisation k
           for k in range(K):
93
           clock += 1 # iteration
           clock += 1 # k++
           misses += f(a[m][k])
           clock += 1 # end of op
           misses += f(b[k][n])
           clock += 1 # end of op
           clock += 5 # mult
```

```
clock += 2 # sum
misses += f(c[m][n])
clock += 1 # end of op
clock += 2 # sum
clock += 2 # sum
clock += 1 # end of func

rint("Bcero_ofpamenum_k_k_kəmy:", requests)
print("Bcero_промахов:", misses)
print("Процент_попаданя:", (requests - misses) / requests)
print("Количество_тактов:", clock)
```

## Листинг 18. testbench.sv

```
'include "memory.sv"
  'include "cache.sv"
  'include "cpu.sv"
5 module cache_tb;
      wire [15:0] D2;
      wire [15:0] D1;
      wire [1:0] C2;
      wire [2:0] C1;
9
      reg [14:0] A2;
10
      reg [14:0] A1;
11
      reg clk = 0;
12
      reg reset;
13
      reg m_dump;
14
      reg c_dump;
16
      memory _memory(D2, C2, A2, clk, reset, m_dump);
      cache _cache(D1, C1, A1, D2, C2, A2, clk, reset, c_dump);
18
      cpu _cpu(D1, C1, A1, clk);
19
      initial begin
20
          // monitor("%0t: A1 = %b, C1 = %b, D1 = %b\n\n\t A2 = %b, C2 = %b, D2
21
     = b\n\n'', $time, A1, C1, D1, A2, C2, D2);
          reset = 1;
          #1 reset = 0;
23
          #1100000
24
          $finish;
      end
      always #1 clk = ~clk;
  endmodule
```

## Листинг 19. memory.sv

```
define NOP 0
define READ_LINE 2
define WRITE_LINE 3

module memory(
   inout wire [15:0] D2,
   inout wire [1:0] C2,
```

```
input [14:0] A2,
8
      input clk,
9
      input reset,
      input m_dump
11
      );
      parameter MEM_SIZE = 512*1024;
13
      parameter _SEED = 225526;
14
      integer SEED = _SEED;
16
      reg [7:0] memory [0: MEM_SIZE - 1];
17
18
      int delay_read;
19
      int delay_write;
      int offset = 0;
      int adress_line;
      int file;
23
      reg out = 0;
      logic [15:0] D2_out = 0;
      assign D2 = (out == 1) ? D2_out : 16'bzzzzzzzzzzzzzz;
27
      logic [1:0] C2_out = 0;
29
      assign C2 = (out == 1) ? C2_out : 2'bzz;
30
31
      always@(posedge m_dump) begin
32
           file = $fopen("mem_dump.txt", "w");
33
           for (int i = 0; i < MEM_SIZE; i += 16) begin</pre>
               for (int j = 0; j < 16; j++) begin
35
                   $fwrite(file, "%b□", memory[i+j]);
               end
37
               $fwrite(file,"\n");
           end
39
           $fclose(file);
40
      end
41
42
      always@(posedge reset) begin
43
           delay_read = -1;
44
           delay_write = -1;
45
           offset = 0;
46
           adress_line = 0;
47
           out = 0;
           for (int i = 0; i < MEM_SIZE - 1; i += 1) begin</pre>
49
               memory[i] = $random(SEED)>>16;
50
           end
      end
52
53
      always @(posedge clk) begin
           case (C2)
               'READ_LINE: begin
56
                   if(delay_read == -1) begin
                        delay_read = 108;
                   end
```

```
adress_line = A2;
60
                end
61
                'WRITE_LINE: begin
62
                    if(delay_write == -1) begin
63
                         adress_line = A2;
64
                         delay_write = 102;
65
                         offset = 0;
                    end
67
                    memory [A2 * 16 + 2 * offset] [7:0] \leq D2[15:8];
68
                    memory [A2 * 16 + 2 * offset + 1] [7:0] \leq D2[7:0];
69
70
                    delay_write -= 1;
                    offset += 1;
72
                end
           endcase
       end
       always @(negedge clk) begin
           if (delay_write <= 94 && delay_write > 0) begin
                delay_write -= 1;
           end
           if(delay_write == 1) begin
                out = 1;
83
                C2_{out} = 0;
                offset = 0;
85
           end
           if(delay_write == 0) begin
87
                out = 0;
                delay_write = -1;
89
           end
90
91
           if (delay_read > 8) begin
92
                delay_read -= 1;
93
           end
94
           if (delay_read <= 8 && delay_read >= 1) begin
95
                if(delay_read == 8) begin
                    out = 1;
97
                    C2_{out} = 1;
98
                    offset = 0;
99
100
                D2_out <= (memory[adress_line * 16 + 2 * offset] << 8) +
101
      memory[adress_line * 16 + 2 * offset + 1];
                offset += 1;
                delay_read -= 1;
103
           end else if(delay_read == 0) begin
104
                C2_{out} = 0;
105
                D2_out = 0;
106
                offset = 0;
107
                delay_read = -1;
                out = 0;
           end
```

```
end endmodule
```

#### Листинг 20. cache.sv

```
'define NOP 0
  'define READ8 1
 'define READ16 2
4 'define READ32 3
5 'define INVALIDATE_LINE 4
  'define WRITE8 5
 'define WRITE16 6
  'define WRITE32 7
  'define RESPONSE 1
module cache(
      inout wire [15:0] D1,
      inout wire [2:0] C1,
      input [14:0] A1,
      inout wire [15:0] D2,
      inout wire [1:0] C2,
      output reg[14:0] A2,
17
      input clk,
18
      input reset,
19
      input c_dump
20
 );
21
      parameter LINE_SIZE = 16;
22
      parameter LINE_COUNT = 64;
23
      parameter SIZE = LINE_SIZE * LINE_COUNT;
      parameter WAY = 2;
      parameter SETS_COUNT = LINE_COUNT / WAY;
26
      parameter TAG_SIZE = 10;
2.7
      parameter SET_SIZE = 5;
      parameter OFFSET_SIZE = 4;
29
      parameter ADDR_SIZE = TAG_SIZE + SET_SIZE + OFFSET_SIZE;
30
      reg[7: 0] cache_lines[0: SETS_COUNT - 1][0: WAY - 1][0: LINE_SIZE + 1];
      reg[TAG_SIZE + SET_SIZE - 1: 0] adress_del_line;
34
      reg[TAG_SIZE + SET_SIZE - 1: 0] adress_line;
      reg[OFFSET_SIZE - 1: 0] adress_bit;
36
      reg[31: 0] data;
37
      integer file;
      int dirty_inv = 0;
40
      int cmd = 0;
41
      int stage = 0;
42
      int line_num;
      int mem_dump = 0;
      int wait_delay = 0;
      int mimo = 0;
```

```
48
      reg out_mem = 0;
49
      reg out_cpu = 0;
50
51
      logic [15:0] D1_out = 0;
      assign D1 = (out_cpu == 1) ? D1_out : 16'bzzzzzzzzzzzzzzz;
53
      logic [2:0] C1_out = 0;
      assign C1 = (out_cpu == 1) ? C1_out : 3'bzzz;
56
57
      logic [15:0] D2_out = 0;
      assign D2 = (out_mem == 1) ? D2_out : 16'bzzzzzzzzzzzzzzz;
59
      logic [1:0] C2_out = 0;
      assign C2 = (out_mem == 1) ? C2_out : 2'bzz;
      int set;
      always @(adress_line) set = adress_line[4:0];
      int tag;
      always @(adress_line) tag = adress_line[14:5];
69
      int offset;
71
      always @(adress_bit) offset = 2 + adress_bit;
72
73
      always@(posedge c_dump) begin
74
          file = $fopen("cache_dump.txt", "w");
          for (int j = 0; j < 32; j++) begin
               for (int k = 0; k < 2; k++) begin
                   for (int i = 0; i < 2 + LINE_SIZE; i++) begin</pre>
                       $fwrite(file, "%b", cache_lines[j][k][i]);
79
                   $fwrite(file,"\n");
81
               end
82
               $fwrite(file,"\n\n");
83
          end
          $fclose(file);
85
      end
86
      always@(posedge reset) begin
88
          D1_out = 0;
89
          D2_out = 0;
90
          C1_{out} = 0;
          C2_{out} = 0;
          out_cpu = 0;
          out_mem = 0;
          dirty_inv = 0;
          cmd = 0;
          stage = 0;
          line_num = 0;
          mem_dump = 0;
```

```
wait_delay = 0;
100
           mimo = 0;
           adress_del_line = 0;
           adress_line = 0;
           adress_bit = 0;
           for (int i = 0; i < LINE_COUNT; i++) begin</pre>
106
               for (int j = 0; j < WAY; j++) begin
                    for (int k = 0; k < 2 + LINE_SIZE; k++) begin</pre>
108
                        cache_lines[i][j][k] = 0;
                    end
               end
111
           end
       end
       always @(posedge clk) begin
115
           if(C2 == 'RESPONSE) begin
               if(mem_dump >= 1) begin
                    if(mem_dump == 1) begin
                        cache_lines[set][line_num][0][1:0] = tag >> 8;
                        cache_lines[set][line_num][1] = tag % 256;
                        cache_lines[set][line_num][0][7:7] = 1;
121
                        cache_lines[set][line_num][0][6:6] = 0;
                        cache_lines[set][line_num][0][5:5] = 1;
123
                        cache_lines[set][line_num][0][5:5] = 0;
                    end
                    cache_lines[set][line_num][2 * mem_dump] = D2 >> 8;
126
                    cache_lines[set][line_num][2 * mem_dump + 1] = D2 % 256;
127
                    if(mem_dump == 8) begin
128
                        mem_dump = 0;
                        if(stage == -4) begin
130
                            stage = 5;
                        end
                    end else begin
133
                        mem_dump += 1;
134
                    end
               end
136
           end
138
           case(stage)
               2: begin
140
                    if (cache_lines[set][0][0][7:7] == 1 &&
141
      (cache_lines[set][0][0][1:0] << 8) + cache_lines[set][0][1] == tag) begin
                        line_num = 0;
                        stage = 5;
143
                        wait_delay = 2;
144
                    end else if (cache_lines[set][1][0][7:7] == 1 &&
145
      (cache_lines[set][1][0][1:0] << 8) + cache_lines[set][1][1] == tag) begin
                        line_num = 1;
146
                        stage = 5;
                        wait_delay = 2;
148
                    end else if (cache_lines[set][0][0][7:7] == 1 &&
```

```
cache_lines[set][1][0][7:7] == 1) begin
                        mimo += 1;
150
                        line_num = cache_lines[set][0][0][5:5];
                         cache_lines[set][line_num][0][7:7] = 0;
                         if (cache_lines[set][line_num][0][6:6] == 1) begin
                             #1 \text{ stage} = 3;
                         end else begin
                             #1 stage = 4;
157
                         end
158
                    end else begin
159
                        mimo += 1;
160
                         if(cache\_lines[set][0][0][7:7] == 0) begin
                             line_num = 0;
                         end else begin
164
                             line_num = 1;
                         end
                         stage = 4;
                    end
                end
                3: begin
                    if (wait_delay == 0) begin
                         adress_del_line[14:13] =
172
      cache_lines[set][line_num][0][1:0];
                         adress_del_line[12:5] = cache_lines[set][line_num][1];
173
                         adress_del_line[4:0] = set;
                         A2 = adress_del_line;
                        C2_{out} = 3;
                        dirty_inv = 1;
177
                         stage = -3;
                    end else begin
179
                        wait_delay -= 1;
180
                    end
181
                end
182
                4: begin
183
                    // $display($time);
184
                    if (wait_delay == 0) begin
185
                        #1 A2 = adress_line;
186
                        C2_{out} = 2;
187
                         out_mem = 1;
188
                        #2 out_mem = 0;
189
                         A2 = 16'bzzzzzzzzzzzzz;
190
                        mem_dump = 1;
                         stage = -4;
192
                    end else begin
                        wait_delay -= 1;
                    end
                end
196
                5: begin
                    if(wait_delay == 0) begin
198
                         cache_lines[set][line_num][0][5:5] = 1;
```

```
cache_lines[set][1 - line_num][0][5:5] = 0;
200
                         case(cmd)
201
                              'READ8: begin
202
                                  #1 \text{ stage} = -1;
203
                                  C1_{out} = 7;
204
                                  out_cpu = 1;
205
                                  D1_out = cache_lines[set][line_num][offset];
206
                                  #1 \text{ out_cpu} = 0;
207
                                  #1 stage = 0;
208
                              end
209
                              'READ16: begin
                                  #1 \text{ stage} = -1;
211
                                  C1_out = 7;
                                  out_cpu = 1;
                                  D1_out = (cache_lines[set][line_num][offset] <<
      8) + cache_lines[set][line_num][offset + 1];
                                  #1 out_cpu = 0;
                                  #1 stage = 0;
                              end
                              'READ32: begin
                                  #1 \text{ stage} = 6;
                                  out_cpu = 1;
220
                                  C1_{out} = 7;
221
                                  D1_out = (cache_lines[set][line_num][offset] <</pre>
222
      8) + cache_lines[set][line_num][offset + 1];
                              end
223
                              'WRITE8: begin
224
                                  cache_lines[set][line_num][0][6:6] = 1;
225
                                  cache_lines[set][line_num][offset] = data[7:0];
226
                                  #1 stage = 0;
227
                                  out_cpu = 1;
228
                                  C1_{out} = 0;
229
                                  #2 out_cpu = 0;
230
                              end
231
                              'WRITE16: begin
232
                                  cache_lines[set][line_num][0][6:6] = 1;
233
                                  cache_lines[set][line_num][offset] = data[15:8];
234
                                  cache_lines[set][line_num][offset + 1] =
235
      data[7:0];
                                  #1 stage = 0;
236
                                  out_cpu = 1;
237
                                  C1_{out} = 0;
238
                                  #2 \text{ out\_cpu} = 0;
239
                              end
                              'WRITE32: begin
241
                                  cache_lines[set][line_num][0][6:6] = 1;
242
                                  cache_lines[set][line_num][offset] = data[31:24];
                                  cache_lines[set][line_num][offset + 1] =
      data[23:16];
                                  cache_lines[set][line_num][offset + 2] =
      data[15:8];
                                  cache_lines[set][line_num][offset + 3] =
246
```

```
data[7:0];
                                   #1 stage = -1;
247
                                   out_cpu = 1;
                                   C1_{out} = 0;
249
                                   #1 out_cpu = 0;
250
                                   #1 stage = 0;
251
                              end
252
                          endcase
253
                     end else begin
                          wait_delay -= 1;
255
                     end
256
                end
                6: begin
                     #1 \text{ stage} = -1;
                     D1_out = cache_lines[set][line_num][offset + 2] << 8 +
      cache_lines[set][line_num][offset + 3];
                     #1 out_cpu = 0;
                     #1 stage = 0;
                end
            endcase
            if(dirty_inv >= 1) begin
266
                #1 D2_out = (cache_lines[set][line_num][2 * dirty_inv] << 8) +</pre>
      cache_lines[set][line_num][2 * dirty_inv + 1];
                 if(dirty_inv == 1) begin
268
                     out_mem = 1;
269
                end
                 if(dirty_inv == 8) begin
271
                     out_mem = 0;
273
                     C2_{out} = 0;
274
                     dirty_inv = 0;
275
                 end else begin
                     dirty_inv++;
277
                 end
278
            end
279
280
            case (C1)
281
                 'READ8: begin
282
                     case(stage)
283
                          0: begin
284
                              cmd = 1;
285
                              adress_line = A1;
286
                              #1 \text{ stage} = 1;
                          end
                          1:begin
                              adress_bit = A1[OFFSET_SIZE - 1 : 0];
                              #1 \text{ stage} = 2;
                          end
                     endcase
                 end
                 'READ16: begin
```

```
case(stage)
296
                         0: begin
297
                              cmd = 2;
298
                              adress_line = A1;
299
                              #1 stage = 1;
300
                         end
301
                         1:begin
302
                              adress_bit = A1[OFFSET_SIZE - 1 : 0];
303
                              #1 stage = 2;
304
                         end
305
                     endcase
306
                end
307
                'READ32: begin
                     case(stage)
                         0: begin
                              cmd = C1;
311
                              adress_line = A1;
                              #1 stage = 1;
                         end
                         1:begin
                              adress_bit = A1[OFFSET_SIZE - 1 : 0];
                              #1 stage = 2;
317
                         end
                     endcase
319
                end
320
                'INVALIDATE_LINE: begin
321
                     adress_line = A1;
322
                     if (cache_lines[set][0][0][1:0] << 8 + cache_lines[set][0][1]</pre>
323
      == tag) begin
                         line_num = 0;
324
                     end else if (cache_lines[set][1][0][1:0] << 8 +</pre>
325
      cache_lines[set][1][1] == tag) begin
                         line_num = 1;
326
                     end else begin
327
                         $display("Такой линии нет в кэше");
328
329
                     if(cache_lines[set][line_num][0][6:6] == 1) begin
330
                         #1 dirty_inv = 1;
331
                         cache_lines[set][line_num][0][7:7] = 0;
332
                         out_mem = 1;
333
                         A2 = adress_line;
334
                         C2_{out} = 3;
335
                     end
336
                end
                'WRITE8: begin
338
                     case(stage)
                         0: begin
                              cmd = C1;
                              adress_line = A1;
342
                              data[7:0] = D1;
                              #1 stage = 1;
                         end
```

```
1:begin
346
                               adress_bit = A1[OFFSET_SIZE - 1 : 0];
347
                               #1 \text{ stage} = 2;
348
349
                     endcase
350
                 end
351
                 'WRITE16: begin
352
                     case(stage)
353
                          0: begin
                               cmd = C1;
355
                               adress_line = A1;
356
                               data[15:0] = D1;
357
                               #1 stage = 1;
                          end
                          1:begin
                               adress_bit = A1[OFFSET_SIZE - 1 : 0];
                               #1 \text{ stage} = 2;
                          end
                     endcase
                 end
                 'WRITE32: begin
                     case(stage)
367
                          0: begin
                               cmd = C1;
369
                               adress_line = A1;
                               data[31:16] = D1;
371
                               #1 stage = 1;
                          end
373
                          1: begin
                               adress_bit = A1[OFFSET_SIZE - 1 : 0];
375
                               data[15:0] = D1;
                               #1 stage = 2;
377
                          end
                     endcase
379
                 end
380
            endcase
381
       end
382
383
       always @(clk == 0) begin
384
            if(C2 == 'NOP)begin
385
                 if(stage == -3) begin
386
                     stage = 4;
387
                 end
388
            end
       end
390
       initial begin
            #11000000
            $\display(\"all_cpu_-\cache_misses:_\_\%d\", \mimo);
       end
   endmodule
```

```
1 module cpu(
      inout wire [15:0] D1,
      inout wire [2:0] C1,
      output reg[14:0] A1,
      input clk
      );
6
      parameter M = 64;
      parameter N = 60;
      parameter K = 32;
9
      reg out = 0;
11
      int pa;
12
      int pb;
13
14
      int pc;
      int resa;
15
      int resb;
      int vsego = 0;
17
      int clock = 0;
18
      int s = 0;
      logic [15:0] D1_out = 0;
      assign D1 = (out == 1) ? D1_out : 16'bzzzzzzzzzzzzzz;
      logic [2:0] C1_out = 0;
      assign C1 = (out == 1) ? C1_out : 3'bzzz;
      always @(posedge clk) begin
          clock += 1;
      end
29
30
      initial begin
31
          #2 pa = 0;
32
          #2 pc = M * K + K * N * 2;
          #2 //initialisation y
          for (int y = 0; y < M; y++) begin
               #2 //iteration
36
               #2 //y++
               #2 //initialisation x
38
               for (int x = 0; x < N; x++) begin
39
                   #2 //iteration
40
                   #2 //x++
41
                   #2 pb = M * K;
42
                   #2 s = 0;
43
                   #2 //initialisation k
44
                   for (int k = 0; k < K; k++) begin
45
                       #2 //iteration
46
                       #2 // k++
47
                       vsego += 1;
48
                            //read8
49
                            wait(clk == 0)
50
                            A1 = (pa + k) >> 4;
51
```

```
C1_{out} = 1;
52
                              out = 1;
53
                              #2
54
                              A1 = (pa + k) \% 16;
55
                              #2
56
                              out = 0;
57
                              wait(C1 == 7)
58
                         resa = D1;
59
                         #2
60
                         vsego += 1;
61
                              //read16
62
                              wait(clk == 0)
63
                              A1 = (pb + x * 2) >> 4;
64
                              C1_out = 2;
                              out = 1;
                              #2
                              A1 = (pb + x * 2) \% 16;
                              #2
                              out = 0;
                              wait(C1 == 7)
                         resb = D1;
                         #2
                         #12 s += resa * resb;
                         #2 pb += N * 2;
                     end
                     vsego += 1;
                         //write32
                         wait(clk == 0)
79
                         A1 = (pc + x * 4) >> 4;
80
                         C1_out = 7;
81
                         D1_out = s >> 16;
82
                         out = 1;
83
                         #2
                         A1 = (pc + x * 4) \% 16;
85
                         D1_{out} = s \% (256*256);
86
                         #2
87
                         out = 0;
                         wait(C1 == 0);
89
                     #2;
90
                end
91
                #2 pa += K;
92
                #2 pc += N * 4;
93
                $display(y);
           end
           #2
           $display("clock: \( \) \%d", clock);
           $display("all_cpu_->_cache_requests: \\d", vsego);
       end
101 endmodule
```