

Лабораторная работа №2	группа 05	2022
Моделирование схем в Verilog	Москаленко Т.Д.	

Цель работы: построение кэша и моделирование системы «процессор-кэш-память» на языке описания Verilog.

Инструментарий и требования к работе: весь код пишется на языке Verilog, компиляция и симуляция – Icarus Verilog 11.0 (стабильная). Далее в этом документе Verilog+SystemVerilog обозначается как Verilog.

Задача: Имеется следующее определение глобальных переменных и функций:

Листинг 1. код на Си

```

1 #define M 64
2 #define N 60
3 #define K 32
4 int8 a[M][K];
5 int16 b[K][N];
6 int32 c[M][N];
7
8 void mmul()
9 {
10     int8 *pa = a;
11     int32 *pc = c;
12     for (int y = 0; y < M; y++)
13     {
14         for (int x = 0; x < N; x++)
15         {
16             int16 *pb = b;
17             int32 s = 0;
18             for (int k = 0; k < K; k++)
19             {
20                 s += pa[k] * pb[x];
21                 pb += N;
22             }
23             pc[x] = s;
24         }
25         pa += K;
26         pc += N;
27     }
28 }
```

Сложение, инициализация переменных и переход на новую итерацию цикла, выход из функции занимают 1 такт. Умножение – 5 тактов. Обращение к памяти вида `pc[x]` считается за одну команду.

Массивы последовательно хранятся в памяти, и первый из них начинается с 0.

Все локальные переменные лежат в регистрах процессора.

По моделируемой шине происходит только обмен данными (не команда-

ми).

Определите процент попаданий (число попаданий к общему числу обращений) для кэша и общее время (в тактах), затраченное на выполнение этой функции.

Код запускается на модели




Рис. 1. Система «процессор-кэш-память»

Сигналы:

- CLK – синхронизация всей схемы
- RESET – сброс в начальное состояние
- *_DUMP – сохранение текущего состояния в файл/вывод в консоль для отладки

Модули:

- CPU – модель процессора для верификации работы кэша
- Cache – одноуровневый кэш. Политика вытеснения — LRU
- MemCTR (+ mem) – модель контроллера памяти + модулей памяти для верификации работы кэша

№	$CPU \rightarrow Cache$	$CPU \leftarrow Cache$	$Cache \rightarrow Mem$	$Cache \leftarrow Mem$
0	C1_NOP	C1_NOP	C2_NOP	C2_NOP
1	C1_READ8			C2_RESPONSE
2	C1_READ16		C2_READ_LINE	
3	C1_READ32		C2_WRITE_LINE	
4	C1_INVALIDATE_LINE			
5	C1_WRITE8			
6	C1_WRITE16			
7	C1_WRITE32	C1_RESPONSE		

Таблица 1. Команды

Время отклика:

6 тактов – время, через которое в результате кэш попадания, кэш начинает отвечать.

4 такта – время, через которое в результате кэш промаха, кэш посылает запрос к памяти.

MemCTR – 100 тактов

Рассчитаем параметры системы

```
1 parameter MEM_SIZE = 1024*512; //размер памяти в байтах
2 parameter LINE_SIZE = 16; //размер одной кэш линии
3 parameter LINE_COUNT = 64; //количество кэш линий
4 parameter SIZE = LINE_SIZE * LINE_COUNT; //суммарный размер всех кэш линий
5 parameter WAY = 2; //ассоциативность сколько( кэш линий в одном блоке)
6 parameter SETS_COUNT = LINE_COUNT / WAY; //количество блоков
7 parameter TAG_SIZE = 10; //размер части адреса, хранящаяся в кэше
8 parameter SET_SIZE = 5; //замер номера блока
9 parameter OFFSET_SIZE = 4; //размер номера байта внутри кэш-линии
10 parameter ADDR_SIZE = TAG_SIZE + SET_SIZE + OFFSET_SIZE; // размер всего
    адреса
```

Размер полезных данных в кэше очевидно равен количеству кэш-линий умножить на размер одной кэш-линии.

$$SIZE = LINE_SIZE \cdot LINE_COUNT = 16 \cdot 64 = 1024$$

Количество блоков равно количеству кэш-линий разделить на размер одного блока

$$SETS_COUNT = \frac{LINE_COUNT}{WAY} = \frac{64}{2} = 32$$

Количество бит, которое уходит на кодировку блока равно двоичному логарифму от количества блоков

$$SET_SIZE = \log_2 (SETS_COUNT) = \log_2 32 = 5$$

Количество бит, которое уходит на кодировку позиции байта в кэш-линии равно двоичному логарифму от количества байтов внутри одной кэш-линии.

$$OFFSET_SIZE = \log_2 (LINE_SIZE) = \log_2 16 = 4$$

Размер всего адреса равен сумме SETS_COUNT, SET_SIZE, OFFSET_SIZE. С другой стороны это двоичный логарифм от размера памяти в байтах.

$$ADDR_SIZE = \log_2 (MEM_SIZE) = 19$$

$$ADDR_SIZE = TAG_SIZE + SET_SIZE + OFFSET_SIZE = 19$$

Данные непротиворечивы. Теперь посчитаем размер шин.

$$ADDR[1,2]_{-}BUS_SIZE = \max(TAG_SIZE + SET_SIZE, OFFSET_SIZE) = 15$$

$$CTR1_BUS_SIZE = \log_2 8 = 3$$

$$CTR2_BUS_SIZE = \log_2 4 = 2$$

Аналитическое решение задачи

Рассмотрим решение задачи на языке Python ☛

```
1 M = 64
2 N = 60
3 K = 32
4
5 a = [[0] * K for _ in range(M)] # array a
6 b = [[0] * N for _ in range(K)] # array b
7 c = [[0] * N for _ in range(M)] # array c
8
9 offset = 0
10 tagset = 0
11
12 for i in range(M):
13     for j in range(K):
14         a[i][j] = tagset
15         offset += 1
16         if offset % 16 == 0:
17             tagset += 1
18             offset = 0
19
20 for i in range(K):
21     for j in range(N):
22         b[i][j] = tagset
23         offset += 2
24         if offset % 16 == 0:
25             tagset += 1
26             offset = 0
27
28 for i in range(M):
29     for j in range(N):
30         c[i][j] = tagset
31         offset += 4
32         if offset % 16 == 0:
33             tagset += 1
34             offset = 0
```

Смоделируем нашу оперативную память как 3 массива `a,b,c`. Мысленно разделим память на строки по 16 байт (размер одной кэш линии). Тогда каждому элементу массива присвоим порядковый номер строки, целиком в этой памяти (на самом деле это будет `tag + set` от адреса соответствующего элемента). Инициализация происходит в трёх соответствующих форах. Заметим, что элементы массивов занимают 1, 2 и 4 байта соответственно, поэтому в форах мы увеличиваем переменную `offset` на разные значения.

```
1 cache = [[0] * 2 for _ in range(64)]
2
3 for i in range(64):
4     cache[i][0] = -1
```

Кэш будет состоять из 64 кэш линий, каждая будет содержать 2 числа: `tagset`, `time`. `time` = 1 если кэш линия из двух в блоке использовалась последней, иначе `time` = 0. `tagset` содержит в себе `tagset` кэш линии.

```
1 misses = 0 # количество промахов
2 requests = 32 * 64 * 60 * 2 + 64 * 60 # количество запросов всего
3 clock = 0 # количество тактов
```

`misses` - счётчик количества

`requests` - количество запросов всего. Можно вычислить как удвоенное количество итераций внутреннего цикла плюс количество итераций среднего цикла

$$32 \cdot 64 \cdot 60 \cdot 2 + 64 \cdot 60 = 249600$$

`clock` - счётчик количества тактов.




Рис. 2. Объяснение времени работы каждой команды аналитически

```
1 def f(line_adr: int) -> int:
2     global clock
3     st = line_adr % 32
4     if cache[2 * st][0] == line_adr: # первая линия нужная
5         clock += 6 # время отклика кэша при попадании
6         cache[2 * st][1] = 1
7         cache[2 * st + 1][1] = 0
8         return 0 # попали
```

```

9  if cache[2 * st + 1][0] == line_addr: # вторая линия нужная
10     clock += 6 # время отклика кэша при попадании
11     cache[2 * st + 1][1] = 1
12     cache[2 * st][1] = 0
13     return 0 # попали
14  if cache[2 * st][1] == 0: # первая линия использовалась давно
15     clock += 112 # 4 + 100 + 8
16     # наша линия грязная, когда в ней лежит элемент из c[] []
17     if cache[2 * st][0] >= 368:
18         clock += 101 # 100 + 1
19         cache[2 * st][0] = line_addr
20         cache[2 * st][1] = 1
21         cache[2 * st + 1][1] = 0
22         return 1 # промах
23  if cache[2 * st + 1][1] == 0: # вторая линия использовалась давно
24     clock += 112 # 4 + 100 + 8
25     # наша линия грязная, когда в ней лежит элемент из c[] []
26     if cache[2 * st + 1][0] >= 368:
27         clock += 101 # 100 + 1
28         cache[2 * st + 1][0] = line_addr
29         cache[2 * st + 1][1] = 1
30         cache[2 * st][1] = 0
31         return 1 # промах
32  assert False # невозможное состояние

```

Функция `f` реализует работу кэша. По заданному `tagset` (в данном случае `line_addr`) она проверяет, есть ли данная часть памяти в кэше.

1. Если есть — у нас кэш попадание, мы прибавляем к `clock` 6 и записываем в соответствующее место кэша `line_addr` (с 4 по 13 строчки). Функция возвращает 0.
2. Если нет — у нас кэш промах. Кэш обращается к памяти через 4 такта после начала запроса, через 100 тактов память ему начинает отвечать и отвечает 8 тактов подряд. Поэтому прибавляем 112 к общему количеству тактов. Проверка на то, что у нас линия грязная происходит в строчках 27 и 36. Мы знаем, что грязные линии те и только те, которые содержат в себе элемент массива `c[] []` (только их мы изменяем). $\frac{\text{sizeof}(a) + \text{sizeof}(b)}{16} = 368$. Мы прибавляем 101 к тактам, потому что 100 тактов проходит с начала запроса к памяти до начала ответа памяти плюс один такт память отвечает. Эти случаи реализованы (с 14 по 31 строчки), функция возвращает 1.

Листинг 2. Реализация самой задачи

```

1  clock += 1 # initialisation pa
2  clock += 1 # initialisation pc
3  clock += 1 # initialisation y
4  for m in range(M):

```

```

5  clock += 1 # iteration
6  clock += 1 # y++
7  clock += 1 # initialisation x
8  for n in range(N):
9      clock += 1 # iteration
10     clock += 1 # x++
11     clock += 1 # initialisation pb
12     clock += 1 # initialisation s
13     clock += 1 # initialisation k
14     for k in range(K):
15         clock += 1 # iteration
16         clock += 1 # k++
17         misses += f(a[m][k])
18         clock += 1 # end of op
19         misses += f(b[k][n])
20         clock += 1 # end of op
21         clock += 5 # mult
22         clock += 1 # sum
23         clock += 1 # sum
24         misses += f(c[m][n])
25         clock += 1 # end of op
26     clock += 1 # sum
27     clock += 1 # sum
28 clock += 1 # end of func
29
30 print("Всего_обращений_к_кэшу:", requests)
31 print("Всего_промахов:", misses)
32 print("Процент_попадания:", (requests - misses) / requests)
33 print("Количество_тактов:", clock)

```

Каждое прибавление к тактам объяснено в комментариях рядом с ним. `end of op` нужен потому, что `f` учитывает разность значений `clock` между началом выполнения операции и концом. Чтобы посчитать суммарное время работы команды, нужно добавить 1 такт.

Данный код выдаёт такой результат:

Всего обращений к кэшу: 249600

Всего промахов: 21520

Процент попадания: 0.9137820512820513

Количество тактов: 5329302

Моделирование заданной системы на Verilog

Модель состоит из четырёх модулей, testbench.sv, memory.sv, cache.sv, cpu.sv.

testbench.sv

Модуль testbench.sv создаёт 3 остальных модуля, инициализирует их начальными значениями, соединяет их проводами. Реализацию можно посмотреть в разделе «Листинг кода».

memory.sv

Модуль memory.sv релизует модель оперативной памяти. Краткое описание: вся память это массив регистров. В модуле есть 2 переменные отсчитывающие задержку в 100 тактов. Каждую положительную синхронизацию мы проверяем получает ли память что-то на вход, при условии, что она ничего не выполняет. в отдельном блоке на отрицательную синхронизацию мы отвечаем кэшу обратно. Ниже подробные объяснения

```
1 parameter MEM_SIZE = 512*1024;  
2 reg [7:0] memory [0: MEM_SIZE - 1];
```

Вся память это массив регистров.

Листинг 3. dump

```
1 always @(posedge m_dump) begin  
2     file = $fopen("mem_dump.txt", "w");  
3     for (int i = 0; i < MEM_SIZE; i += 16) begin  
4         for (int j = 0; j < 16; j++) begin  
5             $fwrite(file, "%b", memory[i+j]);  
6         end  
7         $fwrite(file, "\n");  
8     end  
9     $fclose(file);  
10 end
```

Выше написана реализация dump всей памяти в файл

Листинг 4. reset

```
1 always @(posedge reset) begin  
2     delay_read = -1;  
3     delay_write = -1;  
4     offset = 0;  
5     adress_line = 0;  
6     out = 0;  
7     for (int i = 0; i < MEM_SIZE - 1; i += 1) begin  
8         memory[i] = $random(SEED)>>16;  
9     end  
10 end
```

Так происходит сброс всей памяти в начальное состояние

Листинг 5. case(C2)

```
1 always @(posedge clk) begin
2     case (C2)
3         'READ_LINE: begin
4             if(delay_read == -1) begin
5                 delay_read = 108;
6             end
7             adress_line = A2;
8         end
9         'WRITE_LINE: begin
10            if(delay_write == -1) begin
11                adress_line = A2;
12                delay_write = 102;
13                offset = 0;
14            end
15            memory[A2 * 16 + 2 * offset][7:0] <= D2[15:8];
16            memory[A2 * 16 + 2 * offset + 1][7:0] <= D2[7:0];
17
18            delay_write -= 1;
19            offset += 1;
20        end
21    endcase
22 end
```

Выше написана реализация приёма данных от *cache*. Каждую положительную синхронизацию мы проверяем получаем ли мы что-то от кэша. Если да, то запускаем один из двух сценариев. Переменные `delay_*` изначально равные -1 отвечают за соответствующую задержку (константы подобраны ювелирно, чтобы получалось то, что нужно). Переменная `out` позволяет передавать данные по шине, когда 1 и запрещает, когда 0

```
1 if (delay_write <= 94 && delay_write > 0) begin
2     delay_write -= 1;
3 end
4 if(delay_write == 1) begin
5     out = 1;
6     C2_out = 0;
7     offset = 0;
8 end
9 if(delay_write == 0) begin
10    out = 0;
11    delay_write = -1;
12 end
```

При негативной синхронизации мы отдельно обрабатываем задержку на запись (в конце мы должны один такт возвращать `NOP`, чтобы кэш узнал, что мы закончили записывать линию в память)

```
1 if (delay_read > 8) begin
```

```

2     delay_read -= 1;
3 end
4 if (delay_read <= 8 && delay_read >= 1) begin
5     if(delay_read == 8) begin
6         out = 1;
7         C2_out = 1;
8         offset = 0;
9     end
10    D2_out <= (memory[adress_line * 16 + 2 * offset] << 8) +
memory[adress_line * 16 + 2 * offset + 1];
11    offset += 1;
12    delay_read -= 1;
13 end else if(delay_read == 0) begin
14    C2_out = 0;
15    D2_out = 0;
16    offset = 0;
17    delay_read = -1;
18    out = 0;
19 end

```

Отдельно обрабатываем чтение данных. Последние 8 тактов возвращаем результат. Реализация выше.

cache.sv

```

1 reg[7: 0] cache_lines[0: SETS_COUNT - 1][0: WAY - 1][0: LINE_SIZE + 1];

```

Кэш это трёхмерный массив байтов (Номер блока, позиция внутри блока, номер байта внутри одной кэш линии). Первые 2 байта в кэш линии отвечают за служебную информацию. Первый бит это **valid**, второй это **dirty**, третий будет отвечать за **time** (какую из двух кэш линий в блоке использовали последней). с 7 по 16 бит включительно в кэш линии хранится **tag**.

```

1 reg[TAG_SIZE + SET_SIZE - 1: 0] adress_del_line;
2 reg[TAG_SIZE + SET_SIZE - 1: 0] adress_line;
3 reg[OFFSET_SIZE - 1: 0] adress_bit;
4 reg[31: 0] data;
5 int cmd = 0;
6
7 int set;
8 always @(adress_line) set = adress_line[4:0];
9
10 int tag;
11 always @(adress_line) tag = adress_line[14:5];
12
13 int offset;
14 always @(adress_bit) offset = 2 + adress_bit;

```

adress_del_line, **adress_line**, **adress_bit**, **data** это временные данные которые будут сохранять вход с одной или второй шины.

`adress_del_line` — `tagset` грязной линии, которую мы собираемся удалить

`adress_line` — `tagset` линии, которую мы хотим найти в кэше

`adress_bit` — `offset` линии, которую мы хотим найти в кэше

`data` — информация с шины D1

`cmd` — номер команды, которую нам дали на вход C1

Следующие 6 строчек преобразуют переменные в читаемые.

```
1 integer file;
2 int dirty_inv = 0;
3 int stage = 0;
4
5 int line_num;
6 int mem_dump = 0;
7 int wait_delay = 0;
8 int mimo = 0;
```

`file` — переменная для работы с файлом,

`dirty_inv` — переменная индикатор того, что нам нужно сделать инвалидацию грязной линии,

`stage` — стадия нашей команды, бывает -4, -3, 0, 1, 2, 3, 4, 5, 6. Принцип работы описан ниже

Значение	Этап работы
0	Первый такт считывания данных <i>CPU</i>
1	Второй такт считывания данных <i>CPU</i>
2	Обработка случаев работы в зависимости от того попали мы в кэш или нет
3	Случай промаха и грязной линии, которую мы выкидываем
-3	Ожидание NOP от памяти (успешная грязная инвалидация)
4	Случай промаха нам нужно достать линию из памяти
-4	Ожидание RESPONSE от памяти; запись полученной линии в <i>cache</i>
5	Первый такт ответа <i>CPU</i>
6	Первый такт ответа <i>CPU</i> (в случае команды READ32)

`line_num` — номер линии внутри одного блока,

`mem_dump` — переменная помогает во время выкачивания информации из памяти. Она отсчитывает шаг (`offset`) в кэш линии,

`wait_delay` — задержка, нужна для того чтобы делать команды строго отведённое время,

`mimo` — счётчик промахов кэша.

```

1 reg out_mem = 0;
2 reg out_cpu = 0;
3
4 logic [15:0] D1_out = 0;
5 assign D1 = (out_cpu == 1) ? D1_out : 16'bzzzzzzzzzzzzzzzz;
6
7 logic [2:0] C1_out = 0;
8 assign C1 = (out_cpu == 1) ? C1_out : 3'bzzz;
9
10 logic [15:0] D2_out = 0;
11 assign D2 = (out_mem == 1) ? D2_out : 16'bzzzzzzzzzzzzzzzz;
12
13 logic [1:0] C2_out = 0;
14 assign C2 = (out_mem == 1) ? C2_out : 2'bzz;

```

Код выше позволяет реализовать inout выходы.

out_mem — позволяет передавать данные по шине 2, когда 1 и запрещает, когда 0

out_cpu — позволяет передавать данные по шине 1, когда 1 и запрещает, когда 0

Листинг 6. dump

```

1 file = $fopen("cache_dump.txt", "w");
2 for (int j = 0; j < 32; j++) begin
3     for (int k = 0; k < 2; k++) begin
4         for (int i = 0; i < 2 + LINE_SIZE; i++) begin
5             $fwrite(file, "%b_", cache_lines[j][k][i]);
6         end
7         $fwrite(file, "\n");
8     end
9     $fwrite(file, "\n\n");
10 end
11 $fclose(file);

```

Дамп такой же как в памяти (Листинг 3)

Листинг 7. reset

```

1 always@(posedge reset) begin
2     D1_out = 0;
3     D2_out = 0;
4     C1_out = 0;
5     C2_out = 0;
6     out_cpu = 0;
7     out_mem = 0;
8     dirty_inv = 0;
9     cmd = 0;
10    stage = 0;
11    line_num = 0;
12    mem_dump = 0;
13    wait_delay = 0;

```

```

14  mimo = 0;
15  adress_del_line = 0;
16  adress_line = 0;
17  adress_bit = 0;
18
19  for (int i = 0; i < LINE_COUNT; i++) begin
20      for (int j = 0; j < WAY; j++) begin
21          for (int k = 0; k < 2 + LINE_SIZE; k++) begin
22              cache_lines[i][j][k] = 0;
23          end
24      end
25  end
26 end

```

Ресет такой же как в памяти (Листинг 4)

Листинг 8. case(C1)

```

1 case (C1)
2     'READ8: begin
3         case(stage)
4             0: begin
5                 cmd = C1;
6                 adress_line = A1;
7                 #1 stage = 1;
8             end
9             1:begin
10                 adress_bit = A1[OFFSET_SIZE - 1 : 0];
11                 #1 stage = 2;
12             end
13         endcase
14     end
15     'READ16: begin
16         ...
17     end
18     'READ32: begin
19         ...
20     end
21     'INVALIDATE_LINE: begin
22         adress_line = A1;
23         if (cache_lines[set][0][0][1:0] << 8 + cache_lines[set][0][1] == tag)
24             begin
25                 line_num = 0;
26             end else if (cache_lines[set][1][0][1:0] << 8 +
27             cache_lines[set][1][1] == tag) begin
28                 line_num = 1;
29             end else begin
30                 $display("Такой линии нет в кэше");
31             end
32         if(cache_lines[set][line_num][0][6:6] == 1) begin
33             #1 dirty_inv = 1;
34             cache_lines[set][line_num][0][7:7] = 0;
35             out_mem = 1;

```

```

34         A2 = adress_line;
35         C2_out = 3;
36     end
37 end
38 'WRITE8: begin
39     ...
40 end
41 'WRITE16: begin
42     ...
43 end
44 'WRITE32: begin
45     case(stage)
46     0: begin
47         cmd = C1;
48         adress_line = A1;
49         data[31:16] = D1;
50         #1 stage = 1;
51     end
52     1: begin
53         adress_bit = A1[OFFSET_SIZE - 1 : 0];
54         data[15:0] = D1;
55         #1 stage = 2;
56     end
57 endcase
58 end
59 endcase

```

`case` реализован внутри блока `always` на позитивное изменение синхронизации.

Изначально `stage = 0`. `stage 0` и `1` это считывание данных на всех командах кроме `INVALIDATE_LINE` и `NOP`. Реализация выше, происходит на положительную синхронизацию.

`INVALIDATE_LINE` делает инвалидацию линии. Сначала выбирает, какая именно линия нам нужна, затем убирает бит валидности, и делает грязную инвалидацию, если грязный бит — 1.

Листинг 9. `dirty_inv`

```

1 if(dirty_inv >= 1) begin
2     #1 D2_out = (cache_lines[set][line_num][2 * dirty_inv] << 8) +
cache_lines[set][line_num][2 * dirty_inv + 1];
3     if(dirty_inv == 1) begin
4         out_mem = 1;
5     end
6     if(dirty_inv == 8) begin
7         #1
8         cache_lines[set][line_num][0][6:6] = 0;
9         out_mem = 0;
10        C2_out = 0;
11        dirty_inv = 0;
12    end else begin

```

```

13     dirty_inv++;
14 end
15 end

```

Грязная инвалидация реализована внутри блока `always` на позитивное изменение синхронизации.

Отправляет 8 тактов подряд линию из кэша в память. В конце обнуляет `dirty_inv`.

Делаем в `always` блоке `case(stage)` и рассмариваем шаги.

Листинг 10. `stage = 2`

```

1 2: begin
2   if (cache_lines[set][0][0][7:7] == 1 && (cache_lines[set][0][0][1:0] <<
3     8) + cache_lines[set][0][1] == tag) begin
4     line_num = 0;
5     stage = 5;
6     wait_delay = 2;
7   end else if (cache_lines[set][1][0][7:7] == 1 &&
8     (cache_lines[set][1][0][1:0] << 8) + cache_lines[set][1][1] == tag) begin
9     line_num = 1;
10    stage = 5;
11    wait_delay = 2;
12  end else if (cache_lines[set][0][0][7:7] == 1 &&
13    cache_lines[set][1][0][7:7] == 1) begin
14    mimo += 1;
15    line_num = cache_lines[set][0][0][5:5];
16    cache_lines[set][line_num][0][7:7] = 0;
17
18    if (cache_lines[set][line_num][0][6:6] == 1) begin
19      #1 stage = 3;
20    end else begin
21      #1 stage = 4;
22    end
23  end else begin
24    mimo += 1;
25
26    if(cache_lines[set][0][0][7:7] == 0) begin
27      line_num = 0;
28    end else begin
29      line_num = 1;
30    end
31    stage = 4;
32  end
33 end

```

`stage = 2` это изначальный разбор случаев. Первые 2 `if` - проверка на то, что линия лежит в кэше. Мы переходим сразу на стадию 5 (Листинг 15) - вывод ответа на запрос в кэш.

Следующий `if` это случай, когда обе линии валидные. Тогда одну из линий надо выкинуть. Мы говорим, что номер линии, которую мы должны

выкинуть из двух это в точности бит времени линии с индексом 0. Действительно, если он 0, значит нулевую линию мы использовали давно, и нам надо её выкинуть. Иначе он 1 и мы выкидываем первую линию.

Дальше если эта линия грязная, мы переходим на стадию удаления этой линии в память **stage** = 3 (Листинг 11). Иначе эта линия чистая и мы можем перейти сразу же к стадии выгрузки новой линии из памяти **stage** = 4 (Листинг 13);

Листинг 11. **stage** = 3

```
1 3: begin
2     if (wait_delay == 0) begin
3         adress_del_line[14:13] = cache_lines[set][line_num][0][1:0];
4         adress_del_line[12:5] = cache_lines[set][line_num][1];
5         adress_del_line[4:0] = set;
6         A2 = adress_del_line;
7         C2_out = 3;
8         dirty_inv = 1;
9         stage = -3;
10    end else begin
11        wait_delay -= 1;
12    end
13 end
```

stage = 3: происходит выгрузка грязной линии в файл. Мы ждём нужное количество тактов, находящееся в переменной **wait_delay**. Отдаём памяти нужный адрес и делаем **dirty_inv**. **stage** становится -3 (Листинг 12). Мы начинаем ожидать от памяти команду NOP.

Листинг 12. **stage** = -3

```
1 always @(clk == 0) begin
2     if(C2 == 'NOP)begin
3         if(stage == -3) begin
4             stage = 4;
5         end
6     end
7 end
```

Как только память отдаёт нам команду NOP и **stage** = -3, значит мы дождалсь ответа от памяти, она записала грязную строку и готова принимать новый запрос.

Листинг 13. **stage** = 4

```
1 4: begin
2     if (wait_delay == 0) begin
3         #1 A2 = adress_line;
4         C2_out = 2;
5         out_mem = 1;
6         #2 out_mem = 0;
7         A2 = 16'bzzzzzzzzzzzzzzzzzz;
```

```

8      mem_dump = 1;
9      stage = -4;
10  end else begin
11      wait_delay -= 1;
12  end
13 end

```

`stage = 4`, *cache* отправляет запрос в память на считывание линии в свободное место в кэше. *Cache* ждёт нужное количество тактов, находящееся в переменной `wait_delay`, затем делает запрос в память и изменяет `stage` на -4 (Листинг 14).

Листинг 14. `stage = -4`

```

1  if(C2 == 'RESPONSE') begin
2      if(mem_dump >= 1) begin
3          if(mem_dump == 1) begin
4              cache_lines[set][line_num][0][1:0] = tag >> 8;
5              cache_lines[set][line_num][1] = tag % 256;
6              cache_lines[set][line_num][0][7:7] = 1;
7              cache_lines[set][line_num][0][6:6] = 0;
8              cache_lines[set][line_num][0][5:5] = 1;
9              cache_lines[set][line_num][0][5:5] = 0;
10         end
11         cache_lines[set][line_num][2 * mem_dump] = D2 >> 8;
12         cache_lines[set][line_num][2 * mem_dump + 1] = D2 % 256;
13         if(mem_dump == 8) begin
14             mem_dump = 0;
15             if(stage == -4) begin
16                 stage = 5;
17             end
18         end else begin
19             mem_dump += 1;
20         end
21     end
22 end

```

Данный код на каждую положительную синхронизацию ждёт `RESPONSE` от памяти. Когда память начинает отвечать, мы отсчитываем 8 тактов в переменной `mem_dump` и каждый такт считываем новую порцию данных. В самый первый такт мы устанавливаем начальные значения. Когда мы выгрузили линию, мы можем начать отвечать *CPU*. Переходим в `stage = 5` (Листинг 15)

Листинг 15. `stage = 5`

```

1  5: begin
2      if(wait_delay == 0) begin
3          cache_lines[set][line_num][0][5:5] = 1;
4          cache_lines[set][1 - line_num][0][5:5] = 0;
5          case(cmd)
6              'READ8: begin

```

```

7         ...
8     end
9     'READ16: begin
10         #1 stage = -1;
11         C1_out = 7;
12         out_cpu = 1;
13         D1_out = (cache_lines[set][line_num][offset] << 8) +
cache_lines[set][line_num][offset + 1];
14         #1 out_cpu = 0;
15         #1 stage = 0;
16     end
17     'READ32: begin
18         #1 stage = 6;
19         out_cpu = 1;
20         C1_out = 7;
21         D1_out = (cache_lines[set][line_num][offset] << 8) +
cache_lines[set][line_num][offset + 1];
22     end
23     'WRITE8: begin
24         ...
25     end
26     'WRITE16: begin
27         ...
28     end
29     'WRITE32: begin
30         cache_lines[set][line_num][0][6:6] = 1;
31         cache_lines[set][line_num][offset] = data[31:24];
32         cache_lines[set][line_num][offset + 1] = data[23:16];
33         cache_lines[set][line_num][offset + 2] = data[15:8];
34         cache_lines[set][line_num][offset + 3] = data[7:0];
35         #1 stage = -1;
36         out_cpu = 1;
37         C1_out = 0;
38         #1 out_cpu = 0;
39         #1 stage = 0;
40     end
41 endcase
42 end else begin
43     wait_delay -= 1;
44 end
45 end

```

stage = 5: *cache* рассматриваем все возможные значения `cmd`. Для каждого из них *cache* отвечает процессору. Если команда **READ32**, *cache* вынужден отвечать 2 такта, поэтому переходит в **stage = 6**. В конце *cache* делает **stage = 0** и начинает ждать следующей команды от *CPU*.

Листинг 16. **stage = 6**

```

1 6: begin
2     #1 stage = -1;
3     D1_out = cache_lines[set][line_num][offset + 2] << 8 +

```

```
cache_lines[set][line_num][offset + 3];  
4   #1 out_cpu = 0;  
5   #1 stage = 0;  
6 end
```

stage = 6: вторая часть команды READ32.

```
1 initial begin  
2   #11000000  
3   $display("all_cpu->cache_misses: %d", mimo);  
4 end
```

В `init` блоке `cache` ждёт пока моделируемая задача точно завершится. Затем выводит суммарное количество промахов.

Воспроизведение задачи на Verilog

cpu.sv

Модуль cpu.sv моделирует саму задачу перемножения матриц.

```
1 reg out = 0;
2 logic [15:0] D1_out = 0;
3 assign D1 = (out == 1) ? D1_out : 16'bzzzzzzzzzzzzzzzz;
4
5 logic [2:0] C1_out = 0;
6 assign C1 = (out == 1) ? C1_out : 3'bzzz;
7
8 int clock = 0;
9 always @(posedge clk) begin
10     clock += 1;
11 end
```

Выше задаются переменные для отправления данных на шину inout. Переменная out работает как в двух других модулях. Открывает и закрывает шину в зависимости от значения out.

```
1 parameter M = 64;
2 parameter N = 60;
3 parameter K = 32;
4
5 int pa;
6 int pb;
7 int pc;
8 int resa;
9 int resb;
10 int vsego = 0;
11 int s = 0;
```

Выше определяются параметры, нужные для реализации самой задачи.

```
1 initial begin
2     #2 pa = 0;
3     #2 pc = M * K + K * N * 2;
4     #2 //initialisation y
5     for (int y = 0; y < M; y++) begin
6         #2 //iteration
7         #2 //y++
8         #2 //initialisation x
9         for (int x = 0; x < N; x++) begin
10             #2 //iteration
11             #2 //x++
12             #2 pb = M * K;
13             #2 s = 0;
14             #2 //initialisation k
15             for (int k = 0; k < K; k++) begin
16                 #2 //iteration
17                 #2 // k++
```

```

18         vsego += 1;
19         //read8
20         wait(clk == 0)
21         A1 = (pa + k) >> 4;
22         C1_out = 1;
23         out = 1;
24         #2
25         A1 = (pa + k) % 16;
26         #2
27         out = 0;
28         wait(C1 == 7)
29         resa = D1;
30         #2 // end of op
31         vsego += 1;
32         //read16
33         wait(clk == 0)
34         A1 = (pb + x * 2) >> 4;
35         C1_out = 2;
36         out = 1;
37         #2
38         A1 = (pb + x * 2) % 16;
39         #2
40         out = 0;
41         wait(C1 == 7)
42         resb = D1;
43         #2 // end of op
44         #12 s += resa * resb;
45         #2 pb += N * 2;
46     end
47     vsego += 1;
48     //write32
49     wait(clk == 0)
50     A1 = (pc + x * 4) >> 4;
51     C1_out = 7;
52     D1_out = s >> 16;
53     out = 1;
54     #2 A1 = (pc + x * 4) % 16;
55     D1_out = s % (256*256);
56     #2 // end of op
57     out = 0;
58     wait(C1 == 0);
59     #2; // end of op
60     end
61     #2 pa += K;
62     #2 pc += N * 4;
63     $display(y);
64     end
65     #2 // end of func
66     $display("clock:_%d", clock);
67     $display("all_cpu->_cache_requests:_%d", vsego);
68 end

```

Выше реализована задача. Около каждой задержки помимо тех, которые происходят внутри отправки, в комментариях написано для чего она нужна. Сама реализация отличается от реализации на питоне, только отправками команд кэшу. Это делается в два такта.

Вывод программы такой:

```
clock: 5329302  
all cpu -> cache requests: 249600  
all cpu -> cache misses: 21520
```

Сравнение полученных результатов

Результаты программ в табличке ниже

Результаты	Аналитически	Verilog
Прوماхи	21520	21520
Запросы в <i>cache</i>	249600	249600
Количество тактов	5329302	5329302
Процент попадания	0.913782	0.913782

Результаты сходятся, что означает согласованность модели в verilog с аналитическим решением.

Перед тем как читать некрасивый код, предлагаю посмотреть на красивую панду от Насти (ей обязательно нужно поставить максимальный балл за ЛР2)!



Рис. 3. Красивая панда от Насти

Листинг кода

Листинг 17. acos.py

```
1 M = 64
2 N = 60
3 K = 32
4
5 a = [[0] * K for _ in range(M)] # array a
6 b = [[0] * N for _ in range(K)] # array b
7 c = [[0] * N for _ in range(M)] # array c
8
9 offset = 0
10 tagset = 0
11
12 for i in range(M):
13     for j in range(K):
14         a[i][j] = tagset
15         offset += 1
16         if offset % 16 == 0:
17             tagset += 1
18             offset = 0
19
20 for i in range(K):
21     for j in range(N):
22         b[i][j] = tagset
23         offset += 2
24         if offset % 16 == 0:
25             tagset += 1
26             offset = 0
27
28 for i in range(M):
29     for j in range(N):
30         c[i][j] = tagset
31         offset += 4
32         if offset % 16 == 0:
33             tagset += 1
34             offset = 0
35
36 cache = [[0] * 2 for _ in range(64)]
37
38 for i in range(64):
39     cache[i][0] = -1
40
41 misses = 0 # количество промахов
42 requests = 32 * 64 * 60 * 2 + 64 * 60 # количество запросов всего
43 clock = 0 # количество тактов
44
45
46 def f(line_adr: int) -> int:
47     global clock
48     st = line_adr % 32
```



```

49  if cache[2 * st][0] == line_adr: # первая линия нужная
50      clock += 6 # время отклика кэша при попадании
51      cache[2 * st][1] = 1
52      cache[2 * st + 1][1] = 0
53      return 0 # попали
54  if cache[2 * st + 1][0] == line_adr: # вторая линия нужная
55      clock += 6 # время отклика кэша при попадании
56      cache[2 * st + 1][1] = 1
57      cache[2 * st][1] = 0
58      return 0 # попали
59  if cache[2 * st][1] == 0: # первая линия использовалась давно
60      clock += 112 # 4 + 100 + 8
61      # наша линия грязная, когда в ней лежит элемент из c[] []
62      if cache[2 * st][0] >= 368:
63          clock += 101 # 100 + 1
64          cache[2 * st][0] = line_adr
65          cache[2 * st][1] = 1
66          cache[2 * st + 1][1] = 0
67          return 1 # промах
68  if cache[2 * st + 1][1] == 0: # вторая линия использовалась давно
69      clock += 112 # 4 + 100 + 8
70      # наша линия грязная, когда в ней лежит элемент из c[] []
71      if cache[2 * st + 1][0] >= 368:
72          clock += 101 # 100 + 1
73          cache[2 * st + 1][0] = line_adr
74          cache[2 * st + 1][1] = 1
75          cache[2 * st][1] = 0
76          return 1 # промах
77  assert False # невозможное состояние
78
79
80  clock += 1 # initialisation pa
81  clock += 1 # initialisation pc
82  clock += 1 # initialisation y
83  for m in range(M):
84      clock += 1 # iteration
85      clock += 1 # y++
86      clock += 1 # initialisation x
87      for n in range(N):
88          clock += 1 # iteration
89          clock += 1 # x++
90          clock += 1 # initialisation pb
91          clock += 1 # initialisation s
92          clock += 1 # initialisation k
93          for k in range(K):
94              clock += 1 # iteration
95              clock += 1 # k++
96              misses += f(a[m][k])
97              clock += 1 # end of op
98              misses += f(b[k][n])
99              clock += 1 # end of op
100             clock += 5 # mult

```

```

101         clock += 2 # sum
102         misses += f(c[m][n])
103         clock += 1 # end of op
104         clock += 2 # sum
105     clock += 1 # end of func
106
107     print("Всего_обращений_к_кэшу:", requests)
108     print("Всего_промахов:", misses)
109     print("Процент_попадания:", (requests - misses) / requests)
110     print("Количество_тактов:", clock)

```

Листинг 18. testbench.sv

```

1  'include "memory.sv"
2  'include "cache.sv"
3  'include "cpu.sv"
4
5  module cache_tb;
6      wire [15:0] D2;
7      wire [15:0] D1;
8      wire [1:0] C2;
9      wire [2:0] C1;
10     reg [14:0] A2;
11     reg [14:0] A1;
12     reg clk = 0;
13     reg reset;
14     reg m_dump;
15     reg c_dump;
16
17     memory _memory(D2, C2, A2, clk, reset, m_dump);
18     cache _cache(D1, C1, A1, D2, C2, A2, clk, reset, c_dump);
19     cpu _cpu(D1, C1, A1, clk);
20     initial begin
21         // $monitor("%0t: A1 = %b, C1 = %b, D1 = %b\n\n\tA2 = %b, C2 = %b, D2
22         = %b\n\n", $time, A1, C1, D1, A2, C2, D2);
23         reset = 1;
24         #1 reset = 0;
25         #11000000
26         $finish;
27     end
28     always #1 clk = ~clk;
29 endmodule

```

Листинг 19. memory.sv

```

1  'define NOP 0
2  'define READ_LINE 2
3  'define WRITE_LINE 3
4
5  module memory(
6      inout wire [15:0] D2,
7      inout wire [1:0] C2,

```

```

8   input [14:0] A2,
9   input clk,
10  input reset,
11  input m_dump
12  );
13  parameter MEM_SIZE = 512*1024;
14  parameter _SEED = 225526;
15  integer SEED = _SEED;
16
17  reg [7:0] memory [0: MEM_SIZE - 1];
18
19  int delay_read;
20  int delay_write;
21  int offset = 0;
22  int adress_line;
23  int file;
24
25  reg out = 0;
26  logic [15:0] D2_out = 0;
27  assign D2 = (out == 1) ? D2_out : 16'bzzzzzzzzzzzzzzzzzz;
28
29  logic [1:0] C2_out = 0;
30  assign C2 = (out == 1) ? C2_out : 2'bzz;
31
32  always@(posedge m_dump) begin
33      file = $fopen("mem_dump.txt", "w");
34      for (int i = 0; i < MEM_SIZE; i += 16) begin
35          for (int j = 0; j < 16; j++) begin
36              $fwrite(file, "%b_", memory[i+j]);
37          end
38          $fwrite(file, "\n");
39      end
40      $fclose(file);
41  end
42
43  always@(posedge reset) begin
44      delay_read = -1;
45      delay_write = -1;
46      offset = 0;
47      adress_line = 0;
48      out = 0;
49      for (int i = 0; i < MEM_SIZE - 1; i += 1) begin
50          memory[i] = $random(SEED)>>16;
51      end
52  end
53
54  always @(posedge clk) begin
55      case (C2)
56          'READ_LINE: begin
57              if(delay_read == -1) begin
58                  delay_read = 108;
59              end

```

```

60         adress_line = A2;
61     end
62     'WRITE_LINE: begin
63         if(delay_write == -1) begin
64             adress_line = A2;
65             delay_write = 102;
66             offset = 0;
67         end
68         memory[A2 * 16 + 2 * offset][7:0] <= D2[15:8];
69         memory[A2 * 16 + 2 * offset + 1][7:0] <= D2[7:0];
70
71         delay_write -= 1;
72         offset += 1;
73     end
74 endcase
75 end
76
77
78 always @(negedge clk) begin
79     if (delay_write <= 94 && delay_write > 0) begin
80         delay_write -= 1;
81     end
82     if(delay_write == 1) begin
83         out = 1;
84         C2_out = 0;
85         offset = 0;
86     end
87     if(delay_write == 0) begin
88         out = 0;
89         delay_write = -1;
90     end
91
92     if (delay_read > 8) begin
93         delay_read -= 1;
94     end
95     if (delay_read <= 8 && delay_read >= 1) begin
96         if(delay_read == 8) begin
97             out = 1;
98             C2_out = 1;
99             offset = 0;
100         end
101         D2_out <= (memory[adress_line * 16 + 2 * offset] << 8) +
memory[adress_line * 16 + 2 * offset + 1];
102         offset += 1;
103         delay_read -= 1;
104     end else if(delay_read == 0) begin
105         C2_out = 0;
106         D2_out = 0;
107         offset = 0;
108         delay_read = -1;
109         out = 0;
110     end

```

```

111     end
112 endmodule

```

Листинг 20. cache.sv

```

1  'define NOP 0
2  'define READ8 1
3  'define READ16 2
4  'define READ32 3
5  'define INVALIDATE_LINE 4
6  'define WRITE8 5
7  'define WRITE16 6
8  'define WRITE32 7
9  'define RESPONSE 1
10
11 module cache(
12     inout wire [15:0] D1,
13     inout wire [2:0] C1,
14     input [14:0] A1,
15     inout wire [15:0] D2,
16     inout wire [1:0] C2,
17     output reg[14:0] A2,
18     input clk,
19     input reset,
20     input c_dump
21 );
22     parameter LINE_SIZE = 16;
23     parameter LINE_COUNT = 64;
24     parameter SIZE = LINE_SIZE * LINE_COUNT;
25     parameter WAY = 2;
26     parameter SETS_COUNT = LINE_COUNT / WAY;
27     parameter TAG_SIZE = 10;
28     parameter SET_SIZE = 5;
29     parameter OFFSET_SIZE = 4;
30     parameter ADDR_SIZE = TAG_SIZE + SET_SIZE + OFFSET_SIZE;
31
32     reg[7: 0] cache_lines[0: SETS_COUNT - 1][0: WAY - 1][0: LINE_SIZE + 1];
33
34     reg[TAG_SIZE + SET_SIZE - 1: 0] adress_del_line;
35     reg[TAG_SIZE + SET_SIZE - 1: 0] adress_line;
36     reg[OFFSET_SIZE - 1: 0] adress_bit;
37     reg[31: 0] data;
38
39     integer file;
40     int dirty_inv = 0;
41     int cmd = 0;
42     int stage = 0;
43
44     int line_num;
45     int mem_dump = 0;
46     int wait_delay = 0;
47     int mimo = 0;

```

```

48
49 reg out_mem = 0;
50 reg out_cpu = 0;
51
52 logic [15:0] D1_out = 0;
53 assign D1 = (out_cpu == 1) ? D1_out : 16'bzzzzzzzzzzzzzzzz;
54
55 logic [2:0] C1_out = 0;
56 assign C1 = (out_cpu == 1) ? C1_out : 3'bzzz;
57
58 logic [15:0] D2_out = 0;
59 assign D2 = (out_mem == 1) ? D2_out : 16'bzzzzzzzzzzzzzzzz;
60
61 logic [1:0] C2_out = 0;
62 assign C2 = (out_mem == 1) ? C2_out : 2'bzz;
63
64
65 int set;
66 always @(address_line) set = address_line[4:0];
67
68 int tag;
69 always @(address_line) tag = address_line[14:5];
70
71 int offset;
72 always @(address_bit) offset = 2 + address_bit;
73
74 always@(posedge c_dump) begin
75     file = $fopen("cache_dump.txt", "w");
76     for (int j = 0; j < 32; j++) begin
77         for (int k = 0; k < 2; k++) begin
78             for (int i = 0; i < 2 + LINE_SIZE; i++) begin
79                 $fwrite(file, "%b_", cache_lines[j][k][i]);
80             end
81             $fwrite(file, "\n");
82         end
83         $fwrite(file, "\n\n");
84     end
85     $fclose(file);
86 end
87
88 always@(posedge reset) begin
89     D1_out = 0;
90     D2_out = 0;
91     C1_out = 0;
92     C2_out = 0;
93     out_cpu = 0;
94     out_mem = 0;
95     dirty_inv = 0;
96     cmd = 0;
97     stage = 0;
98     line_num = 0;
99     mem_dump = 0;

```

```

100     wait_delay = 0;
101     mimo = 0;
102     adress_del_line = 0;
103     adress_line = 0;
104     adress_bit = 0;
105
106     for (int i = 0; i < LINE_COUNT; i++) begin
107         for (int j = 0; j < WAY; j++) begin
108             for (int k = 0; k < 2 + LINE_SIZE; k++) begin
109                 cache_lines[i][j][k] = 0;
110             end
111         end
112     end
113 end
114
115 always @(posedge clk) begin
116     if(C2 == 'RESPONSE) begin
117         if(mem_dump >= 1) begin
118             if(mem_dump == 1) begin
119                 cache_lines[set][line_num][0][1:0] = tag >> 8;
120                 cache_lines[set][line_num][1] = tag % 256;
121                 cache_lines[set][line_num][0][7:7] = 1;
122                 cache_lines[set][line_num][0][6:6] = 0;
123                 cache_lines[set][line_num][0][5:5] = 1;
124                 cache_lines[set][line_num][0][5:5] = 0;
125             end
126             cache_lines[set][line_num][2 * mem_dump] = D2 >> 8;
127             cache_lines[set][line_num][2 * mem_dump + 1] = D2 % 256;
128             if(mem_dump == 8) begin
129                 mem_dump = 0;
130                 if(stage == -4) begin
131                     stage = 5;
132                 end
133             end else begin
134                 mem_dump += 1;
135             end
136         end
137     end
138
139     case(stage)
140     2: begin
141         if (cache_lines[set][0][0][7:7] == 1 &&
142 (cache_lines[set][0][0][1:0] << 8) + cache_lines[set][0][1] == tag) begin
143             line_num = 0;
144             stage = 5;
145             wait_delay = 2;
146         end else if (cache_lines[set][1][0][7:7] == 1 &&
147 (cache_lines[set][1][0][1:0] << 8) + cache_lines[set][1][1] == tag) begin
148             line_num = 1;
149             stage = 5;
150             wait_delay = 2;
151         end else if (cache_lines[set][0][0][7:7] == 1 &&

```

```

150     cache_lines[set][1][0][7:7] == 1) begin
151         mimo += 1;
152         line_num = cache_lines[set][0][0][5:5];
153         cache_lines[set][line_num][0][7:7] = 0;
154
155         if (cache_lines[set][line_num][0][6:6] == 1) begin
156             #1 stage = 3;
157         end else begin
158             #1 stage = 4;
159         end
160     end else begin
161         mimo += 1;
162
163         if(cache_lines[set][0][0][7:7] == 0) begin
164             line_num = 0;
165         end else begin
166             line_num = 1;
167         end
168         stage = 4;
169     end
170 3: begin
171     if (wait_delay == 0) begin
172         adress_del_line[14:13] =
173         cache_lines[set][line_num][0][1:0];
174         adress_del_line[12:5] = cache_lines[set][line_num][1];
175         adress_del_line[4:0] = set;
176         A2 = adress_del_line;
177         C2_out = 3;
178         dirty_inv = 1;
179         stage = -3;
180     end else begin
181         wait_delay -= 1;
182     end
183 4: begin
184     // $display($time);
185     if (wait_delay == 0) begin
186         #1 A2 = adress_line;
187         C2_out = 2;
188         out_mem = 1;
189         #2 out_mem = 0;
190         A2 = 16'bzzzzzzzzzzzzzzzzzz;
191         mem_dump = 1;
192         stage = -4;
193     end else begin
194         wait_delay -= 1;
195     end
196 5: begin
197     if(wait_delay == 0) begin
198         cache_lines[set][line_num][0][5:5] = 1;

```



```

200         cache_lines[set][1 - line_num][0][5:5] = 0;
201     case(cmd)
202         'READ8: begin
203             #1 stage = -1;
204             C1_out = 7;
205             out_cpu = 1;
206             D1_out = cache_lines[set][line_num][offset];
207             #1 out_cpu = 0;
208             #1 stage = 0;
209         end
210         'READ16: begin
211             #1 stage = -1;
212             C1_out = 7;
213             out_cpu = 1;
214             D1_out = (cache_lines[set][line_num][offset] <<
215 8) + cache_lines[set][line_num][offset + 1];
216             #1 out_cpu = 0;
217             #1 stage = 0;
218         end
219         'READ32: begin
220             #1 stage = 6;
221             out_cpu = 1;
222             C1_out = 7;
223             D1_out = (cache_lines[set][line_num][offset] <<
224 8) + cache_lines[set][line_num][offset + 1];
225         end
226         'WRITE8: begin
227             cache_lines[set][line_num][0][6:6] = 1;
228             cache_lines[set][line_num][offset] = data[7:0];
229             #1 stage = 0;
230             out_cpu = 1;
231             C1_out = 0;
232             #2 out_cpu = 0;
233         end
234         'WRITE16: begin
235             cache_lines[set][line_num][0][6:6] = 1;
236             cache_lines[set][line_num][offset] = data[15:8];
237             cache_lines[set][line_num][offset + 1] =
238 data[7:0];
239             #1 stage = 0;
240             out_cpu = 1;
241             C1_out = 0;
242             #2 out_cpu = 0;
243         end
244         'WRITE32: begin
245             cache_lines[set][line_num][0][6:6] = 1;
246             cache_lines[set][line_num][offset] = data[31:24];
247             cache_lines[set][line_num][offset + 1] =
248 data[23:16];
249             cache_lines[set][line_num][offset + 2] =
250 data[15:8];
251             cache_lines[set][line_num][offset + 3] =

```

```

data[7:0];
247         #1 stage = -1;
248         out_cpu = 1;
249         C1_out = 0;
250         #1 out_cpu = 0;
251         #1 stage = 0;
252     end
253     endcase
254 end else begin
255     wait_delay -- 1;
256 end
257 end
258 6: begin
259     #1 stage = -1;
260     D1_out = cache_lines[set][line_num][offset + 2] << 8 +
cache_lines[set][line_num][offset + 3];
261     #1 out_cpu = 0;
262     #1 stage = 0;
263 end
264 endcase
265
266 if(dirty_inv >= 1) begin
267     #1 D2_out = (cache_lines[set][line_num][2 * dirty_inv] << 8) +
cache_lines[set][line_num][2 * dirty_inv + 1];
268     if(dirty_inv == 1) begin
269         out_mem = 1;
270     end
271     if(dirty_inv == 8) begin
272         #1
273         out_mem = 0;
274         C2_out = 0;
275         dirty_inv = 0;
276     end else begin
277         dirty_inv++;
278     end
279 end
280
281 case (C1)
282     'READ8: begin
283         case(stage)
284             0: begin
285                 cmd = 1;
286                 adress_line = A1;
287                 #1 stage = 1;
288             end
289             1:begin
290                 adress_bit = A1[OFFSET_SIZE - 1 : 0];
291                 #1 stage = 2;
292             end
293         endcase
294     end
295     'READ16: begin

```

```

296         case(stage)
297         0: begin
298             cmd = 2;
299             adress_line = A1;
300             #1 stage = 1;
301         end
302         1:begin
303             adress_bit = A1[OFFSET_SIZE - 1 : 0];
304             #1 stage = 2;
305         end
306     endcase
307 end
308 'READ32: begin
309     case(stage)
310     0: begin
311         cmd = C1;
312         adress_line = A1;
313         #1 stage = 1;
314     end
315     1:begin
316         adress_bit = A1[OFFSET_SIZE - 1 : 0];
317         #1 stage = 2;
318     end
319     endcase
320 end
321 'INVALIDATE_LINE: begin
322     adress_line = A1;
323     if (cache_lines[set][0][0][1:0] << 8 + cache_lines[set][0][1]
324 == tag) begin
325         line_num = 0;
326     end else if (cache_lines[set][1][0][1:0] << 8 +
327 cache_lines[set][1][1] == tag) begin
328         line_num = 1;
329     end else begin
330         $display("Такой линии нет в кэше");
331     end
332     if(cache_lines[set][line_num][0][6:6] == 1) begin
333         #1 dirty_inv = 1;
334         cache_lines[set][line_num][0][7:7] = 0;
335         out_mem = 1;
336         A2 = adress_line;
337         C2_out = 3;
338     end
339 end
340 'WRITE8: begin
341     case(stage)
342     0: begin
343         cmd = C1;
344         adress_line = A1;
345         data[7:0] = D1;
346         #1 stage = 1;
347     end

```

```

346         1:begin
347             adress_bit = A1[OFFSET_SIZE - 1 : 0];
348             #1 stage = 2;
349         end
350     endcase
351 end
352 'WRITE16: begin
353     case(stage)
354     0: begin
355         cmd = C1;
356         adress_line = A1;
357         data[15:0] = D1;
358         #1 stage = 1;
359     end
360     1:begin
361         adress_bit = A1[OFFSET_SIZE - 1 : 0];
362         #1 stage = 2;
363     end
364     endcase
365 end
366 'WRITE32: begin
367     case(stage)
368     0: begin
369         cmd = C1;
370         adress_line = A1;
371         data[31:16] = D1;
372         #1 stage = 1;
373     end
374     1: begin
375         adress_bit = A1[OFFSET_SIZE - 1 : 0];
376         data[15:0] = D1;
377         #1 stage = 2;
378     end
379     endcase
380 end
381 endcase
382 end
383
384 always @(clk == 0) begin
385     if(C2 == 'NOP)begin
386         if(stage == -3) begin
387             stage = 4;
388         end
389     end
390 end
391
392 initial begin
393     #11000000
394     $display("all_cpu->cache_misses: %d", mimo);
395 end
396 endmodule

```

```

1 module cpu(
2     inout wire [15:0] D1,
3     inout wire [2:0] C1,
4     output reg[14:0] A1,
5     input clk
6 );
7 parameter M = 64;
8 parameter N = 60;
9 parameter K = 32;
10
11 reg out = 0;
12 int pa;
13 int pb;
14 int pc;
15 int resa;
16 int resb;
17 int vsego = 0;
18 int clock = 0;
19 int s = 0;
20
21 logic [15:0] D1_out = 0;
22 assign D1 = (out == 1) ? D1_out : 16'bzzzzzzzzzzzzzzzz;
23
24 logic [2:0] C1_out = 0;
25 assign C1 = (out == 1) ? C1_out : 3'bzzz;
26
27 always @(posedge clk) begin
28     clock += 1;
29 end
30
31 initial begin
32     #2 pa = 0;
33     #2 pc = M * K + K * N * 2;
34     #2 //initialisation y
35     for (int y = 0; y < M; y++) begin
36         #2 //iteration
37         #2 //y++
38         #2 //initialisation x
39         for (int x = 0; x < N; x++) begin
40             #2 //iteration
41             #2 //x++
42             #2 pb = M * K;
43             #2 s = 0;
44             #2 //initialisation k
45             for (int k = 0; k < K; k++) begin
46                 #2 //iteration
47                 #2 // k++
48                 vsego += 1;
49                 //read8
50                 wait(clk == 0)
51                 A1 = (pa + k) >> 4;

```

```

52         C1_out = 1;
53         out = 1;
54         #2
55         A1 = (pa + k) % 16;
56         #2
57         out = 0;
58         wait(C1 == 7)
59     resa = D1;
60     #2
61     vsego += 1;
62     //read16
63     wait(clk == 0)
64     A1 = (pb + x * 2) >> 4;
65     C1_out = 2;
66     out = 1;
67     #2
68     A1 = (pb + x * 2) % 16;
69     #2
70     out = 0;
71     wait(C1 == 7)
72     resb = D1;
73     #2
74     #12 s += resa * resb;
75     #2 pb += N * 2;
76     end
77     vsego += 1;
78     //write32
79     wait(clk == 0)
80     A1 = (pc + x * 4) >> 4;
81     C1_out = 7;
82     D1_out = s >> 16;
83     out = 1;
84     #2
85     A1 = (pc + x * 4) % 16;
86     D1_out = s % (256*256);
87     #2
88     out = 0;
89     wait(C1 == 0);
90     #2;
91     end
92     #2 pa += K;
93     #2 pc += N * 4;
94     $display(y);
95     end
96     #2
97     $display("clock:_%d", clock);
98     $display("all_cpu->_cache_requests:_%d", vsego);
99     end
100
101 endmodule

```