背景

背景

```
量子计算简介
量子优越性
物理系统
表面码的历史
表面码的优势
表面码的研究主题
表面码的错误容忍度
表面码的代价
执行 Shor 算法的开销
尺寸依赖
降低开销
```

2022-11-11

量子计算简介

量子优越性

可能展示量子优越性的问题

- larger number factoring, 大数分解
- Grover's search problem, 量子搜索

[4, 5]

物理系统

目前的量子计算机的物理基础

- ions, 离子
- spins in semiconductors,半导体自旋
- superconducting circuits,超导线路

[6, 7]

尚没有任何系统好到能提供计算量子比特,因此需要用多个物理比特组织成一个逻辑比特来使用。

表面码的历史

表面码 (surface codes) 是一种镇定码 (stabilizer codes)

起源自 Alexei Kitaev 的 toric codes,来源于其对拓扑序的研究 [11-14]。由于环面并不是必须的,随后 Bravyi 和 Kitaev,同样还有 Freedman 和 meyer 便发展了对应的平面版本,即表面码 [8, 15]。

表面码的优势

优势之一是对 local 错误的容忍度 [16]。

- Preskill 等人首次展示:表面码可以处理几乎每循环 3% 的错误率,在假设能够测量一个四比特算符的前提下。他们使用的 CNOT 由平面堆叠方式构造,虽然复杂,但可以容忍大的错误率 [16]。
- Raussendorf 等人发现逻辑 CNOT 可以通过单个平面上的编织变换实现 [17-19]。据此仅使用近邻的单、双比特门,他们得到了每个操作 0.75% 的错误阈值。

表面码的研究主题

- 错误分析和传播 [21, 22]
- 有效的经典控制软件的开发 [23]
- 提升与表面码相关的经典处理 [24-28]
- 其他的二维拓扑码 [29-32]

表面码的错误容忍度

表面码的错误容忍度高达~1%每操作[22,23]。远比其他方法宽松。

--- 例子 ---

Bacon-Shor 码

在二维格子上,借助最近邻耦合

错误阈值: ~2 × 10⁻⁵

[33, 34]

表面码是构造固态量子计算机最现实的办法。

表面码的代价

执行表面码的代价是需要大量的物理量子比特,如同许多其他方法一样[33,34]。

执行一个逻辑比特最少需要 13 个物理比特。可以合理有效使用的容错逻辑比特则估计需要数千到数万个物理比特 (具体数字与物理比特的错误率密切相关)。

执行 Shor 算法的开销

执行 N 比特位宽大数分解算法的开销估计:

逻辑比特数	顺序 toffoli 门数	总 toffoli 门数	参考
2N	$40N^3$	$40N^3$	[35-37]
5N	$600N^{2}$	$\mathcal{O}(N^3 \log N)$	[38]
$2N^2$	$15N\log^2 N$	$\mathcal{O}(N^3\log^2 N)$	[39]
$\mathcal{O}(N^3)$	$\mathcal{O}(\log^3 N)$	$\mathcal{O}(N^3\log^3 N)$	[40]

注:不同行给出不同方案的开销估计结果,从上到下时间开销递减。

假设每个物理比特测量时间位 100ns,在表中第一个方案的估计下,分解 2000 比特位宽的整数需要约 26.7 h。如果假设物理错误率是阈值的十分之一,那么需要 14500 个物理比特来构造一个逻辑比特,才能执行 Shor 算法。算上用来纯化辅助态的比特,整个算法的执行需要 10 亿个物理比特和一天的时间。

尺寸依赖

如果就能接受的全局错误率提升10倍,所需的物理比特下降到约1.3亿,执行时间不变。

降低开销

提高操作速度可以降低所需的物理比特开销。而降低逻辑控制的时间迫切需要提高经典控制部分。在当前数字硬件的环境下,逻辑门操作时间在 0.1-10 ms 范围。