

APPUNTI di
PRINCIPI DI ARCHITETTURE DEI CALCOLATORI
(corso del Prof. Zaccaria Vittorio)
Pietro Giannoccaro

ATTENZIONE

Quello che segue è un compendio del corso di Principi di Architetture dei Calcolatori, presso la facoltà di Ingegneria Elettronica al Politecnico di Milano. Il documento si propone di riassumere le nozioni necessarie allo svolgimento degli esercizi del corso. NON garantisce tuttavia la presenza di tutto ciò che è stato spiegato a lezione, né la correttezza del contenuto. Si invitano pertanto i lettori a consultare il testo di riferimento.

Il seguente documento non sostituisce in alcun modo lo studio dal libro, dagli appunti e la frequenza delle lezioni.

*Se desiderate condividere questo documento o per eventuali reclami o correzioni contattate la seguente mail:
pietro.giannoccaro@mail.polimi.it*

→ LOGICA BOOLEANA e circuiti logici BASILARI

1


→ PORTE LOGICHE:




$a \cdot b = ab$



$a + b = a + b$



$\bar{a} = \bar{a}$



$a \oplus b = \bar{a} + \bar{b}$

(vale 1 se $a \neq b$)

→ PROPRIETÀ LOGICHE PIÙ USATE:

ELEM. NEUTRO $a + 0 = a$; $a \cdot 1 = a$

DISTRIBUZIONE $a + bc = (a+b)(a+c)$

COMPLEMENTO $a + \bar{a} = 1$; $a\bar{a} = 0$

IDEMPOTENZA $aa = a$; $a+a = a$ [molto usata!]

ASSORBIMENTO $a + ab = a$; $a(a+b) = a$

DE MORGAN $\overline{ab} = \bar{a} + \bar{b}$; $\overline{a+b} = \bar{a} \cdot \bar{b}$ [molto usata!]

→ COSTI E PRESTAZIONI:

CARDINALITÀ: numero PORTE LOGICHE UTILIZZATE (anche a più di 2 ingressi)

LETTERALI: numero LETTRES formule

Nº INPUT: OGNI PORTA LOGICA a N INGRESSI VALE N

→ POS e SOP:

Rappresentazioni di espressioni Booleane:

• SOMMA DI PRODOTTO (SOP): $ac + cb$

• PRODOTTO DI SOMMA (POS): $(x+y)(z+a)$

→ PRIHA FORMA CANONICA: è una SOP in cui tutti (e solo) termini prodotto delle variabili di ingresso corrispondenti agli 1 delle

gruzioni

MINTERMINE: funzione logica BOOLEANA a N INGRESSI che vale 1 in

corrispondenza della sola configurazione di ingresso

due valle i.

*Nota: $x=0 \Rightarrow \bar{x}$ vale mintermine

$x=1 \Rightarrow x$ vale mintermine

a	b	f(a,b)	m ₁ (a,b)	m ₃ (a,b)
0	0	0	0	0
0	1	1	1	0
1	0	0	0	1
1	1	1	0	1

$$\Rightarrow f = m_1 + m_3 = \bar{a}b + ab$$

→ SECONDA FORMA CANONICA: è una POS con mintermini M_i (dove f è zero)

a	b	f(a,b)	M ₀	M ₂
0	0	0	0	1
0	1	1	1	1
1	0	0	1	0
1	1	1	1	1

$$\Rightarrow f = M_0 \cdot M_2 = (a+b)(\bar{a}+b)$$

→ MINIMIZZAZIONE MAPPE DI KARNAUGH :

- l'ONSET ci dà i mintermini (dove 1 vale 1)
- le mappe (numerate con mintermini):

	a 0	1
b 0	0	2
1	1	3

2 bit

	bc 00 01 11 10			
a 0	0	1	3	2
1	4	5	7	6

3 bit

	cd 00 01 11 10
00	0 1 3 2
01	4 5 7 6
11	12 13 15 14
10	8 9 11 10

4 bit

IMPICANTE: RAGGRUPPAMENTO RETTANGOLARE CONTENENTE ALMENO DUE UNO CONTIGUI (PUÒ CONTENERE SOLO 1!)

($\bar{a}\bar{b}\bar{c}\bar{d} + \bar{a}b\bar{c}\bar{d}$ 2 mintermini, $\bar{a}\bar{c}\bar{d}$ impicante)

IMPICANTE PRIMO: il RAGGRUPPAMENTO CORRISPONDENTE è di DIMENSIONE MASSIMA (DIM: $1 \times 2, 2 \times 2, 3 \times 4, 2 \times 4$)

IMPICANTE PRIMO ESSENZIALE: se è l'unico a contenere alcuni MINTERMINI (COPRE UN 1 NON COPERTO DA NESSUN ALTRO)

COPERTURA OTTIMA: insieme di impicanti che

- copre tutti gli impicanti primi essenziali
- non copre impicanti primi totalmente coperti da una unione di quelli essenziali
- è il più piccolo dei sottoinsiemi

FORMA MINIMA: somma impicanti copertura scelta (si osservano i termini che non variano)

DON'T CARE: condizione di INDIFFERENZA (VALORE NON NOTO)

- non deve essere necessariamente coperta da un impicante, ma può esserlo se conviene

NON IMPICANTE: contiene solo DON'T CARE.

Per trovare insieme più conveniente si utilizza ALBERO DI DECISIONE e si sceglie copertura con meno letterali.

MINIMIZZAZIONE con METODO QUINE - MCCLUSKEY

FASE 1: RICERCA IMPLICANTI PRIMI

1) seleziono mintermini fruttuose e li intabelllo

a	b	c	s
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

ONSET ; DCSET

implicanti primi

a	b	c
(0)	0	0
(3)	0	1
(6)	1	0
(7)	1	1

2) cerco le coppie che differiscono di 1 bit. Ottengo per riduzione gli implicanti di ordine 1. (conviene partire dalla prima e quelle dopo, poi quelle dopo)

Gli implicanti che non partecipano alla riduzione sono primi, e li marko con ●.

a	b	c
(0)	0	0
(3)	0	1
(6)	1	0
(7)	1	1

IMPL. ORDINE ZERO

RIDUZIONE

(3,7)	- 1 1
(6,7)	1 1 -

a	b	c
(3,7)	1	1

a	b	c
(6,7)	1	-

IMPL. ORDINE 1

FASE 2: COPERTURA OTIMA

3) Creo tabella cui

INDICI RIGA: IMPLICANTI PRIMI

INDICI COLONA: MINTERMINI APPARTENENTI A ONSET

ELEMENTI MATRICE:

- imp. essenziale
- imp. copre mintermini ma non e' l'unico a farlo
- vusto altrimenti

impl. 0 3 6 7

(3,7) • 0

(6,7) 0 • 0

(0) 0 0 0 0

4) semplifico:

→ CRITERIO ESSENTIALITÀ: rimuovo dalla tabella IMPLICANTI ESSENZIALI (riga) e le colonne da essi coperte
Gli IMPLICANTI RIMOSSI faranno parte della soluzione.

→ CITERIO DOMINANZA: si eliminano righe (implicanti) o colonne (minitermini) completamente contenute in altre righe/colonne.
 (Minitermini possono diventare essenziali!)

DOMINANZA DI RIGA:

impe.	u1	u4	u8	u10
P0	0	0	0	0
P1	0	1	0	0
P2	0	0	1	0
P4	0	0	0	(0)

riga P4 è dominata da riga P1 e P2

riga P4 è direttamente dominata da riga P1 e P2

riga P4 è essenziale

DOMINANZA TRA COLONNE:

impe.	u1	u4	u8	u10
P0	0	1	1	1
P1	0	0	0	0
P2	0	0	1	0
P4	0	0	0	0

colonna u8 domina colonna u1

5) Arrivati ad una tabella non riducibile, si procede con il DIAGRAMMA AD ALBERO di DECISIONE.

Condizioni di INDIFFERENZA - DON'T CARE:

- si considerano DC come 1
- nella TABELLA DI COPERTURA comparenno come indici colonna solo i minitermini appartenenti all'ON-SET
- termini con solo DC non sono implicanti della funzione

→ FUNZIONI SEQUENZIALI - SIMULAZIONE CIRCUITI :

Nella simulazione dei circuiti è fondamentale analizzare la **TOPOGRAFIA** per ricavare le **RELATIONI LOGICHE** TRA I **SEGNALI IN Gioco**.

Di solito si assumono nulli i **BITARDI DI PROPAGAZIONE**.


È indispensabile poi conoscere alcuni componenti circuituali "complessi" riassunti sotto.

Sfruttando dunque segnali di partenza e segnali parziali si ottiene poco alla volta la simulazione completa, seguendo un ordine cronologico.

Si vede come si disegna sempre salita/discesa leggermente inclinate.


COMPONENTI CIRCUITALI:

• FLIP/FLOP:




- Q assume il valore di D all'ISTANTE DI DISCESA DEL CLOCK e lo mantiene per tutto il PERIODO DI CLOCK SUCCESSIVO. Se D cambia durante discesa clock ha un effetto.
- CLK è il clock
- RST: segnale di RESET, se 1 porta D e Q a zero

• SELETORE - MULTIPLEXER:



- Sel è un'entrata a m bit che seleziona un determinato ingresso, che viene fornito in uscita.


• DESELETTORE - DEMULTIPLEXER:



- l'uscita O_i selezionata da sel assume valore i₀

- Se i₀ = 1 il DEMUX è anche detto DECODER

• COPPARATORE:




- dati due operandi a e b

O₀ è vero se a < b

O₁ è vero se a = b

O₂ è vero se a > b

• HALF ADDER - FULL ADDER :




- dati due bit, a e b
- la somma viene effettuata la somma e riportato carry.

- FA tiene conto di $CarryIn$ in ingresso

ELEMENTI DI MEMORIA

• BISTABILE SR:



S	R	$Q_t + \Delta t$
0	0	Q_t
0	1	0
1	0	1
1	1	Indefinito

- SET, RESET hanno effetto su Q dopo Δt


$Q_{t+\Delta t} = S_t + \bar{R}_t \cdot Q_t$

• FLIP/FLOP SR: come SR ($s: 3, r: 1$) ma per

$$S_t, R_t = 1, 1 \quad Q_t = 0 \quad Q_{t+\Delta t} = 1$$

$$S_t, R_t = 1 \quad Q_t = 1 \quad Q_{t+\Delta t} = 0$$

• BISTABILE TIPO D:




CEN	D	$Q_{t+\Delta t}$
0	0	Q_t
0	1	0
1	0	0
1	1	1

- ha effetto se il CEN è alto

• FLIP/FLOP T: come D, però quando $T=1$ invierte valore stato corrente

• CONTATORE



***NOTA:** il rst alto porta i Q a ZERO, ma non è detto che vi porti anche i D (i D non sono necessariamente zero!)

SEE

• è subito inviato sub ist.

• $D = 0$ se ormai è 0

• $D = 0$ se ormai è 0

• $D = 0$ se ormai è 0

• RESET sub ist.



• RESET sub ist.

• RESET sub ist.

MACCHINE A STATI


- MACCHINA DI HEALY: osserviamo il grafo, dove possiamo tracciare gli stati possibili e le transizioni da uno stato all'altro con i parametri IN/OUT ovvero i valori che devono assumere l'ingresso e l'uscita.

↳ AP OGNI STATO SI E' ASSOCIATA UNA CODIFICA BINARIA (di solito corrispondente all'indice)

- 2) Ricavano TABELLA TRANSIZIONI E USCITE, così organizzata:

(esempio)	Q_0	Q_1	I_o	Q_0^*	Q_1^*	O_o
per tutte le combinazioni del grafo	0	1	0	1	0	0

Codifica binaria stato iniziale (IN) Bit di ingresso
 Codifica binaria stato finale Bit di uscita associato (OUT)



macchina di Mealy

Se ci sono presenti una data transizione tra due stati, in corrispondenza della transizione sulla tabella si pone una \times o di DON'T CARE.

* NOTA: $I_o = O_o$, ovvero IN/OUT fanno sì che una transizione divenga

- 3) In base al tipo di FLIP-FLOP (SR, D, T, JK) che sceglieremo per realizzare la macchina, ricaviamo la TABELLA DELLE ECCITAZIONI, ovvero sostituiamo nella tabella su Q^* con i PARAMETRI CHE IL FLIP/FLOP DOVREBBE AVERE PER REALIZZARE Q^* , ovvero se Flip-Flop è SR, gli SO e PO che realizzano Q^* , tenendo conto del valore iniziale Q_0 ed eventuali DON'T CARE.

* NOTA: PER OGNI BIT DI Q e Q^* vi È UN FLIP-FLOP SIA NELLA TABELLA DELLE ECCITAZIONI CHE NELLA TOPOLOGIA FINALE

(es. 4 stati: 2 bit $\Rightarrow Q_0, Q_1; Q_0^*, Q_1^*; S_0, P_0, S_1, P_1$ se FFSR)

- 4) osservando le tabelle appena ottenute, ricavano δ e λ (fuzioni):

δ : parametro FF = funzione con Q_i, I_i (per Ogni parametro ingresso deve essere FF)

λ : bit uscita O_i = funzione con Q_i, I_i

(POTREBBE CONVENIRE USARE KARNAUGH!)

- 5) A partire da δ e λ , disegno la TOPOLOGIA, sfruttando le porte logiche note (AND, OR) e INCLUDENDO NEGLI INGRESSI DEI FLIP-FLOP (TANTI QUANTI SONO i bit NECESSARI PER LA CODIFICA!) ANCHE IL SEGNALE DI RESET (rst) e CLOCK (clk).

MACHINA DI MOORE:

con la macchina di Moore, cambia poco; sulle frecce che indicano le transizioni sono riportati gli ingressi per eseguirle. Accanto allo stato si riportata l'unica USCITA.

Dunque, scelti:

- CODIFICA DEGLI STATI
- FLIP-FLOP


Ricava

1) Tabella TRANSIZIONI

2) Tabella USCITE (questa volta conviene separata)

3) Tabella ECCITAZIONI

4) Funzioni J e K ed eventualmente TOPOLOGIA.



→ FLIP-FLOP:

S	R	$Q_{t+\Delta t}$
0	0	Q_t
0	1	0
1	0	1
1	1	Un def.

J	K	$Q_{t+\Delta t}$
0	0	Q_t
0	1	0
1	0	1
1	1	$\overline{Q_t}$

→ D: $D \mid Q_{t+\Delta t}$ → T: $T \mid Q_{t+\Delta t}$

D	$Q_{t+\Delta t}$
0	0 (Q_t, T, J, K)
1	1 ($\overline{Q_t}, T, J, K$)

*NOTA: conviene sempre ricopriarsi di fissare la struttura del flip-flop utilizzato, e i valori necessari per le transizioni

es. (Flip-Flop SR)

Q_t	$Q_{t+\Delta t}$	S	R
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0

... (dopo troppi indirizzi)

→ si fa molto più velocemente
a scrivere la tabella
delle eccitazioni!!!
Basta ricoprire SR per ogni
transizione

(1) se salta = 0 una riga

(1) solo una riga vuota

ma non si dicono ad obbligatoriamente. E se il lab. mi dice A (è
che deve essere così) non può leggerlo perché non c'è niente a meno di A)

→ LINGUAGGIO MACCHINA e ASSEMBLY ←

2

→ ISTRUZIONI :

• ARITMETICO / LOGICHE :

SIGNIFICATO

ADD

SUB rd, x₂, x₃

$$rd = x_2 \pm x_3$$

SOMMA / DIFFERENZA

ADDI

SUBI rd, x₂, imm

$$rd = x_2 \pm imm$$

SOMMA / DIFFERENZA

MV rd, x₂

$$rd = x_2$$

COPIA

SLLI

SALI rd, x₂, imm

AGGIUNGE ZERO

SHIFTA LEFT/RIGHT x₂ ⇒ e salva in rd

Moltiplicazione

$$rd = 2^{imm} \cdot x_2$$

Divisione

$$rd = x_2 / 2^{imm}$$

AND

ANDI

OR

ORI

XOR

KORI

Salva in rd il risultato 100 di

AND

OR rd, x₁, x₂/imm

XOR

OPERAZIONI

LOGICHE

SRAI rd, x₂, imm

SHIFT A DX MA PRESERVA SEGUO BIT PIÙ SIGNIFICATIVO

*NOTA: una Word è di dimensione 4 BYTE = 32-BIT (1 BYTE = 8 BIT)

• TRASFERIMENTO DATI - LOAD / STORE :

SIGNIFICATO

CARICA INDIETTO

LA rd, b

$$rd = &b$$

salvo in rd l'indirizzo di b (variabile)

LD

LH rd, offset(a₀)

(Double word, word, half-word) CARICA in rd, il contenuto di off(a₀)

LW

$$rd = M[a_0 + \text{offset}] \quad (\text{di solito } a_0 : \text{indirizzo})$$

CARICA PAROLA

LI

rd, imm

$$rd = imm$$

CARICA IMMEDIATO

SW

SD s₁, offset(a₀)

(word, double word, half word)

M[a₀ + offset] = s₁ SALVO ALL'INDIRIZZO offset(a₀) s₁

SH

SALVA PAROLA A INDIETTO

• ISTRUZIONI DI SALTO :

BEQ

BNE

BLT

BLE

BGE

BGT

per usare confronto

con imm occorre

caricarla con rd

x₁, x₂, label

SALTA A LABEL SE

x₁ == x₂ (BEQ)

x₁ != x₂ (BNE)

x₁ < x₂ (BLT)

x₁ <= x₂ (BLE)

x₁ >= x₂ (BGE)

x₁ > x₂ (BGT)

JAL rd, offset(a₀)

SALTA A offset(a₀) e SALVA INDIETTO ISTRUZIONE SUCCESSIVA IN RD

JAL rd, offset

SALTA A offset RISPETTO A PROGRAM COUNTER E SALVA INDIETTO

ISTRUZIONE SUCCESSIVA IN UN REGISTRO,

SALTA A ETICHETTA

J etichetta

→ WHILE, FOR, IF, SWITCH

```
FOR : for (inizio; cond; fine) {
    corpo;
}
```

per ogni iterazione

EQUIVALE A

ETÀ: while

ES: do ...

WHILE:

```
inizio;
while (condizione) {
    corpo;
    fine;
}
```

IF - THEN - ELSE:

```
if (condizione) {
    corpo Then;
} else {
    corpo Else;
}
```

SWITCH:

```
switch (a) {
    case 0: corpo; break;
    case 1: corpo; break;
    default: corpo;
}
```

Questi esercizi sono pura logica, sfruttando le istruzioni di salto

→ CHIAMATA COI INDIRIZZO LONTANO - WI

Quando l'indirizzo virtuale di una variabile X non è rappresentabile su 12 bit (NEGLI ESERCIZI ACCADE SEMPRE CON VETTORI DI DATI!) ipotizzando sia rappresentabile su 32 bit si usa:

A) **LUI** rd, %hi(x)
ADDI rd, rd, %lo(x)

PRENDE i 20 BIT PIÙ SIGNIFICATIVI DELL'INDIRIZZO DI X
 e pone i 12 BIT MENO SIGNIFICATIVI PURA ZERO.
 Poi SOMMA I 32 BIT MENO SIGNIFICATIVI E ASSEGNA

TUTTO A RD

(esempio: 00000000000000000000000000000000) [RISULTATO] CONTIENE INDIRIZZO DI X (UN MEGLIO CONTENUTO)

B) **AUVEC** rd, %pcree_hi(x)
ADDI rd, rd, %pcree_lo(x)

FA LA STESSA COSA DI WI, MA PIÙ SEMPLICE.

→ DIMENSIONI E TIPI DI DATO:

La specifica RISC-V prevede varie dimensioni di dato e diverse chiamate:
(quanto ci riferiamo su indirizzi con una oddi è inteso in byte)

DIMENSIONE	NOME	SUFFISSO
8 bit	BYTE	b
16 bit	HALF-WORD	h
32 bit	WORD	w
64 bit	DOUBLE WORD	d

DIMENSIONI IN C:

CHAR - 1 byte

INT - 2/4 byte

LONG INT - 8 byte


FUNZIONI in ASSEMBLY :

STACK: ZONA DI MEMORIA compresa fra l'indirizzo puntato da SP (stack pointer) e l'ultima cella di memoria (indirizzi alti)

↳ manipolando registro SP possiamo allargare o restringere tale zona

↳ lo STACK PARTE VUOTO, ovvero SP punta alla parola dopo l'ultima cella di memoria, e cresce verso gli indirizzi più bassi, decrementando SP.

PASSAGGI LOGICI FUNZIONE:



STACK FRAME: STRUTTURA DATI MEMORIZZATA NELLO STACK CHE PERMETTE Possibile CHIAMANTE

ATTIVARE LA FUNZIONE

CONTIENE: ~~ogni~~ variabili per ogni funzione

- VALORI DEI PARAMETRI FORMALI IN INGRESSO SE NON POTEVANO ESSERE ALLOCATI NEI REGISTRI
- VALORI ORIGINALI DEI REGISTRI CALLEE-SAUED (compresa RA)
- EVENTUALI VALORI RESTITUITI SE NON POSSONO ESSERE PASSATI TRAMITE REGISTRO
- VARIABILI LOCALI DICHIARATE NELLA FUNZIONE STESSA

CALLEE-SAUED REGISTERS: il chiamato - callees può usare tali registri ma deve prima salvare le contenute nello stack

REGISTRI NON ASSICURATI DAL CALLEE: deve essere ie chiamante a occuparsene se gli serve

INSERIMENTO DATO IN STACK FRAME - PUSH: si decremente SP per allocare spazio e store

ADDI SP, SP, -8
POP SP, S0, 0(SP)

PRELEVAMENTO DATO DA STACKFRAME - POP: load e incremento SP per eliminare dato, riducendone le dimensioni:

LD S0, 0(SP)
ADDI SP, SP, 8

A DISASSEMBLER AVVISI: F9 - Q7 / ROMBO: 00 - 00 / TUTTI: F0 - 00 : NOTIZIE NO

| SACIFICA ANDE GUARIGIONE |

(100 1000) SOTTO alle 1000 sono invece F0 - ... - 00 - 00 | SERVIZI I se più le 00 |

ESECUZIONE CODICE:

: INIZIAZA IL PROGRAMMA

* NOTA: per i PASSAGGIO DEI PARAMETRI le CONVENZIONI sono:

- caller: usa registri d'argomento a0 - a7 } in INGRESSO
- callee: usa a0 - a5 } in USCITA

Se ce ne sono di più devono essere passati salvandoli sullo STACK FRAME.

PER OGNI FUNZIONE OCCORRE FAR CIÒ:

1. # stack frame information for function "f":
2. # register a0 contains ... (size: 3 bytes es.)
3. # parameters ... at stack offset: 8 (es.)
4. # (per ogni parametro stack offset, ogni 8 bit!)

COMUNICATO
STRUTTURA
STACK FRAME
SIZE ed OFFSET

5. # function prologue
6. .text
7. : global 'nome funzione' // (es. f)
8. f:
9. ADDI SP, SP, -8
10. SO ra, 8(sp)
11. SO r0, 0(sp)

PROLOGO FUNZIONE:

si mette sempre .text, .global e

si ALLOCA SPAZIO con ADDI su SP
e indice negativo, in base ai
dati, per indirizzo di ritorno
registri r0-7 e VARIABILI LOCALI

SALVA VALORI DI r0-7 e INIZIALIZZA
VARIABILI LOCALI SU STACK

12. # function Body

... corpo funzione

Corpo Funzione:
esegue funzionalità specifica

13. # function epilogue

14. ADDI SP, SP, 8

15. RET

EPILOGO:

Ripristina valori registri r0-r7

DEALLOCA STACK FRAME (sp torna al
valore precedente all'invocazione)

ESEGUE RET

All'ATTO DELLA CHIAMATA, il CALLER deve:

- se intendeva usarli, salvare su stack t0-7, a0-7
- scrivere parametri attuali su a0-a7
- invocare CALLEE con CALL f → i risultati saranno in a0/a1
valori subito copiati!
- se necessario reseguire lo spazio
dei parametri in ingresso incrementando
SP opportunamente
- ripristina a0-7, t0-7

SUI REGISTRI: a0 - a7 : INPUT | a0 - a5 : OUTPUT | t0 - t7 REGISTRI TEMPORANEI A
DISPOSIZIONE DELLA FUNZIONE |

| 50 si usa se i REGISTRI a0 - a5 - ... - a7 sono riduisti nella FUNZIONE (ad es. per chiamare una altra funzione)

→ PRINTF :

.LCO:


 . string "strinya"

 ...

LUI a2, %hi(.LCO)

ADDI a0, a2, %lo(.LCO)

CALL printg



STRUTTURA STACK FRAME

Osserviamo la funzione, e facciamo le seguenti considerazioni:

- Se sono presenti all'interno di & altre funzioni, comprese la PRINTF o la FUNZIONE STESSA (RICORSIONE) allora bisognerà necessariamente allocare spazio per le RETURN ADDRESS (ra)

↳ se poi, nel chiamare queste altre funzioni, nell'usare a0 - a1 ... per passare i dati, siamo costretti a rinnovare il dato originale che ci era stato passato in ingresso e QUESTO DOPO CI SERVE (!) allora occorre allocare spazio per REGISTRO/I CALLEE-SAVED (so)

- Se vengono dichiarate variabili locali all'interno della funzione bisogna allocare spazio anche per queste (ricordandosi delle dimensioni) (VARIABILI LOCALI)
- se in ingresso sono passati parametri complessi come un TYPEDEF STRUCT questo è al di sopra di tutto, ma non rientra nello STACK FRAME

→ PROLOGO FUNZIONE :

.text

-globe g

8:

ADDI SP, SP, -dim

SD ra, OFF(sp) // se presente

SD so, OFF(sp) // se presente

→ EPILOGO FUNZIONE :

LD ra, OFF(sp) // se presente

LD so, OFF(sp) // se presente

ADDI SP, SP, +dim

RET

PRINCIPI DI ARCHITETURA DI UN PROCESSORE

3

→ IDENTIFICAZIONE DEI CONFLITTI :

$$\text{SUB } x_2, x_1, x_3 \quad IM - REG = AW - DH - REG$$

$$\text{SUB } x_3, x_1, x_2 \quad IM - REG = AW - DH - REG$$

completely!

I confitti possono essere:

- STRUTTURALI: tentativo di usare la stessa risorsa da parte di ISTRUZIONI DIVERSE (RIGUARDA SOLO IL REGISTER FILE)
↳ FASI: D, W
 - SUDATI: un'istruzione che dipende dal risultato di una istruzione precedente ancora in PIPELINE. (*)
 - SUL CONTROSO: quando vi è un tentativo di prendere una decisione sulla prossima istruzione da eseguire prima che la condizione sia valutata (i SALT)

→ Nelle istruzioni di salto come la BEQ, la decisione relativa al salto viene presa fino allo stadio M (data Marburg)

	D	E	H	M	S	T
	D	E	H	M	S	T

~~EQ~~ x^2, x^1, eff IM + REG ≠ AW + DM + REG
~~ADD~~ x^2, x^2, x^5 IM + REG ≠ AW + DM + REG
conflict!

→ SOLUZIONE AI CONFUNTI:

CONFIRM SU DATA

STAI HARDWARE: si "collega" le istruzioni con conflitto dati, e si attende che la prima istruzione, di cui è richiesto il dato, sia completa

<u>SUB</u>	x_2, x_1, x_3	F	D	E	M	W		
<u>SUB</u>	x_3, x_1, x_2	F	•	•	D	E	M	W

NOP SOFTWARE: il compilatore inserisce delle NOP tra quelle con dipendenza

SUB	x_2, x_1, x_3	F	D	E	M	W		
NOP			F	D	E	M	W	
NOP			F	D	E	M	W	
SUB	x_3, x_1, x_2			F	D	E	M	W

FORWARDING dei dati: Si sfruttano risvolti temporali, senza attendere che questi siano stati scritti nei REGISTRI. Si PRELEVANO i DATI IN INPUT DA UN QUALSIASI REGISTRO DI PIPELINE e se si sfrutta guadagnando cicli (ANCHE DETTO BYPASSING). *NOTA: LA FRECCIA DI FORWARDING NON PUÒ ANDARE INDIETRO!

- Forwarding verso la AW dei dati da tutti gli stadi:

SUB x_2, x_1, x_3 $IM + REG \neq AW + DM + REG$

SUB x_3, x_1, x_2 $IM + REG \neq AW + DM + REG$

F	D	E	M	W
	F	D	E	M

(FRECCIA DI FORWARDING) e' già disponibile dopo la AW, ma non c'è ancora stato scritto nei registri, posso lo possiamo usare con FORWARDING!

* Il dato è già pronto dopo la AW (E) e può essere sfruttato!

- Forwarding verso lo STADIO DI MEMORIA:

LW $x_2, lab(x_8)$ $IM + REG \neq AW + DM + REG$

SW $x_2, lab(x_{10})$ $IM + REG \neq AW + DM + REG$

F	D	E	H	W
	F	D	E	H

* Il dato è già pronto dopo la Data Memory (H) e può essere sfruttato!

CONFLITTI SU CONTROLLO

Ri guarda soprattutto le ISTRUZIONI DI SALTO CONDIZIONATO o INCONDIZIONATO

- MESSA IN OTIMIZZAZIONE DEI BRANCHI:

SOFTWARE: Inserisco 3 mos dopo ogni istruzione di salto condizionato

HARDWARE: inserisco 3 stadi dopo aver riconosciuto una istruzione di salto condizionato

BEQ x_1, x_2, lab

F	D	E	M	W

ADD x_3, x_1, x_2

F D E M H W

- con ottimizzazione dei branchi:

BEQ x_1, x_2, lab

F	D	E	M	W

ADD x_3, x_1, x_2

F D E M W

* in uscita dalla ALU (E) sappiamo già se l'istruzione verrà eseguita o meno (FORWARDING!)

* con FORWARDING, le confronti per branchi ottimizzato avviene nello studio D

→ MISURA DELLE PRESTAZIONI :

(CL: m° ISTRUZIONI SEQUENZA)

LATENZA λ_L : NUMERO DI CICLI CHE BISOGNA ATTENDERE PER IL COMPLETAMENTO DI UNA SEQUENZA DI ISTRUZIONI (DA F DELLA PRIMA A W DELLA ULTIMA).

$$\lambda_L = CL + C_I \quad (\text{bisogna attendere si vuoti!})$$

CICLI PER ISTRUZIONE π_L :

$$\pi_L = \frac{\lambda_L}{m^o \text{ ISTRUZIONI SEQUENZA}}$$

(per loop, si ricavano λ_L e m° in funzione delle ITERAZIONI I e si fa lim $\frac{CL+6}{CL}$ $I \rightarrow \infty$)

THROUGHPUT: T_L : NUMERO ISTRUZIONI ESEGUITE PER ISTANTE DI TEMPO

$$T_L = 8ch / \pi_L$$

(per loop $\rightarrow 8ch$)

Diviso 10^6 otengo in MIPS

Diviso 10^9 otengo in GIPS

SPEEDUP $\sigma_{2,1}$: DELLA CONFIG. 2 RISPETTO ALLA CONFIG. 1.

$$\sigma_{2,1} = \frac{\lambda_{1,L} 8c_2}{\lambda_{2,L} 8c_1} - 1$$

CLOCK DIVERSO

$$\sigma_{2,1} = \frac{\pi_{1,L}}{\pi_{2,L}} - 1$$

CLOCK UGUALE

*NOTA: per il calcolo di T_L si considerano:

- numero iterazioni I
- numero istruzioni per iterazione m
- numero stalli per iterazione

$$\lambda_L = m \cdot I + STALL \cdot I + 4 \quad (\text{per } I \rightarrow \infty)$$

→ RICAPITOLANDO IL FORWARDING :

ADD/SUB (ARITMETICO LOGICHE): DATO PRONTO IN ALU (\underline{E})
RICEVE DATI IN ALU (\underline{E})


LD/SD (LOAD/STORE): DATO PRONTO IN DATA MEMORY (\underline{M})
RICEVE DATI IN DATA MEMORY (\underline{M})

BEQ (SALTO CONDIZIONATO): IL ~~CONTROLLER~~ CONFRONTA AVIERE IN D , ANCHE IN E e dunque LA DECISIONE SULLA ISTRUZIONE SUCCESSIVA È PRESA GIÀ IN D , ANCHE ESSERE PRODOTTA IN W

RICEVE IN REGISTERS (\underline{D})

Il FORWARDING avviene sempre in "diagonalne" (es. $FDEHW$ $\overset{\text{NO}}{\parallel}$ $FDEHW$ $\overset{\text{VERTICALE!}}{\parallel}$)

→ SIMULAZIONE CACHE



Dati forniti (P ASSIST)

- DIMENSIONI MEMORIA DI LAVORO
- DIMENSIONE CACHE
- DIMENSIONI BLOCCO CACHE

Calcoliamo dunque le dimensioni in BIT di ogni CAMPO: VADO A TENTATIVI!

1) TOT BITS (dimensione totale): DIMENSIONE MEMORIA DI LAVORO

$$(\text{es. } = 32 \text{ KiB} \Rightarrow 2^{15} = 32768 \Rightarrow 15 \text{ BITS})$$

2) INDEX:

CACHE A INDIRIZZAMENTO DIRETTO:

$$\text{N}^{\circ} \text{ BLOCCHI} = \frac{\text{DIMENSIONI CACHE}}{\text{DIMENSIONI BLOCCO CACHE}}$$

→ INDEX = n° BITS NECESSARI per poter numerare univocamente ogni blocco

$$(\text{es. } 4 \text{ BLOCCHI} \rightarrow 2 \text{ BITS})$$

$$5 \text{ BLOCCHI} \rightarrow 3 \text{ BITS}$$

$$8 \text{ BLOCCHI} \rightarrow 3 \text{ BITS}$$

CACHE A INDIRIZZAMENTO A PIÙ VIE / COMPLETAMENTE ASSOCIAZIONE:

$$\text{Calcolo N}^{\circ} \text{ BLOCCHI} = \frac{\text{DIMENSIONI CACHE}}{\text{DIMENSIONI BLOCCO CACHE}}$$

$$\text{Calcolo N}^{\circ} \text{ BLOCCHI EFFETTIVI} = \frac{\text{N}^{\circ} \text{ BLOCCHI}}{\text{N}^{\circ} \text{ VIE}}$$

INDEX = n° BITS necessari per poter numerare univocamente ogni blocco

(es. N° BLOCCHI EFFETTIVI : 1 → 0 BITS	4 → 2 BITS
2 → 1 BIT	5 → 3 BITS
3 → 2 BITS	...

3) OFFSET: DIMENSIONI BLOCCO CACHE (es. 1 KiB ⇒ 2¹⁰ = 1024 ⇒ 10 BITS)

4) TAG: PER SOTTRAZIONE

$$\text{TAG} = \text{TOT} - \text{INDEX} - \text{OFFSET}$$

(S) estrazione di segnali

(W) write-back (W) "aggiornamento" al successivo indirizzo memoria di

SIMULAZIONE CACHE

A INDIRIZZAMENTO DIRETTO:

1) Divido gli address nei campi APPENA CALCOLATI. Siamo interessati a INDEX e TAG

2) Osservo INDEX → ci dice quale blocco OSSERVARE

3) Se il Blocco è:

A) NON VALIDO (X): ci sarà sicuramente una MISS, sempre!

B) VALIDO: se i TAG coincidono ci sarà HIT, altrimenti MISS

4) In caso di:

I) MISS: Aggiorno il Blocco con nuovo TAG e VALUE (H). Se il Blocco non era valido ora lo è.

ACTION: Carica mem [value] in cache [tag] (^{in base}₁₀)

II) HIT: il Blocco rimane invariato

ACTION: Legge mem [value] da cache [tag] (^{in base}₁₀)

VALUE = codifica in base 10 di TAG - INDEX

5) Gli altri blocchi rimangono invariati. Procedo con l'indirizzo successivo considerando eventuali modifiche del blocco.

TOTAMENTE ASSOCIAVIA:

In questo caso scompare INDEX, c'è solo TAG

1) Per ogni indirizzo confronto con tutti i blocchi il TAG (validi!)

→ In caso di HIT, il blocco viene letto, nessuno viene modificato.

ACTION: Legge mem [TAG₁₀] da cache [0.a] (^{in base a dove ho la hit})

→ In caso di Miss:

- se ci sono blocchi NON VALIDI sfrutto uno di questi per caricare il dato richiesto (modificando dunque lo stato del blocco)

- Se i blocchi sono tutti VALIDI, allora procedo a RIMUOVERE/USARE QUELLO CHE NON VIENE USATO DA PIÙ TEMPO (UNO di questi...)

ACTION: Carica mem [TAG₁₀] in cache [0.a] (^{in base al blocco scelto})

2) Procedo per gli indirizzi successivi considerando le modifiche ~~ai~~ ai blocchi.

• INDIRIZZAMENTO A PIÙ VIE

È un ibrido dei due indirizzamenti. Si ricava logicamente il procedimento osservando i precedenti due.

• INDIRIZZAMENTO DI AGGIORNAMENTO

È possibile utilizzare una lista di indirizzi diversi per la stessa linea di dati.

Si tratta di una lista di indirizzi che si aggiornano in modo sequenziale.

In questo modo non è necessario tenere tutti gli indirizzi nella memoria.

Si può quindi utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.

Si può anche utilizzare un indirizzo dati e se questo non

è più valido, si può utilizzare un altro.