光鉴 基于 FPGA 的多方向双曝光金属表面划痕检测系统

摘要

反光金属表面的划痕会随照明方向和曝光条件呈现不同的明暗与连续程度，单次观测容易遗漏弱段。光鉴面向固定工位下静止金属片的划痕检查，通过 4 方向照明与 2 档曝光取得 8 张互补图像，逐像素保留绝对值最大的有效响应及其符号和来源。系统由 Artix-7 FPGA 与外部上位机（PC）协同完成：FPGA 执行相机与灯控、ROI 裁剪、精确整数灰度、9×9 背景残差及 8 帧增量融合；PC 完成精确质量判定、全局连接、受控弱段增强和局部复检。行缓存支持邻域访问，外部 DDR 保存跨帧状态，计算单元时分复用，双 bank 提交与帧身份核验保证结果可追溯。经 003、004、005 共 3 块开发工件多轮对照，推荐 400/800 传感器行作为默认曝光，支持人工微调、按组锁定与读回。板端工程与 PC 程序完成指定流程的上板验证，同输入的最终数组和复检证据与 PC 参考一致。整板使用 26,035 个 LUT、32,269 个寄存器、12 个 DSP 及 81.5 个 BRAM36 等效块，BRAM 占用 60.37%。同 ROI 的 2 组首次配置记录中，灰度格式接收 UDP 应用载荷减少 54.51%；3 组同输入软件对照的交接至完整导出区间耗时下降 15.35%至 17.05%。作品的主要贡献是受限资源下的多观测协同实现、保留基线的受控弱段增强，以及可回查原片依据的局部复检；证据支持分用于安排人工检查顺序。

关键词：FPGA；金属表面划痕；多方向照明；双曝光融合；局部复检

第一部分 作品概述

1.1 功能与特性

系统提供手动调焦辅助、工件定位与 ROI 确认、4 方向双曝光采集、候选划痕显示、局部复检和结果归档。每组按 CH1 至 CH4 的顺序，各采集低、高曝光 1 张，保存原片、实际参数、帧身份及来源。默认推荐 400/800 行，人工调整后在组内锁定。黄色显示正式候选，橙框给出复检位置、优先级、证据支持分及原片依据。同摆放、格式和会话可复用 ROI/mask；工件移动或位置不确定时重新定位。每组 1 张准备帧与 8 张正式观测分别归档。文中“10 项最终数组”指检测器保存的基线、结构参考、补充支路及终版等 10 类掩膜，字段名见附录 C。

1.2 应用领域

作品定位于平面金属试片观察、钣金小件来料抽检和工艺前后表面复查等离线场景，帮助操作者在多种照明条件下查看细弱划痕并保留检查记录。当前原型采用逐件摆放、固定相机与光源的方式，一次首次配置任务从启动到完整归档耗时 54.7738 s，另需人工换件和定位。多方向双曝光用于补充单幅图像中的可见性差异，结果提供候选位置、原片和复检顺序。当前工位的几何分析以像素为单位，适合教学实验和小批量人工辅助筛查。

1.3 主要技术特点

4 方向、低高曝光构成互补观测，融合逐像素保留有效且绝对残差最大的响应、符号和最早来源。精确整数及边界规则使板端结果可与 PC 参考逐像素核对。行缓存、DDR 分层存储和计算复用控制多观测的片上资源需求。弱段补充受强种子、几何与原片证据共同约束；局部复检独立提供位置、理由和检查顺序。PC 复用工程审计已有数组并合并证据交接，同时保留 8 张原片、身份和哈希。

1.4 主要性能指标

表 1-1 主要指标与验证范围

指标	数值	条件	依据
任务时间	54.7738 s	v1.8 首次配置	上板计时
BRAM	81.5/135，60.37%	0109 整板	布线报告
内部余量	0.079/0.043 ns	建立/保持	时序报告
载荷下降	54.51%	同 ROI，50→49	SDK 计数
软件区间下降	15.35%～17.05%	3 组同输入	18 次计时

1.5 主要创新点

（1）以行缓存、DDR 分层和计算复用支持 4 方向双曝光，在固定 BRAM 规模下维护 8 帧有效响应，并以位精确参考核验符号、来源及最终输出。

（2）保留原检测基线，以结构参考、两级有种子补充和受控端部延伸增强弱段，限制主干扩张与结构合并。

（3）用同帧、同极性原片复检疑似漏段，分开显示缺口优先级和证据支持分，并保留原片依据。

1.6 设计流程

先比较照明与曝光条件，建立整数参考，再实现有效响应融合、弱段保护与局部复检。按访问模式划分 FPGA 与 PC 职责，完成行缓存、DDR 及计算复用；通过定向 RTL 仿真、已有全幅回归、布局布线和同输入上板核验逐级检查。根据计时记录优化回复缓存、同会话配置和主机交接，最后冻结算法、执行版本与原始证据。仿真用例和波形见 2.6。

第二部分 系统组成及功能说明

2.1 整体介绍

2.1.1 需求与总体工作流程

金属表面的划痕、轻微油污和反光都可能形成局部亮暗变化。同一条细划痕在一个照明方向下清晰，在另一方向下可能很弱；延长曝光有助于显出暗区细节，也会增加高光区域的代价。因此，系统在工件姿态不变的条件下改变照明方向和曝光，取得多张图像，再统一处理响应并保留各自来源。

光度立体研究通过固定视点、改变入射光方向获取多幅图像，以估计表面朝向[1]；经典边缘检测关注局部变化、噪声与定位之间的关系[2]。本作品利用多方向照明提供可见性互补，输出二维划痕候选及复检证据。背景残差、最大响应和连接属于已有基础方法；本队的设计工作集中在实际采集、受限存储、弱段保护与来源核验的衔接，使这些方法组成可演示、可回查的完整系统。

操作依次包括摆放与调焦、确认工件 ROI/mask、准备本组计划、采集 8 张正式观测、融合与后处理、原片复检及结果保存。当前定位不作旋转取正，计算沿用相机原坐标轴。ROI 与工件 mask 确定后即绑定本组计划，处理结果和显示坐标均按该计划解释。

2.1.2 FPGA 与 PC 职责及划分依据

系统由 BX72 上的 Artix-7 可编程逻辑、外部 DDR、OV5640 和 4 路照明组成，由 Windows PC 调度。图 2-1 给出 PL 与 PC 分工，表 2-1 列出划分依据。板端工程 0109、PC 独立入口 v1.8 及冻结算法组合 f09eb5885e1d 的版本身份集中见附录 A。




图 2-1 系统总体分工与控制/数据流。PC 下发 ROI、mask 和曝光计划及帧绑定质量表，PL 回传 R32；PC 参考核验、增强和复检保留。

表 2-1 软硬件职责与划分依据

任务	承担端	划分依据
定位、ROI/mask	PC 生成，PL 执行	人工确认几何，板端执行裁剪
相机/照明/帧身份	PL，PC 调度	参数执行与真实帧对应
gray/SAT/9×9 残差	PL NET 域	局部整数计算可复用
32×32 精确质量	PC，封存后回传	保留分位数判定语义
8 帧 MaxAbs	PL MIG UI 域	DDR 逐帧维护固定规模状态
连接、增强、复检	PC	全局几何与 8 帧原片证据
工程全量参考	PC	同输入数值核验，计时中保留

局部整数运算和逐帧状态更新放入 PL，复用流水线与存储；精确分位数、全局连接和几何复检保留在 PC，以维持参考定义并回查 8 帧原片。当前流程仍执行 PC 全量参考核验，其计算、配置和传输成本均计入完整任务时间。该划分在既有存储容量下保留结果来源与失败状态；资源和系统性能分别见 3.3.6、3.3.7。

2.2 硬件系统介绍

2.2.1 板卡、相机、照明与互连

主控器件为 AMD Artix-7 xc7a100tfgg484-2，实物板卡标记为 BX72-V1.1。OV5640 向 PL 提供像素与同步信号，SCCB 负责曝光、增益的设置和读回；4 路 LED 经既有串行灯控通路设置通道与亮度。外部 DDR 保存原片和融合状态，板端通过 YT8531C PHY 及 RGMII/UDP 与 PC 通信。器件与板卡资料见参考文献[3,4,5,6]及附录的硬件来源索引。

表 2-2 硬件及主要接口

部件	型号或路径	本系统用途
主控	BX72-V1.1 / Artix-7	器件 xc7a100tfgg484-2
相机	OV5640 模块	DVP 像素/同步，SCCB 配置
照明	4 路 LED，CH1 至 CH4	固定通道顺序，LED 码 128
外存	MIG / AXI128	raw、scratch 与融合 bank
网络	YT8531C / RGMII / UDP	控制、原片与 R32 传输
PC	外部 Windows PC	质量、后处理、显示与归档

板卡原理图、装配图和管脚资料用于说明接口关系，实际 XDC、MIG 配置及源文件随工程版本保存。本系统采用 Artix-7 PL 与外部 PC 协同，板卡上的可编程逻辑直接承担相机采集、局部运算和帧间融合。

2.2.2 光学工位与机械支撑

工位采用箱式台架，固定相机从工件正上方采集，4 条 LED 围绕居中金属片向下倾斜照明，装配参数完整列于表 2-3。同组 8 帧期间相机、光源和工件保持相对静止。本文前侧指箱内靠里一侧，后侧指开口一侧；左右按面向开口的观察方向，通道的物理位置保持原电控对应关系。

表 2-3 光学工位参数

参数	当前记录
成像对象	静止、近似平面金属片
台架尺寸（长×宽×高）	30 cm×30 cm×40 cm
工件尺寸与位置	10 cm×10 cm；居中放置

参数	当前记录
相机型号与安装	OV5640 模块；位于工件正上方，竖直向下采集
LED 数量与尺寸	四条；每条 1 cm×10 cm
LED 安装倾角	均相对水平面向下倾斜 45°
LED 至工件竖直高度	10 cm
同组姿态	相机、光源和工件相对位置固定
灯位与通道	靠里（前）CH1、开口（后）CH3；面向开口左 CH4、右 CH2
镜头至工件距离	35 cm；镜头位于工件正上方

图 3-5 的黄色轮廓界定工件，绿色 ROI 包含板外余量并按网格对齐，两者范围不同。本文以原生 ROI 和工件 mask 界定有效区域，长度、宽度和缺口以像素表示；10 cm 边长不能直接用于换算该 ROI 的毫米分辨能力。

2.2.3 电路与外部接口

相机 DVP 像素与同步信号进入采集链，控制侧经 SCCB 设置参数；灯控与曝光读回均绑定本帧身份。原片写入 DDR 后，严格客户端按已提交的帧身份读取数据。原始采集与融合扩展共用同一 socket、序列分配器和控制所有者，以统一命令重试、帧提交和整组发布。




图 2-2 硬件与主要接口关系。相机像素、配置、灯控、DDR 和网络分别执行数据或控制职责。

组开始时锁定几何参数，逐槽绑定实际曝光及帧身份；精确质量表经 CRC 封存后才允许融合。融合应答表示任务已受理，PC 继续等待完成槽前进且 job_busy 清除；8 槽完成后读取已发布 R32 并释放本组。协议命令、状态字段及原始配置见文献[7]，主要提交条件见图 2-4[7]。

2.2.4 FPGA 数据通路

相机 RGB565 按位复制展开为 8 位 R、G、B，再由 PL 按式（1）转换为精确 GRAY8，并生成 SAT1 诊断。RGB565 占 16 bit/像素，GRAY8 占 8 bit/像素；SAT1 用 1 bit 标记任一 RGB 通道达到最大码，按 8 像素打包为 1 字节。PC 直接使用已保存的 GRAY8。格式 49 回传 GRAY8 与打包 SAT1，格式 50 另外保留 RGB565；两种格式共用同一相机 RGB565 采集源。

$$G(x,y) = \left\lfloor \frac{9798R_8 + 19235G_8 + 3735B_8 + 16384}{2^{15}} \right\rfloor \quad （1）$$

式中 R_8、G_8 和 B_8 分别为展开后的 8 位颜色通道，G(x,y)表示灰度。

对每个灰度像素计算 9×9 邻域和，并保存式（2）的带符号残差分子。灰度最大值为 255，81 个像素的邻域和最大 20,655，15 位无符号量可完整容纳；按各项上界估算，残差分子位于−20,655 至 20,655 之间，16 位有符号量足以保存。保留整数分子省去先除 81 带来的舍入差异，并供不同门槛复用。9×9 在本版本中作为固定局部背景尺度，与 32×32 质量块分别承担局部对比和区域有效性判定。

$$R_n(x,y) = 81G(x,y) - \sum_{i=-4}^{4}\sum_{j=-4}^{4} G(x+i,y+j) \quad （2）$$

邻域边界采用 REFLECT_101，并以实际保存 ROI 为边界域。先在全幅图上滤波再裁剪会改变 ROI 边缘结果，验证时必须使用相同定义。SAT1 保存 RGB 最大码诊断，质量有效性仍遵循冻结规则。

对每帧，PC 按以保存 ROI 左上角为锚点的 32×32 块产生精确有效性表；边缘不足 32 像素的块仍单独处理。质量条件为 p50≥8，或 p99≥8 且 p99−p01≥6，同时要求灰度不小于 250 的比例小于 0.98，分位数采用线性插值。表与本帧身份、cookie 和 CRC 封存后上传 PL，缺表时不将整帧默认视为有效。

融合在有效观测中选择绝对残差最大的帧，保留该帧的符号、来源和灰度，见式（3）。固定顺序为 CH1 低/高至 CH4 低/高，等幅时保留更早来源，无有效观测时记 unknown。亮线或暗线由各自来源帧解释；全局融合允许相邻像素来自不同明暗响应。局部复检另在单张原片、单一极性内检查连续支持，以判断缺口是否具有一致的原片依据。先在同方向低高两帧中选择、再在 4 方向间选择，与固定顺序 8 帧直接选择一致。

$$k^{*} = \min \arg\max_{k \in V} |R_{n,k}(x,y)|, \; R_f(x,y) = R_{n,k*}(x,y) \qquad (3)$$

R32 以每像素 4 字节回传：bits15 至 0 保存 signed16 残差，19 至 16 保存来源 0 或 1 至 8，20 与 21 为原 8/20 门槛的弱、强标志，29 至 22 保存选中灰度，31 至 30 保留为 0。来源 0 表示 unknown，有效的零残差仍保留实际来源。终版补充门槛由 PC 从无损残差重新计算，R32 中 8/20 标志的含义保持不变。

2.2.5 行缓存、DDR 与增量融合

局部邻域计算复用既有九行 RGB565 源缓存和八行灰度缓存，使 9×9 计算按行推进。RGB565 为 16 位，输出 gray 为 8 位、邻域和为 15 位、残差分子为 16 位有符号量。图 2-3 按实际 RTL 列出 NET 域、确认式跨域交接及 UI 域的数据通路。跨帧状态在 DDR 逐帧更新，同一计算单元复用处理八次观测，无需在 BRAM 中同时保存八套残差[3,7]。




图 2-3 冻结 RTL 的局部数据通路。NET125MHz、UI100MHz；96 位记录握手与写应答分离，成功提交后切换 bank。数据拍宽度不代表每时钟吞吐。

表 2-4 DDR 预留地址布局

地址范围	用途	提交关系
0-4 / 4-8 MiB	原 RGB565 双 raw bank	沿用采集提交
8-16 / 16-24 MiB	32 位融合状态双 bank	非活动 bank 成功后交换
24-32 MiB	本帧 32 位 scratch	写完成后允许融合

AXI 数据宽度为 128 位，每拍容纳 4 个 32 位记录；scratch 记录包含 16 位有符号残差和 8 位 gray，融合的有效性由上传的精确质量表准入。仲裁与地址检查限制 4KiB 边界及各自地址区间。只有写应答全部成功、像素计数完整、request 与结果标识一致且无 fence 错误，才切换非活动 bank 并推进完成槽；第 8 槽成功后发布整组 R32。失败不提交新 bank，保留先前有效状态。

8 张 1920×1080 的 GRAY8 图像约 15.82 MiB，而 135 块 36 Kbit BRAM 的标称总容量约 0.593 MiB，图像与跨帧状态需要分层存储。对 864×864 ROI，一个每像素 4 字节的 scratch 或融合平面约 2.85 MiB，低于其 8 MiB 地址区间；2 个融合 bank 的有效像素载荷合计约 5.70 MiB。32 MiB 地址预留由 RAW、scratch

及 2 个融合 bank 各 8 MiB 组成。8 帧 GRAY8 与打包 SAT1 的归档载荷约 6.41 MiB，保存在 PC，板端逐帧更新融合状态。128 位、100 MHz AXI 数据拍的理论上限为 1.6 GB/s，实际访问还受仲裁、握手与 DDR 服务限制；本系统的服务时长另在 3.3.7 列出。

2.2.6 状态控制与可靠性

采集与融合由组、槽和提交状态共同约束。session、request、group、frame、slot 和 cookie 识别不同层次的任务，实际曝光、方向、增益与灯强读回与帧一致后才接受。相同请求的重试保持原命令和序列，防止一次不确定应答引起重复采集。CRC 保护载荷，身份字段和组摘要另行核对来源。




图 2-4 采集与融合事务流程示意。帧/槽提交和整组发布分别检查，箭头表示协议阶段关系。

H2 结果从 125 MHz NET 域经 96 位记录信箱交给 100 MHz MIG UI 域，描述、记录和 finish 分别握手，结果用 128 位信箱返回。finish 在最后一条记录获确认后发送，UI 侧待写入完成且无错误才置 scratch_valid。取消或失败时保留诊断并发送 OFF，OFF 应答记录命令响应。RTL 与 XDC 索引见附录 C；该流程的接口验证范围见 2.6 和 3.3.5。

板端工程在 ARM 待采状态下完成共同 KEY2 复位试验，随后以新会话恢复 8 张正式帧，参数与输出核验通过；范围见 3.3.5。旧版本尝试与失败记录保留在文献[7]的工程归档中。

2.3 软件系统介绍

2.3.1 PC 整体与操作流程

PC 将预览、定位、采集、检测和复检组织在同一窗口。预览支持鼠标选区、缩放和平移，以平滑后的拉普拉斯方差辅助调焦。确认 ROI/mask 后建立本组计划；硬件由单一任务持有，预览与正式采集不并发操作设备。

检测由独立后台进程接收严格归档证据，界面可取消任务或查看原片。独立 v1.8 复用采集审计已计算的 8 帧残差/有效性数组，与原生证据一次合并交接，减少重复计算和中间读写。正式检测仍在原始数据归档完成且 OFF 已应答后启动；未完成、失败或取消的组不会自动进入检测。清理与取消时保留诊断，并等待工作进程退出。

2.3.2 定位、质量判定与计划管理

PC 负责工件轮廓和 mask 确定，PL 执行已确定的 ROI 裁剪和 mask 存储。ROI 原点用于将保存图像坐标转换为传感器坐标；界面标题栏、缩放和平移只改变显示，不改变计算坐标。每个结果同时保留原生 ROI 和显示变换，便于回到正确来源位置。

执行 ROI 沿用 CAP 锁存语义。为避免全幅定位后仍使用旧执行域，每组先采集 1 张严格 ROI 准备帧，再启动独立 8 槽计划。准备帧单独归档，不参与 8 帧来源编号或融合。0109 允许同摆放、同格式、同会话复用已确认的 ROI/mask，上板连续组已验证无需重复上传 mask；它不自动判断工件是否移动，位置改变或不确定时须重新定位。

在 1 倍增益和 LED128 控制码下，400/800 传感器行是多轮开发对照选出的默认推荐组合。操作者可按反光、暗部和划痕可见性设置整数曝光，范围为 $1 \le low < high \le 1116$；同组 4 方向共用并锁定该曝光对，记录实际写入与传感器读回。0109 已验证同会话从 400/800 手动改为 300/700 且 mask 命令为 0，说明曝

光调整与 ROI 复用可以共同执行。各历史组保留自身曝光标签，默认 400/800 的选择依据见 3.3.2。

2.3.3 全局连接与受控弱段增强

B1 指基础双曝光融合与连接流程。它先处理融合后的完整残差，以严格 $|R_n|>648$ 和 >1620 分别形成弱、强响应，再从强种子沿 8 邻域连接弱响应；连接在保存 ROI 内完成，之后与工件 mask 相交。文中的 8/20、6/20 和 5.2/12 使用归一化残差单位，整数分子为其 81 倍：8/20 对应 648/1620，6 对应 486，12 对应 972；5.2 对应 421.2，对整数 R_n 等价于严格 $|R_n|>421$。各方向中间候选用于显示，融合保留完整响应[8]。

终版完整保留原 8/20 结果，以 6/20 连接结果作为结构保护参考，不将参考像素全部直接输出。先准入弱 6 支路的独立片段，再检查弱 5.2 支路；两者都须具有严格 $|R_n|>972$ 的实际强种子，并满足面积和宽度限制，然后通过局部线形或同一原片双侧对比中的一条路线。与 6/20 参考相邻的整块新增响应先排除，后续片段也不得把多个既有组件合并。补充弱、强门槛固定为 5.2/12，对应整数分子的严格 >421/>972[9,10]。

表 2-5 终版弱段补充的主要参数

条件	冻结值	作用
原有结果	8/20 全部保留	独立补充门槛不删除原结果
保护参考	6/20，仅作参考	排除贴近参考的整块新增响应
弱/强门槛	5.2 / 12	整数分子严格 >421/>972
实际强种子	$\|R_n\|>972$	两条准入路线均须满足
最小面积/宽度	面积≥9 个像素 / 中位宽度≤5px	独立新增片段的共同条件
跨度/线形	≥8px / ≥60%	局部线形路线准入
同帧原片路线	13 站、侧偏 2.5px	双侧对比≥1 灰度级的站数≥85%，均值≥3 灰度级
补充顺序	弱 6 先准入，再弱 5.2	拒绝合并多个既有组件
端部/侧向范围	前向≤32px、半宽 1px；侧向 0px	唯一结构与对应端点归属

端部补充从原结构或已准入弱 6 片段的可靠端点出发。锚点要求面积至少 9 个像素、骨架跨度至少 8px、局部线形比例至少 50%，并含实际强种子；在前向 32px、半宽 1px 内选取真实弱响应。延伸片段面积至少 3 个像素、包围盒长边至少 2px，且只接到唯一有种子结构的对应端点。侧向额外增长半径为 0。骨架用于测量几何，正式输出保留实际候选像素。

保留 8/20 → 构造 6/20 参考 → 弱 6 准入 → 弱 5.2 准入与防合并 → 可靠端点延伸

2.3.4 局部复检与证据支持分

局部复检用于发现已有检出片段之间的疑似漏段。算法根据端点位置、走向与曲率提出直线或缓弯探查路径，再逐张检查 8 张原片。每次支持判定均要求同一帧、同一亮暗极性，且原片线对比与该帧残差同时满足条件，避免将不同观测的零散响应拼成连续证据。

当前复检原片支持准入 55%，端点局部线形准入 28%，与检测支路 60%线形门槛分别使用。有效采样比例要求不低于 95%，原片双侧对比不低于 1 灰度级，并对原片与残差共同支持、响应比例和连续无支持段施加约束。普通探查端点距离上限 64px，对走向充分相符的大缺口可扩展至 160px。

表 2-6 局部复检与证据分定义

项目	当前规则
原片支持/端点线形	≥55% / ≥28%，分别作用于复检环节
共同支持/残差支持	≥40% / ≥50%
有效采样	≥95%，同一来源帧与 mask
探查残差门槛	普通 3.2；严格对齐大缺口 2.0
长探查无原片支持	连续不超过 12 采样站
5 项证据分量	共同支持、连续程度、门槛稳定、端点相向、有效比例

对已准入框内的最大连续视觉缺口，计算同帧共同支持、原片连续程度、参数稳定程度、两端走向一致和有效采样 5 项 0 至 1 分量，再按式（4）合成证据支持分。原片连续程度为 1 减去最长连续无支持位置数占缺口采样数的比例；参数稳定程度为略提高探查门槛后仍保留的共同支持数占原共同支持数的比例。规则取 5 项最小值，再向下量化到 5 分一档，使薄弱证据直接影响检查提示，避免用其他高分分量抵消这一短板。

$$S = 5\left\lfloor \frac{100\min\{s_1,s_2,s_3,s_4,s_5\}}{5} \right\rfloor \quad (4)$$

对已准入缺口，最大视觉缺口长度 L≤6 px 时不单独提示，6<L<16 px 时列为中优先级，L≥16 px 时列为高优先级。L 为浮点几何长度；同级先按证据支持分、再按缺口长度排序。界面中的 H/M 表示高/中优先级，后续数字是证据支持分，两者分别描述缺口尺度与支持程度。例如 H45 表示高优先级、证据 45 分，M70 表示中优先级、证据 70 分。评分用于安排复查，检查结论仍需结合原片；低分框保留以供回看。

2.3.5 原片回溯与结果归档

归档包含 8 张原始灰度/SAT、实际参数、帧身份、mask、来源哈希、融合 R32、检测数组和复检 JSON。黄色显示正式候选，橙框标出需要重点查看的位置，青色点对应来源帧中的实际支持采样。原片、正式输出和复检证据分开呈现，便于判断提示与图像的对应关系。

局部复检需要读取各原片残差。独立 v1.8 复用工程参考核验已经计算的残差和有效性数组，与原生 GRAY/SAT 及 R32 合并交接，并复用局部采样计划和结果。带四像素 halo 的有界重建维持保存 ROI 的边界与整数定义。该优化减少主机侧重复计算与交接，没有额外从 FPGA 读取八套残差。

2.4 工程调试、AI 协作与技能提炼

2.4.1 典型问题与处理

调试按配置、采集、计算和显示阶段定位，以回包、原片及同输入参考核对修改。表 2-7 汇总典型问题、处理措施与验证范围。

表 2-7 典型工程问题及处理结果

实际问题	处理措施	验证结果或范围
定位后 BEGIN 失败	区分 ROI 锁存与正式计划，加入准备帧	核对原生 ROI、帧身份和后续正式采集
低门槛散点与变厚	结构保护、原片约束、分阶段回测	保留原 8/20 结果，检查新增响应与背景
长弱段未提示	分别比较 55%原片与 28%端点准入	完成 25 组开发回测，正式检测掩膜不变
计时范围易混淆	分开主机与器件计时，区分嵌套区间	保留原始日志与完整任务成本
回复缓存资源推断异常	统一为单一同步写入口	同阶段综合资源下降，最终实现资源另列
重复交接与计算	复用已有数组，合并无损交接	10 项最终数组及复检一致，72 对图像逐像素相同

2.4.2 主机分段计时与可复用 Skill

计时 Skill 记录任务墙钟区间、异常和实际收发量，保留父子区间的包含关系，异步设备等待真实完成。普通标准库工具与示例随文献[10]的 skill_reference/ 提供；用法及原始协作记录见附录 E。

2.4.3 大模型协作与验证

开发中使用大模型辅助讨论算法约束、软硬件分工及性能瓶颈，建议先作为候选解释，再以原片、代码、日志、实现报告和上板输出决定取舍。本系统运行时仍采用冻结规则，不依赖在线大模型推理或训练权重。原始公开节选的日志 model 字段为 gpt-6.1-sol，不据此推测内部版本。

附录 E 保留 6/20 结构保护与 PL 性能分析的 2 段 5 条公开消息，并对应说明后续取舍及验证。早期侧向增厚建议未直接作为终版参数，性能优化计划也未当作整机加速结果。消息时间、角色和逐条 SHA 见文献[10]根目录的 ai_records/。

2.5 复现说明

2.5.1 工具与复现层次

工程构建、PC 运行、采集与性能测试均在同一台 Windows 实验主机完成，综合与实现采用 Vivado 2018.3。板端工程与 PC 入口的版本身份见附录 A，环境

见表 2-8。既有工具链、IP 和约束随构建记录保留；工具版本说明参考 AMD 指南[11]。

文献[10]的完整固定写作包提供当前事实、006 结果、AI 节选、普通 Skill 和 004 离线数学案例。replay/保留旧 0108 真实 8 帧的身份；数学复算、当前上板流程和完整工程迁移分别记录。

表 2-8 复现环境与版本

项目	记录
实验主机数值环境	Python3.11.4；NumPy1.26.4；OpenCV-headless4.10.0.84；Pillow12.3.0
异机离线复算	Python3.12.14；上述数值库版本相同
FPGA 开发工具	Vivado 2018.3（实验主机）；配套 IP、约束及构建脚本
当前工程与入口	0109 + 独立 v1.8 + f09eb5885e1d；默认入口未自动切换
实验主机	i7-13650HX，14 核 20 线程，约 16GB 内存，Windows11
核验输出	包 SHA/链接检查；R32、10 项最终数组、完整复检与分数
软件计时配置	Python3.11.4；NumPy1.26.4；OpenCV4.10.0；OpenCV/OMP/BLAS 单线程

2.5.2 复算与运行前置

离线复算先校验完整写作包，再在包外建立兼容环境和新输出目录，读取原 GRAY8/SAT、mask 及实际参数，重算 H2、有效域、MaxAbs 和冻结后处理。附录 B 集中给出命令、成功标志与预期核查项；既有异机验证覆盖该数学案例。

完整工程构建还依赖原 0108 基础快照中的 INPUTS.json、source/、ymw/和 prebuilt_ip/，以及 Vivado 路径、固定源码、SDK 和安装资格。原实验主机已完成构建与指定上板流程；异机仍需整理基础 IP 分发、路径和 GUI 部署，全工程从零迁移尚未验证。已安装入口的正常流程为调焦与定位、1 张准备加 8 张正式帧、读回核验和归档，构建参数示例见附录 B[7,10]。

2.6 FPGA 功能仿真验证

本节采用 Vivado Simulator 2018.3 归档结果，对灰度转换、9×9 背景残差、scratch 写入和多观测融合进行 RTL 功能验证。4 个计算模块的 SHA 与 0109 最终整板仿真构建输入一致。图 2-5、图 2-6 均由实际导出的 VCD 绘制，时间分辨率为 1 ps，显示单位为 ns；存储响应由边界模型提供。测试台、定向输入、原始波形及工具日志按固定提交保存[12]。

表 2-9 本次定向仿真用例与检查结果

对象	输入和检查点	归档结果
MaxAbs 像素单元	8 个定向输入；等幅、符号、无效观测及 1620/1621 边界	8 个输入断言全部通过
灰度/残差写入	9×9 输入；读写背压、末拍、写掩码、正常及错误写应答	2 例通过；正常 81 像素与参考一致

2.6.1 多观测融合数值验证

图 2-5 中，槽位 2 的−900 替换 500；槽位 3 的+900 与已有结果等幅，保留较早的来源 2。槽位 4 虽输入 1800，但观测无效，结果保持−900。输入 1620 与 1621 时，强响应标志由 0 变为 1，符合严格大于 1620 的规则；后续−2100 也保留其负号。8 个定向输入的选中残差、来源、强弱标志和错误标志均通过测试台断言。




图 2-5 多观测融合像素单元的实际 RTL 功能仿真波形。残差采用整数分子单位，横轴为 ns；8 个输入覆盖等幅保序、无效观测和强阈值边界。

2.6.2 写入握手、异常与完整 ROI 回归

灰度与 9×9 残差使用 81 像素定向输入及逐像素软件参考。测试台周期性降低读写就绪信号，检查背压期间地址、数据、写掩码和末拍保持稳定。正常用例在全部像素写入、写应答返回后报告成功；注入 BRESP=2 后，模块报告完成错误码 5，上层按失败处理该次写入。2 个用例均通过对应断言，结果见图 2-6。




图 2-6 正常写入与错误写应答注入的实际 RTL 功能仿真波形。上部 BRESP=0、完成错误码 0；下部 BRESP=2、完成错误码 5。

已有完整 ROI 回归覆盖 003、004、005 共 3 组、24 张实拍原片。3 组 ROI 分别为 832×864、832×864 和 864×864，最终融合平面共 2,184,192 个像素位置；归档的 RTL 融合字段与 PC 基础连接结果同参考逐像素一致，包含残差、来源、有效域、强弱标志及基础连接掩膜。该记录用于补充完整 ROI 下的数值验证，冻结的弱段增强和局部复检继续由 PC 执行。

这些仿真检查数值和接口行为；新波形采用定向小尺寸输入，完整 ROI 结果另引历史回归。DDR 物理训练、外部 IO 时序和整机性能分别依据实现报告与上板记录评估，来源索引见附录 C。

第三部分 完成情况及性能参数

3.1 整体介绍

系统已贯通调焦、ROI 计划、4 方向双曝光、固定参数检测、局部复检和归档。图 3-1 至图 3-4 展示整机、内部照明、部件及外部连接，图 2-2 说明接口关系，3.2.3 给出实际操作与结果界面。




图 3-1 当前整机与 PC 实物。左侧为箱式工作台及板卡，右侧为 PC，中间为灯控设备与外部连接；箱体内部见图 3-2。

3.2 工程成果

3.2.1 机械与照明工位成果

图 3-2 展示固定相机、4 路 LED 和居中工件的实际布置，尺寸、倾角及通道定义见表 2-3。通过切换照明和曝光获得互补观测，组内保持装配和工件位置不变。




图 3-2 工位内部实物。顶部为 OV5640，中央为工件；前侧为靠里 CH1，后侧为靠开口 CH3，观察者左、右分别为 CH4、CH2。装配参数见表 2-3。

3.2.2 电路、板卡与采集成果

图 3-3 展示板卡背面、相机接口和 PHY 局部，图 3-4 展示板卡与外部连接。相机、网络和灯控分别接入对应通路，接口关系集中见图 2-2；板卡原理图、装配图及工程约束的来源见附录 C。



图 3-3 部件实物局部。依次为板卡背面、相机接口及 PHY；原拍摄日期与来源保留，当前外部连接见图 3-4。




图 3-4 板卡与外部连接实物。左侧黑色以太网线连接 PC，图中同时可见相机模组连接及灯控导线。

3.2.3 软件界面与操作成果

图 3-5 和图 3-6 分别展示 ROI 确认及采集控制，图 3-7 为 004 历史存档结果的总界面，图 3-8 给出一个代表复检局部。调焦、定位后才建立正式计划，同摆放下可复用 ROI/mask。截图说明操作与显示，不用于测量整机耗时。



图 3-5 工件定位与 ROI 确认局部。黄色为工件轮廓，绿色为采集 ROI[544,128,864,864]；本页为正式采集前的定位预览，与结果存档组分别记录。



图 3-6 正式采集控制局部。下一组计划为 400/800 行，页面提供计划文件选择及 ROI/mask 复用；正式组身份在采集归档时记录。




图 3-7 004 存档结果总界面（G11），ROI[608,96,832,864]，400/800 行；3 个高优先级提示的证据分依次为 45、40、80。原检测归档为 v1.7-candidate，与当前 v1.8 性能组 G1 分开记录。

图 3-8 来自同一存档组 G11，按同帧原片、正式候选、复检支持点排列。定位预览的 ROI[544,128,864,864]属于正式组建立前的界面，不替代 G11 的原生坐标；各组身份见附录 A。




图 3-8 R1 的 45 分复检对照。原片中的斜向弱线与断开的正式候选并列，青色点表示同帧支持采样。

3.3 特性成果

3.3.1 测试条件、样品与数据单位

开发回测使用 003、004、005 共 3 块实体金属工件，包含多种曝光和重复姿态，共 25 组、200 张正式观测。003 用于观察方向与长短线，004 用于观察轻重及渐弱划痕，005 用于观察曲线与闭合结构。原有细痕、指纹和轻微油污也可能产生响应，因此将这些数据作为开发对照，不作独立测试集。

表 3-1 数据单位与用途

数据	规模/条件	用途与限制
开发回测	003/004/005；25 组、200 帧	3 块实体开发工件，非 25 个独立样件
冻结后 006 补充	1 块工件；2 组、16 正式+2 准备	冻结参数不变，前后 ROI 不同；单板补充验证
默认操作	400/800 行、1 倍、LED128	曝光可按组人工调整；1 准备+8 正式
0109 首轮上板	004；3 组、24 正式帧	含双格式、读回、warm 及 KEY2 限定恢复
旧软件完整系统对照	004；12 组、96 正式+12 准备	PC/PL 各 3 次 cold 与 warm；共用 FPGA 采集前端
新软件同输入对照	004；3 保存组、18 次运行	交接至完整导出区间，非整机 A/B
独立 v1.8 实际闭环	004；1 组、8 正式+1 准备	ROI[544,128,864,864]；一次 cold 功能凭据
0108 便携复算组	004；真实 8 帧完整原始包	历史采集，异机数学复现
已制作实物	001 至 006 共 6 块	不等于 6 块均有完整 GT，不扩大独立样本数

多次曝光、姿态和重复拍摄不计作新增样件。现有 001 至 006 共 6 块实物，表 3-1 区分 3 块开发工件、冻结后 006 补充和不同工程对照；这不表示 6 块均已完成统一真值评价。

3.3.2 默认曝光选择与基础融合对照

在固定 1 倍增益和 LED128 下，003 先比较 300/400 行低曝光与 800/900/1000 行高曝光，再查看细分组合，并在 004、005 作人工对照。该 003 开发记录中，800/900/1000 行 4 方向 RGB 最大码比例约 8.8%/12.05%/15.2%；300 行 CH4 暗部有效区域约 95.6%至 96.1%，400 行约 99.4%。高曝光有助于暗区显示，也增加高光比例；上述诊断用于选择曝光组合[10]。

综合 3 块开发工件的弱段细节、高光及暗部有效性，采用 400/800 行作为推荐默认。004 也有 400/700 表现良好的案例，默认值不是每个工件的唯一最优；实际可人工微调，组内锁定并保存读回。历史日期、姿态或 ROI 不同的记录各自解释，同输入比较固定对应字节、参数和计时范围。

图 3-9 选取 006 同组数据（G10），在固定 B1 规则下比较 400 行四方向、800 行四方向与 400/800 行八帧融合，两处局部分别呈现不同曝光的优势。图 3-10 另取 004 完整便携组 G7 的 400 行、1 倍、LED128 原片，显示 4 方向的相同局部。两组输入身份分别保存。




图 3-9 同组双曝光互补局部（G10，006）。三列采用同一 B1 8/20 规则；青框、紫框两行分别展示低、高曝光的优势，融合同时保留相应支持。各列坐标、比例及灰度均值显示底图一致，黄色为实际候选。

融合先保留完整残差再连接，显示底图仅用于观察。图 3-10 中同一弱线随方向改变呈亮、暗响应和不同对比度，说明保留多观测原片的作用；本图为同组描述性对照，不以其估计单方向相对多方向的总体检出率。




图 3-10 同组 400 行曝光的 4 方向原片局部（G7）。按 CH1 至 CH4 排列，实际帧号为 90、92、94、96；取保存 ROI 内相同局部 x∈[330,670)、y∈[460,570)，原点为 ROI 左上角。仅原生裁切及等比缩放，原始亮暗像素不变。

3.3.3 3 块开发工件的最终检测结果

图 3-11 至图 3-13 分别展示 005 的曲线与闭合结构、003 的方向与长短线、004 的粗细变化和弱段。黄色为正式候选，橙框及 H/M 为复检优先级，数字为证据支持分。各图等比显示，组 ID 和原生 ROI 集中列于附录 A。



图 3-11 005 开发工件的冻结结果（G5）。曲线、闭合结构与局部弱段保留实际输出，橙框引导复检；仍可见背景响应与局部断开。



图 3-12 003 开发工件的冻结结果（G3）。不同方向的直线与长短结构获得互补支持，部分细弱位置仍不连续。




图 3-13 004 开发工件的冻结结果（G4）。粗细变化、弱段与复检框分开显示；同一工件的其他采集组按各自 ROI 解释。

3.3.4 弱段增强、局部复检与参数对照

固定 004 开发组 sample004_A_v1_20261028_220937_87f02b 的 400/800 行 8 张原片、融合响应、工件 mask 与显示尺度，对比原 B1 8/20、仅降至 5.2/12 和冻结受控增强。图 3-14 与表 3-2 直接展示正式检测模块的取舍，原片复检则另用图 3-15 说明[10]。




图 3-14 同一 8 帧的正式检测消融（G4）。三列依次为原 B1 8/20、仅降 5.2/12 及冻结受控增强。上排展示全板候选，下排放大同一弱段；蓝框定位局部，原候选像素未重绘，数值对照见表 3-2。

表 3-2 同输入正式检测的候选与路径支持

方案	全板候选像素 / px	路径邻域支持站数
原 B1 8/20	20,833	13 / 268
仅降 5.2/12	29,359	187 / 268
冻结受控增强	21,631	159 / 268

受控增强完整保留原 8/20 像素。相对仅降阈值，该例全板候选由 29,359 降至 21,631，减少 26.32%，同时保留 159/187、约 85.0%的近似路径邻域支持。表 3-2 的 268 站为局部路径代理；未标注背景仍未裁决，这两个比例不作为误报率或召回率。

检测采用 5.2/12 及结构保护，复检采用 55%原片支持和 28%端点线形准入。55%由 60%、55%、50%对照折中选取；端点试验中局部线形约 28.48%，经 30/28/25 预检后选 28%。9×9 背景、32×32 质量块及部分几何采样常数沿用冻结参考或工

程设计，阈值与部分结构约束经开发比较和多组回测确定；未对每个常数逐项求独立测试最优值。配置数及范围见附录 D。

仅将复检端点门槛由 30%调至 28%后，25 组中 22 组展示不变、3 组变化；复检框 48 增至 50、高优先级框 30 增至 31，原准入探查对全部保留，正式检测掩膜一致。图 3-15 的 004 长弱段仍有正式候选断口，复检从同帧原片与残差提取支持，给出高优先级、证据 50 分。




图 3-15 新姿态 004 长弱段的同帧证据。左为未增强原片，中为正式候选，右为橙框与实际支持点；50 分是证据指数，黄色未补画整条弱线。

压力曝光下的漏提示及参数比较范围保留于附录 D，用于解释 55%原片准入的取舍。

3.3.5 数值正确性、上板功能与异机复现

表 3-3 定位主要验证，RTL 及接口检查见 2.6。当前闭环 G1 保存实际参数、9 个捕获身份与 24 页 profile，原生 GRAY/SAT/R32、8 帧派生、10 项最终数组及完整复检与同输入参考一致；命令重试 0，OFF 获应答（图 3-16）。

表 3-3 分层验证矩阵

层次	验证与定位	范围
RTL 与上板	2.6、3.3.6；首轮 3 组及 G1 输出一致	KEY2 限 ARM 待采，新会话 8 帧；窗口 10 次 CAP
完整任务/软件区间	3.3.7 分别报告 12 组整机与 3 组 18 次软件对照	旧整机 PL 更慢；软件区间改进
离线数学复算	G7 的 R32、10 项数组、完整复检和评分一致	真实旧字节；完整 GUI 移机未验证
冻结后 006	2 组输出与参考一致，结果见 3.3.5.1	一块新工件；后态 M45 为误提示




图 3-16 当前板端与 PC 入口的真实闭环结果（G1）。ROI[544,128,864,864]；H/M 为复检优先级，数字为证据支持分。

3.3.5.1 参数冻结后 006 工件补充验证

006 为参数冻结后新增制作划痕的一块工件，制作前 A_v0 与制作后 A_v1 各采 1 组 400/800 行，均为灰度格式、1 倍增益及 LED128，共 16 张正式帧与 2 张准备帧。两组的融合、10 项最终数组、完整复检及评分均与同输入 PC 参考一致；算法、位流和 PC 程序保持冻结[10]。身份和差异见表 3-4。

表 3-4 006 同一工件的 2 组补充验证

项目	制作前 A_v0	制作后 A_v1
原生 ROI x/y/w/h	544/160/864/864	576/128/832/864
正式/准备帧	8 / 1	8 / 1
复检 R1	高优先级，70 分	中优先级，45 分
人工结论	未裁决	油污或纹理等非划痕；一次误提示
验证用途	原有表面状态记录	冻结后新增形态与复检边界

制作后曲线、X 形交叉和下方线段有候选支持，底部断口仍分离。唯一 M45 框经操作者确认为油污或纹理等非划痕，计为 1 次复检误提示；制作前 H70 未裁决。重新摆放后的两组 ROI/mask 不同，图 3-17 和图 3-18 分别保留后态结果与误提示原片依据。



图 3-17 006 制作后冻结系统结果。曲线、交叉与下方线段有候选支持，可见断口保持分离；R1 M45 为已确认非划痕误提示。




图 3-18 同一 006 后态 R1 的原片、正式候选与复检支持点。框内为已确认的油污或纹理等非划痕，提示为中优先级、证据 45 分。

3.3.6 FPGA 资源、时钟与实现时序

表 3-5 比较 0107、0108、0109 整板布线后资源。0107 已有灰度和 H2，0108 增加融合与事务管理，0109 增加当前服务、参数与缓存实现。BRAM 连续保持 81.5 块；资源贡献体现在访问分层与计算复用，同时列出逻辑和外存代价[7]。

表 3-5 整板布线后资源与外存预留

项目	0107 基线	0108	0109 当前工程
LUT	18,818	25,206	26,035 41.06%
寄存器（Slice Registers）	22,739	31,600	32,269 25.45%
DSP	4	12	12 5.00%
BRAM36 等效块	81.5	81.5	81.5 60.37%
BRAM 占比	60.37%	60.37%	60.37%
DDR 预留范围	8MiB	32MiB	32MiB

占用率按 0109 布线报告的可用资源计算。寄存器一项使用 Slice Registers 口径；同报告还列出 LUT 作为存储 1,924/19,000（10.13%），MMCM 为 4/6（66.67%）。

0109 的 BRAM36 等效用量为 81.5/135，即 60.37%；相对 0108，LUT 增加 829、寄存器增加 669、DSP 不变。mask 按每像素 1 bit 存储，每 32 个像素打包为一个 32 bit 字；容量按 1920×1080 上限固定配置，运行时缩小 ROI 不改变已综合的 BRAM 用量。跨帧融合状态保存在外部 DDR，八帧复用同一计算单元；整板 BRAM 规模保持不变，新增的逻辑和外存访问代价同时列入评估。

0109 回复缓存首轮因两个过程写入 1024B 存储，未按预期推断分布式 RAM，综合使用 36,314 个 LUT、40,677 个 FF。统一为单一同步写入口后，同阶段综合降至 26,091 个 LUT、32,412 个 FF，最终布线为 26,035/32,269。首轮没有布线或发放 bit，因此这组比较说明资源推断修正，不作为旧版上板资源对照。

NET 域为 125 MHz，MIG UI 域为 100 MHz。表 3-6 给出本次 0109 已布线检查点在既有约束下的时序摘要，报告同时启用 Slow/Fast 最大、最小路径分析。内部建立与保持检查的失败端点均为 0；外部 IO 仍有 9 个输入端口及 11 个输出

端口未设置完整延时约束，DVP/RGMII 全接口签核还需板级预算及完整接口延时约束。这里使用单个检查点记录，未将其扩展为多实现种子复现。[13]

表 3-6 0109 已约束路径的时序检查

检查项	归档值	范围
WNS / TNS	+0.079 / 0.000 ns	建立检查；失败端点 0
WHS / THS	+0.043 / 0.000 ns	保持检查；失败端点 0
无时钟/内部未约束端点	0 / 0	工具检查记录
缺输入/输出延时端口	9 / 11	外部 IO 预算尚未完整

3.3.7 数据量、分段耗时与优化瓶颈

令 P 为 ROI 像素数。8 帧 GRAY8、打包 SAT1 与融合 R32 分别占 8P、P 和 4P 字节，灰度格式合计 13P；另保留 RGB565 时增加 16P，合计 29P。表 3-7 以 864×864 ROI 给出平面预算和同条件首次配置组的 SDK 实收；后者含准备帧及协议往返，不含 Ethernet/IP/UDP 头。

表 3-7 同 ROI 图像平面加 R32 的数据量

模式或口径	范围	字节数	性质
格式 50 平面	八 RGB565/GRAY8/SAT1+R32，29P	21,648,384	同 ROI 理论
格式 49 平面	八 GRAY8/SAT1+R32，13P	9,704,448	同 ROI 理论
格式 50 实收	UDP 应用载荷，含准备/协议/R32	25,005,698	0109 首次配置组
格式 49 实收	UDP 应用载荷，含准备/协议/R32	11,373,958	0109 首次配置组

P=746,496 时，每帧 GRAY8 为 746,496 B，打包 SAT1 为 93,312 B，8 帧合计 6,718,464 B；加 R32 的 2,985,984 B，得到 13P=9,704,448 B。RGB565 另加 11,943,936 B，得到 29P=21,648,384 B。质量表和控制报文按协议另计。

表 3-8 独立 v1.8 真实代表组的单次主机区间

阶段	秒	包含关系或范围
任务至完整归档	54.7738	一次 cold；含准备、采集、审计和后台导出
采集归档	34.4108	含原生采集与工程镜像
后台进程	19.3555	含进程交接及全部图文输出

阶段	秒	包含关系或范围
后台内部计时	18.2009	上一行的内部区间
首次 mask 配置	14.6250	采集区间内；非独立可加成本
捕获内部 FETCH	1.9720	含调用等待的区间
缓存封存	0.2275	嵌套服务区间

表 3-8 对应 v1.8 组 sample004_g1793427252714918100 的一次首次配置任务，SDK 接收 11,374,010 B，命令重试为 0。表 3-7 中的 11,373,958 B 来自 0109 首轮灰度组 sample004_g1793372819928135200，二者为不同采集组，差额 52 B 保留各自原始记录。总任务包含采集归档、后台处理及任务外围工作；由原始精度计算，总任务减去采集和后台两个区间约为 1.0076 s，归档未将其细分为独立阶段。表内嵌套服务按包含关系列出。

表 3-9 列出前述 sample004_g1793372819928135200 组（格式 49）从本域计数折算的服务时间，服务区间包含 DDR 访问、跨域等待及背压，H2 与 scratch 还存在重叠。它们用于定位板端服务成本，按各自边界解释。v1.8 代表组采集归档 34.4108 s，其中首次 mask 配置记录 14.6250 s、内部 FETCH 记录 1.9720 s，两项均位于采集区间内。曝光、等待、通信与保存由同一任务流程组织；按整个采集区间平均得到的字节率反映任务吞吐，链路带宽需另用连续传输测量。

表 3-9 0109 首轮灰度组的板端服务计数折算

服务区间	秒	对应记录
H2 局部残差	0.911273216	首轮灰度组，格式 49
scratch 写入	3.76713918	同组；含背压与等待
增量融合	0.1961206	同组；含 DDR 访问

旧软件完整上板路径对照共 12 组，均为同一 004 开发工件、ROI[576,128,864,864]、400/800 行、格式 49。PC 主处理与 PL 协作各进行 3 次 cold 和 3 次 warm，每次使用新实拍帧，共 96 正式帧和 12 准备帧。两路径共用 FPGA 采集/灰度前端；计时从已确认 ROI 且软件已载入后的组配置开始，包含准备、采集、OFF、严格核验、冻结处理、图文与封印，排除定位、人工及一次性导入。

表 3-10 旧软件完整上板路径对照的 3 次中位数

处理路径	首次配置 cold / s	同会话 warm / s
PC 主处理	51.1125	25.4380
PL 协作，含工程核验	56.1437	36.4607

旧完整路径 PC/PL 中位比为 0.9104（cold）、0.6977（warm），PL 协作更慢。6 个 cold 组各 23,329 条 mask 命令，warm 组均为 0。warm 任务分别减少 50.23% 和 35.06%，包含配置差异及各次实拍工作量，不解释为纯核加速。

新软件同输入对照使用 3 组 004 存档，每组原逻辑与合并交接各 3 次、交替执行，共 18 次。计时从公共审计数组已驻留 RAM 开始，包含新建完整交接、真实子进程启动、输入核验、冻结算法、全部图文与封印；排除公共采集和审计数组生产、PL 服务、FETCH 及定位。参考保留原 v1.7 逻辑并加相同包装；不是未包装旧桌面程序的直接计时。

表 3-11 同输入软件交接至完整导出区间

源组/格式/曝光	原逻辑中位 / s	合并交接中位 / s
225025；50；400/800	21.5189	17.8489
230733；49；400/800	22.7600	19.1045
230958；49；300/700	19.6889	16.6670

3 组软件区间耗时分别下降 17.05%、16.06%、15.35%；10 项最终数组、完整复检及分数一致，72 对导出图像逐像素相同。第 3 组曝光为 300/700 行。该结果限于公共审计数据就绪后的交接至完整导出区间，与前述完整上板任务分别解释。

3.3.8 适用范围与结果边界

当前范围为固定工位的平面金属试片，3 块开发工件与 006 补充分别统计。无合格端点弱线仍可能遗漏，背景也可形成候选，006 误提示见 3.3.5.1；证据分不代替工件判断。其他材质、曲面及完整新整机加速需独立验证。

第四部分 总结

4.1 可扩展之处

后续可减少精确质量表上行、工程参考核验及数据读取的开销，在保持 8 帧证据可追溯的前提下缩短完整任务时间。算法方面重点处理无端点弱线和背景误提示，并在更多独立工件上固定协议验证，再扩展材质、表面和工位条件。

4.2 心得体会

作品开发的困难集中在成像条件、弱线结构与工程状态的衔接。单帧中不可见的划痕，未必能通过降低门槛检出；增加观测虽能提供互补证据，也需要同时处理高光、背景响应和多帧来源。固定增益后比较方向与曝光，使方案取舍有了可回看的原片依据。

弱段试验表明，候选像素增加不等于结果更可靠。降低门槛造成的散点、变厚与合并，需要组件、端点和同帧原片约束共同控制。对仍未检出的长弱段，保留正式结果并提供可解释的复检提示，更便于核查尚未解决的问题。冻结参数的作用是保存可复核的方案及其边界，为后续独立评价提供清晰基准。

软硬件协同需要同时考虑数值定义、完成状态和完整任务成本。旧软件对照表明，局部板端计算的收益可能被配置、通信、PC 参考核验及进程交接开销抵消。按范围记录计时后，才能逐项核对缓存写入口、同会话 mask 复用和合并交接的效果，结合资源代价决定后续优化方向。

第五部分 参考文献

[1] WOODHAM R J. Photometric method for determining surface orientation from multiple images[J]. Optical Engineering, 1980, 19(1): 139-144. https://www.cs.ubc.ca/~woodham/papers/Woodham80c.pdf.

[2] CANNY J. A computational approach to edge detection[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 1986, PAMI-8(6): 679-698. https://doi.org/10.1109/TPAMI.1986.4767851.

[3] AMD Xilinx. 7 Series FPGAs Memory Resources User Guide UG473[S/OL]. v1.14, 2019-07-03. https://docs.amd.com/v/u/en-US/ug473_7Series_Memory_Resources.

[4] AMD. Zynq 7000 SoC and 7 Series Devices Memory Interface Solutions User Guide UG586[S/OL]. v4.2, 2024-11-13. https://docs.amd.com/r/en-US/ug586_7Series_MIS/Overview.

[5] OmniVision Technologies, Inc. OV5640 Product Specification[S]. Version 2.01, 2011-01-20. 硬件资料原件及 SHA 见附录 C。

[6] 武汉芯路恒科技有限公司. BX72 板卡原理图[S]. 251215 版，图纸日期 2026-01-26. 硬件资料原件及版本对应说明见附录 C。

[7] 项目组. 光鉴 0109 与独立 v1.8 工程、性能及素材增量交接[CP/OL]. Selfree, 固定提交 807c3f97ce, 2026。固定提交目录

[8] 项目组. B1 双曝光融合精确规范及参考实现[CP/OL]. Selfree, 固定提交 8c697e8695, 2026。固定提交目录

[9] 项目组. 光鉴 f09 固定参数算法、0108 实现与上板验证资料[CP/OL]. Selfree, 固定交接提交 73a0cf3b12242a02fe0fbf96adbf25d380db6822, 2026。固定提交目录

[10] 项目组. 光鉴定稿事实、同输入消融、006 验证与协作资料[CP/OL]. Selfree, 固定提交 9969cb92e6, 2026。固定提交目录

[11] 全国大学生嵌入式芯片与系统设计竞赛. FPGA 创新设计赛道选题指南 AMD 2026[S/OL]. 第 3.3 节 自主选题赛道, 2026. https://gitee.com/Vickyiii/fpgachina26-amd/blob/master/tracks/open-topic/GUIDE.md.

[12] 项目组. 光鉴 FPGA 功能仿真波形与原始证据[CP/OL]. Selfree, 2026-11-01. 固定提交 91c0f25e21。固定提交目录

[13] 项目组. 0109 布线资源、时序与接口约束审计[CP/OL]. Selfree, 2026-10-30. 固定提交 91c0f25e21。固定提交目录

附录 A 版本与结果来源

板端 0107、0108、0109 分别于 2026 年 10 月 26、28、30 日归档，PC 独立 v1.8 于 31 日归档，算法组合为 f09eb5885e1d。当前工程源 0711fa1793、bit SHA256 前缀 8453005767、PC 执行源 b00cda07ff 仅用于定位，完整散列及 16 个程序绑定见文献[7]的 CURRENT_STATUS.json、SOURCE_INDEX.json 和 MANIFEST.json，定稿事实见[10]。表内组 ID 省略共同前缀 sample。

表 A-1 结果组代号与原生 ROI

代号与用途	组 ID 及原生 ROI x/y/w/h
G1 当前真实闭环	004_g1793427252714918100 [544,128,864,864]
G2 004 同输入 B1 对照	004_A_v1_20261026_182329_f92570 [576,160,832,864]
G3 003 终版展示	003_A_v1_20261027_175425_a05009 [576,160,832,864]
G4 004 终版展示/低分	004_A_v1_20261028_220937_87f02b [576,128,864,864]
G5 005 终版展示	005_A_v1_20261028_015004_fa1bef [576,160,864,864]
G6 004 长弱段	004_g1793320787356567100 [576,160,864,864]
G7 便携复算/方向对照	004_g1793337600415116700 [576,160,864,864]
G_8 300/800 压力边界	004_A_v1_20261028_005543_afc86f [576,160,864,864]
G9 006 制作前	006_g1793521735134679200 [544,160,864,864]
G10 006 制作后	006_g1793522156640254500 [576,128,832,864]
G11 界面结果存档组	004_g1793416865712919600 [608,96,832,864]

G11 为 v1.7-candidate 历史归档，backend 为 offload0109_archive，可在后续界面加载；G1 为另一当前性能组。定位预览不作为 G11 坐标。

附录 B 单组复算步骤

从文献[10]取得完整固定写作包，以该包根为当前目录。包内保持只读，使用兼容 Python 3.11；虚拟环境与输出均放在包外尚不存在的新目录。replay/中的 G7 为旧 0108 真实 8 帧案例，与当前 G1 及 006 上板组分开记录。

```
python -B verify_package.py
if ($LASTEXITCODE -ne 0) { throw 'Package verification failed' }
python -m venv ../guangjian_replay_env
$py = (Resolve-Path ../guangjian_replay_env/Scripts/python.exe).Path
& $py -m pip install -r replay/replay_requirements.txt
if ($LASTEXITCODE -ne 0) { throw 'Dependency setup failed' }
& $py -B replay/replay_case.py --out ../replay_new
```

包校验预期输出 PASS_TJ_FINAL_HANDOFF_PACKAGE，复算预期输出 PASS_RELOCATABLE_FROZEN_REPLAY。检查 REPLAY_VERIFICATION.json 中的 H2、valid、MaxAbs、R32 和 10 项最终数组零差异，以及完整复检与评分一致。原输入及其身份不改写，完整 8 原片、基础融合与冻结结果仍保留在该包 replay/中。

工程脚本参数示例

以下示例从文献[7]所定位的 0109 源码目录执行，前提为 2.5.2 的基础快照、IP、SDK 和路径已解决。各输出目录须尚不存在；示例不表示完整异机部署已验证。

```
$b = 'C:/new0109'
$a = 'C:/audit0109'
$f = 'C:/bit0109'
python -B build_candidate.py --out $b
python -B audit_candidate.py --checkpoint $b/build/routed.dcp --out $a
python -B finish_engineering_candidate.py --build $b --audit $a --out $f
```

位流阶段应取得 BIT_BUILD_RECEIPT.json 与 QUALIFICATION.json，再按实际安装入口核对既有目录与 SDK。install_candidate.py 建立 0109 独立入口；v1.8 的 install_entry.py 另核资格、备份与 E 盘软件目录。完整 GUI 移机与从零工程重建仍需单独核查，不由这些命令示例替代。

附录 C 图表与原始证据索引

本文使用以下可取得的固定根目录，各代号只在本附录缩写。W 为文献[10]写作包，U 为文献[7]增量包，S 为文献[12]仿真目录，I 为文献[13]实现审计目录。R 为本轮实物及界面组身份核对记录。

表 C-1 固定入口与原始资料索引

入口	根内位置与用途
W 硬件原件[5,6]	references/hardware/：documents/为原件，file_index_original.json 记录 SHA，start_here_original.md 说明版本对应。
W 写作包[10]	CURRENT_FACTS.md、CURRENT_STATUS.json、SOURCE_INDEX.json、MANIFEST.json；定稿事实与完整清单
W 实验与复算	video/detailed/（正式消融）；sample006/（结果/人工结论）；replay/（完整 G7 输入与算法）
W AI/Skill	ai_records/（公开原始节选）；skill_reference/（README、工具及示例）
U 增量包[7]	SOURCE_INDEX.json、snapshots/、assets/；工程、程序绑定、上板和性能来源
S 仿真[12]	report/（2 幅原始波形）；evidence/（VCD、输入、测试台、日志及模块快照）
I 实现审计[13]	reports/utilization.rpt、timing.rpt、check_timing.rpt 及 clocks.rpt
R 本轮核对记录	REVIEW.md、CLAIM_CHECKS.json、evidence/UI_IDENTITY.json；电缆/方位及 G11 身份

W、U、S、I 均按引用中的完整提交号取得；先保留各包原清单，再按其根目录解释相对路径。实物照片与操作截图由团队提供，报告中仅作原生裁切、等比排版和可编辑标签叠加，未重绘原始像素。

R 固定入口：YMW 报告核对目录（8e57494b9b）

F 图源入口：006 低/高/八帧 B1 及来源核对（53c9c88b21）

C.1 最终数组字段

10 项最终数组的字段为 original、guide6_20、without_sleeve、candidate、side_addition、side_envelope、isolated6、isolated_low、terminal_extension 及 ordinary；其含义依次对应基线、结构参考及各受控补充分支等，完整定义由冻结源码和 FROZEN_API 核验记录共同定位。数组差异、完整复检和分数分别保存。

附录 D 参数探索与边界案例

D.1 压力曝光与提示边界

在 300/800 行压力组 G_8 中，55%原片准入未提示一处目标弱段，历史 50%配置能提示该处。该记录与推荐 400/800 操作分开，用于保留门槛取舍的边界；低分提示不能直接等同于背景。原图和旧 0108 单次计时、恢复尝试保留在固定工程归档[7,9]。

D.2 参数探索与开发观察

本表记录开发阶段比较的配置数和近似路径采样站数。9006 及 429 均为配置数量，实体开发工件仍为 003、004、005 共 3 块；路径站数用于观察局部响应变化。各行来自各自输入，保留原始比较范围。

表 D-1 参数探索规模与开发观察

阶段	比较规模（配置数/采样站数）	观察与选择依据
阈值/结构保护	三阶段 9006 配置比较	比较结构、端部及侧向代价，配置数非样本数
新姿态稳定性	五轮 429 配置评估，含重复	比较强种子与原片/几何约束
辅助路径支持	旧姿态 140→159/268；新姿态 42→57/268	开发路径采样代理，非召回率
原片支持	60%、55%、50%受控对照	选择 55%工程折中，保留压力边界
端点线形	30/28/25 预检；30 对 28 的 25 组回测	采用最小有效放宽并冻结

附录 E 大模型协作原始节选与验证

本附录保留 2 段公开协作节选，日志 model 字段均为 gpt-6.1-sol，时间为北京时间。原文与逐条 SHA 见 W/ai_records/；节选中的建议按当时状态解释，最终参数与性能以冻结代码及验证结果为准。

E.1 6/20 结构保护的讨论

2026-10-29 09:01:35，开发者原始提问：

我允许为了弱段识别更好,主干侧面有一定的膨胀,我觉得膨胀不超过 6/20 的就可以(是不是意味着可以拿 6/20 做保护套)

09:03:13，模型公开回答节选：“旧 8/20 作为保留的下限；”“主干侧面允许适度增厚，但限制在 6/20 范围内；”

后续取舍与验证：早期讨论允许在 6/20 参考内适度增厚，终版则以回测确定侧向额外半径为 0，保留原 8/20、两级独立补充和端部约束。固定 6/20 参考不是全部输出的下限，当前处理顺序及同输入效果见 2.3.3、3.3.4。原始建议与最终取值分别留存，不能将早期回答直接当成 f09 实现。

E.2 PL 整体更慢后的性能判断

2026-10-31 10:00:25，开发者原始提问：

当前含工程核验的 PL 路径整体更慢，不能宣称整机加速.你觉得这个我们需要做到 pl 协作比 pc 快吗,这个是 FPGA 我们这个比赛本来就该达到的理想效果,还是说我们这个系统注定比较难与 pc 持平甚至超过

10:04:19，模型公开回答节选：“但这需要优化整个协作流程，继续增加 PL 里的算子并不一定有效。”并纠正先前范围：“我前面说“可以收尾”，指这轮测量和归档完成；速度优化本身还没有达到理想状态。”

后续选择先保持 bit 与冻结算法不变，优化主机重复计算和证据交接，再核对同输入最终数组、复检与图像。3 组软件区间下降 15.35%至 17.05%，并保留旧完整 PL 路径更慢的结果；未据此声称新版整机超过 PC。由此提炼出 2.4.2 的计时范围、嵌套和真实完成规则。它们是已验证区间内的经验，不是通用硬件加速保证。

E.3 原始附件与使用索引

W/ai_records/保存 01_structure_protection.txt、02_performance_scope.txt 及同名 jsonl。SOURCE.json 说明角色、时间和日志字段来源；工具位于 W/skill_reference/。两个目录均以文献[10]固定写作包为根。

E.4 可复用计时 Skill

W/skill_reference/中的 host_timing.py、example.py 与 README 仅依赖 Python 标准库。Ledger.span 或 wrap 记录墙钟区间、异常与计数，父子区间按包含关系保存，未测字段记 null；异步设备等待真实完成，多线程分别建 Ledger 后按任务 ID 汇总。工具不自动获知 DMA 或 FPGA 完成时刻。

```
python -B skill_reference/example.py --out ../timing_example.json
```

独立示例散列固定内存数据，输出 EXAMPLE_ONLY_NOT_HARDWARE，用于检查记录格式；项目实测值另与真实任务日志对应。该工具可供其他 Python 主机任务复用，属于普通 Skill，不涉及 PYNQ Overlay。