

제 14강. 4.4 단순한 구현, 4.6 파이프라이닝 개요

4.4 단순한 구현

ALU 제어

ALU 제어선	기능
0000	AND
0001	OR
0010	add
0110	subtract
0111	set on less than
1100	NOR

그림 4.12 ALU 제어 비트들은 ALUOp 제어 비트와 R형식 명령어의 funct 필드 값에 의해 결정됨.


opcode	ALUOp	Operation	funct	ALU function	ALU control
lw	00	load word	xxxxxx	add	0010
sw	00	store word	xxxxxx	add	0010
beq	01	branch equal	xxxxxx	subtract	0110
R-type	10	add	100000	add	0010
		subtract	100010	subtract	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		set-on-less-than	101010	set-on-less-than	0111

첫번째 열에 나열된 opcode가 ALUOp 비트값을 결정.


ALUOp는 연산에 의해 만들어짐

└ 보충

주 제어 유닛의 설계




load/store , branch의 경우는 16비트를 sign-extend로 하고 연산




데이터패스의 동작

R형식 명령어





1. 명령어를 인출하고 PC(Program Counter)를 증가시킨다.
2. 레지스터 파일에서 두 레지스터 \$t2, \$t3를 읽는다. 동시에 주 제어 유닛은 제어선의 값들을 결정
3. ALU는 레지스터 파일에서 읽어 들인 값들에 대해 연산을 하는데 기능 코드를 사용하여 ALU 제어 신호를 만들
4. ALU의 결과값을 레지스터 파일에 쓰되 명령어의 비트 15:11을 이용하여 목적지 레지스터(\$t1)을 선택

R 형식 명령어의 Data 및 Control 흐름





적재 명령어






하드웨어는 모든 게 병렬적으로 실행 됨

Branch-on-Equal 명령어



zero, branch 가 1이 됨

Implementing Jumps




- word address(직접 주소)를 사용한 점프
- concatenation(이어붙이기) 방식으로 PC(Program Counter)를 업데이트
 - 26-bit의 address
 - 위에 left shift를 두 번하여 *4의 결과(28-bit)
 - 현재 PC(Program Counter)의 상위 4비트 뒤에 위를 합쳐서("old PC" & "address*4"), 총 32-bit.
- opcode로부터 해석된(decode) 추가적인 control 신호(signal)이 필요하다.

단일 사이클 구현은 오늘날 왜 사용되지 않는가?

- '자주 생기는 일을 빠르게'라는 1장의 핵심 설계 원칙을 위반
- 파이프라이닝은 단일 사이클 데이터패스와 매우 유사한 데이터패스를 사용하지만, 처리율이 훨씬 크기 때문에 매우 효율적 & 여러 개의 명령어를 동시에 실행하여 효율을 높임

4.6 파이프라이닝 개요





- pipeline된 빨래 : 겹치는 실행
 - 병렬처리(Parallelism)은 성능을 향상시켜 줌.
- 4번의 연속된 작업
 - 속도향상 = $8 / 3.5 = 2.3$ 배의 성능 향상
- 계속
 - 속도향상 = $2n / 0.5n + 1.5 \approx 4$

MIPS Pipeline의 5단계

1. IF (Instruction Fetch) : 메모리로부터 명령어를 가져옴
2. ID (Instruction Decode & register read) : 명령어 해독 & 레지스터 읽기
3. EX (EXcute operation) : 연산 수행 혹은 주소 계산
4. MEM (access MEMory operand) : 데이터 메모리의 피연산자에 접근
5. WB (Write result Back to register) : 결과값을 레지스터에 쓴다.

Instruction	Instr fetch	register read	ALU operation	memory access	register write	총 시간
lw	200ps	100ps	200ps	200ps	100ps	800ps
sw	200ps	100ps	200ps	200ps		700ps
R-Format	200ps	100ps	200ps		100ps	600ps
beq	200ps	100ps	200ps			500ps



$$\text{명령어 사이의 시간}_{\text{파이프라인}} = \frac{\text{명령어 사이의 시간}_{\text{파이프라인되지 않음}}}{\text{파이프 단계 수}}$$

딱 떨어지지 않는 이유가 단계들의 시간이 늘 동일하지 않고
파이프라이닝은 어느 정도의 오버헤드를 발생시킨다.

파이프라이닝은 개별 명령어의 실행 시간을 줄이지는 못하지만 대신 명령어 처리량을 증대 시킴으로써 성능을 향상시킴

파이프라이닝을 위한 명령어 집합 설계

1. 모든 MIPS 명령어는 같은 길이를 가짐
 - a. 첫 번째 파이프라인 단계에서 명령어를 가져오고 그 명령어들을 두 번째 단계에서 해독하는 것을 훨씬 쉽게 해줌
2. MIPS는 몇 가지 안 되는 명령어 형식을 가지고 있음
 - a. 모든 명령어에서 근원지 레지스터 필드는 같은 위치에 있음 : 이 같은 대칭성은 하드웨어가 어떤 종류의 명령어가 인출되었는지를 결정하는 동안 레지스터 파일 읽기를 동시에 할 수 있는 것을 의미
3. MIPS는 메모리 피연산자가 적재와 저장 명령어에서만 나타남
4. MIPS 피연산자는 메모리에 정렬되어 있어야 함
 - a. 한 데이터 전송 명령어 때문에 메모리 접근을 2번 하는 경우는 없음
 - b. 프로세서와 메모리 사이의 데이터 전송은 항상 파이프라인 단계 하나에서 처리됨