## ESTRUCTURA DE COMPUTADORES

Departamento de Arquitectura de Computadores



## Relación de Problemas del Tema 1: Análisis del rendimiento de un computador.



1. Queremos analizar el rendimiento de un computador de 100 MHz, que tiene instrucciones simples, normales y complejas, cada una con un CPI distinto según se muestra en la tabla. Para ello, se utiliza un programa compilado en dos compiladores distintos que generan códigos objeto con diferente número y tipo de instrucciones, (ver tabla). ¿ Qué versión compilada del programa produce un mayor rendimiento atendiendo a los MIPS? ¿Y atendiendo al tiempo de CPU?

Tipo de instrucción	CPI	Millones de instrucciones		
		Compilador 1	Compilador 2	
Simple	1	5	10	
Normal	2	1	1	
Compleja	3	1	1	

Mips1=70 TCPU1=0,1s B Mips2=80 TCPU2=0,15s

- 2. Un computador ejecuta un programa en 100 segundos, siendo las operaciones de multiplicación responsables del 80 % de ese tiempo. ¿ Cuánto habría que mejorar la velocidad de la multiplicación si se desea que el programa se ejecute 5 veces más rápido?
- 3. Considerar dos computadores, P1 y P2, con idéntico repertorio de instrucciones (A, B, MIPS1=20 C, D). P1 funciona a 50 MHz y con CPIs 1, 2, 3 y 4 para A, B, C y D, respectivamente. P2, por el contrario, funciona a 75 MHz. pero con CPIs respectivos de 3, 5, 5 y 7. Si ejecutamos en ambos un mismo programa compuesto por igual número de instrucciones de cada tipo, ¿Cuál de ellos mostrará un mayor rendimiento en MIPS?

- 4. Un programa que dedica la mitad de su tiempo a cálculos en punto flotante se ejecuta sobre un computador en 10 segundos. Si cambiamos su FPU por otra 5 veces más rápida, ¿Qué ganancia en velocidad experimentará el programa? 1,6 periodico
- 5. Dos programadores compiten para ver quién implementa mejor un determinado algoritmo. Utilizan para ello el ensamblador de un computador cuyas instrucciones son todas del tipo A, B ó C. Cada instrucción realiza una etapa de búsqueda de instrucción (representada por M1) y, opcionalmente, etapas de búsqueda de operandos (representadas por M2), siendo el número total de ciclos de cada tipo de instrucción el que se indica en la tabla anexa. Téngase en cuenta que la etapa M1 consume 4+k ciclos del procesador, mientras que la etapa M2 consume 3+k ciclos, siendo k el número de ciclos que el procesador espera hasta que le llega el dato procedente de la memoria.

Con esta información, cada programador elige codificar el algoritmo utilizando distintos porcentajes de cada tipo de instrucción disponible, según se indica también en la tabla anexa. Indicar qué programador ha sido más eficiente y si influye en ello el tiempo de respuesta de la memoria.

Tipo de instrucción	Ciclos máquina	Programador 1	Programador 2
A	M1 + 2*M2	45 %	10%
В	M1	40 %	80 %
С	M1 + 3*M2	15 %	10 %
Número de instrucciones		1000	1500

- 6. Queremos reducir el tiempo de ejecución de un programa en un computador incorporándole una memoria caché para almacenar instrucciones. Cuando el procesador encuentra una instrucción en la caché, ésta se ejecuta 10 veces más rápido que cuando debe acceder a memoria principal. Indicar el porcentaje mínimo de tiempo de programa que debería corresponder a instrucciones que se encontran en caché, para conseguir ejecutar el programa en menos de la mitad de tiempo.
- 7. A partir de una misma arquitectura base, se ha realizado la implementación de dos procesadores multiciclo que denominaremos a partir de ahora Ejido y Teatinos.

Cada procesador tiene su propio conjunto de instrucciones, y además **Teatinos** usa una tecnología más actual, lo que hace que su frecuencia de funcionamiento sea 2 veces la de **Ejido**.

Para comparar el rendimiento de ambas máquinas, se ha tomado como <u>benchmark</u> un programa en C que se compila para ambos procesadores, dando el mismo número de instrucciones pero un tiempo de ejecución diferente: 8.6 milisegundos en Ejido y 4.1 milisegundos en Teatinos. Calcular la relación entre el CPI de ambas ejecuciones para el benchmark considerado. 1,04

S=4,1/3,8 Sm=5/3 Fm?=0,18 Un grupo de estudiantes aventajados de la UMA cree que las prestaciones de Teatinos pueden dar mucho más de sí de lo que esos números indican, y deciden reimplementar su instrucción MOV, consiguiendo reducir de 5 a 3 el número de ciclos de CPU necesarios para su ejecución. A continuación ejecutan el benchmark de nuevo, consumiendo éste tan sólo 3.8 milisegundos. ¿ Se puede conocer el porcentaje del tiempo de ejecución que se ha dedicado a la ejecución de la instrucción MOV ? ¿ Y el porcentaje de instrucciones MOV que tiene el benchmark utilizado durante la evaluación? No frec, no %

8. Se desea mejorar el rendimiento de un PC. Para ello tenemos dos opciones:

S1=1,52 S2=1,25

- Ampliar la memoria RAM, con lo que se consigue un factor de mejora de 1.75 en el 80 % del tiempo de ejecución de los programas.
- Introducir un disco duro mayor, con lo que se reduce en una tercera parte el 60 % del tiempo de ejecución de los programas.

A igualdad de precio, ¿ Cuál de las dos mejoras aconsejarías ?

9. Considérese que para determinada arquitectura de un repertorio de instrucciones se realizan diversas implementaciones.

La primera obedece a una organización multiciclo que opera a una frecuencia de 17.5 MHz., obteniéndose para determinado programa de prueba un CPI de 3 y un tiempo de ejecucion de 150 ms.

La segunda reduce el ciclo de reloj hasta los 35 ns, lo que lleva al programa de prueba a ejecutarse en tan sólo 100 ms.

Con estas premisas, contestar a las siguientes preguntas:

- Calcular el CPI en la segunda implementación para el programa de prueba.
- Marcar la sentencia correcta de entre las cuatro siguientes:
  - a) La segunda implementación es más rápida que la primera y por lo tanto, obligatoriamente, su CPI debe ser menor.
  - b) La segunda realización es más rápida que la primera y por lo tanto su CPI debe ser mayor.
  - c) La primera realización es la de mayor rendimiento.
  - d) Las afirmaciones anteriores son falsas.
- 10. La propaganda de una empresa informática nos indica que su procesador PTT es capaz de conseguir 48.5 SPEC CFP2006.
  - a) ¿Qué nos quiere indicar el fabricante con ese parámetro?.
  - b) ¿Es ese parámetro más indicativo del rendimiento del procesador que si nos suministraran medidas acerca de los MIPS? ¿y de los MFLOPS? Justifica las respuestas.
  - c) Supongamos que conocemos que éste nuevo PTT es 1.25 veces más rápido que el procesador KK-II para un determinado conjunto de programas de prueba. Dicha ganancia se debe en un 45 % a un programa de "Simulación de Turbulencias", que tarda 20 segundos al ser ejecutado sobre el PTT. ¿Cuánto tardaría este programa en ejecutarse sobre el procesador KK-II?.
- 11. MeEscapé, una empresa dedicada al software de Internet, usa, para sus operaciones matemáticas, rutinas compradas a otra compañía. Estas funciones suponen el 10 % del tiempo de ejecución del código, y son el doble de rápidas de las que inicialmente usaban.
  - Por una política de ahorro, se decide cambiar a las funciones que ofrece una nueva empresa, que aunque son algo más lentas, también son más baratas. Esta decisión se debe a que se ha observado que haciendo un cambio en la estructura de los programas, se consigue que, aunque las nuevas llamadas aceleren un 25 % menos que las que iban el doble de rápidas, el código, de forma global, siga comportándose de igual modo a como lo hacía antes en cuanto a velocidad de ejecución.
    - a) ¿ Cuál ha sido ese cambio? ¿ En qué se basa ese comportamiento, en principio extraño, del programa? Justifíquese la respuesta.
    - b) Cuantificar el cambio necesario en el programa, como mínimo, para que se puedan usar las nuevas funciones.
- 12. Sea el siguiente código MIPS, que a partir de ahora referenciaremos como mi\_prog:

Suponiendo un MIPS no segmentado multiciclo donde todas las instrucciones tardan 5 ciclos, determinar la aceleración que experimentará mi\_prog cuando se mejora la unidad de multiplicación de tal forma que la instrucción muli gaste 3 ciclos en lugar de 5. Utilizar la ley de Amdahl. Calcular el CPI de mi\_prog después de la optimización.

- 13. Un algoritmo ejecutado en el nuevo procesador *Middla* tarda 35 seg. A ese procesador se le incluye una FPU, lo que hace que el algoritmo tarde ahora 10 segundos menos. También se sabe que el código emplea el 40 % de su tiempo de ejecución en operaciones en punto flotante. Si estas operaciones tardan ahora en ejecutarse 2 ciclos menos que antes, ¿es posible calcular el número de ciclos empleado en ese tipo de operaciones antes de la inclusión de la FPU?
- 14. Al procesador Gamma se le ha sustituido su ALU por una más eficiente, y ésto hace que se reduzca en un 50 % el tiempo de ejecución de un determinado programa de prueba compuesto por 500 instrucciones. Sabemos también que en dicho benchmark la ALU se usa en 3 de cada 5 instrucciones, y que todas las instrucciones tienen la misma latencia en el procesador que no incluía esta ALU mejorada.
  - a) Cuantificar la mejora que debe hacerse en la ALU para producir el anterior resultado. Para ello, indicar el porcentaje de mejora de la ALU.
  - b) ¿Cambiaría el resultado si en el procesador original unas instrucciones tardaran más que otras en ejecutarse?. Justifica la respuesta.
  - c) Si sabemos que el tiempo de ejecución antes de la mejora es de 260 nanosegundos, ¿cuál es el rendimiento en MIPS del procesador mejorado? (en caso de que falte algún parámetro, dejadlo indicado).