

### Flip-Flop Timing Parameters

$t_s$  - setup time  
 $t_h$  - hold time  
 $t_w$  - clock pulse width  
 $t_{pd}$  - propagation delay  
 $t_{PHL}$  High-to-Low  
 $t_{PLH}$  Low-to-High  
 $t_{pd, max}(t_{PHL}, t_{PLH})$   
 $t_p$  - clock period 两上升/下降沿间隔  
 $t_{pd, comb}$

### Descriptors

#### D Flip-Flop

Equation:  $Q(t+1) = D$

Table	D	Q(t)	Operation
0	0	reset	
1	1	set	

#### T Flip-flop

Equation:  $Q(t+1) = T \oplus Q$

Table	T	Q(t)	Op
0	0	Q(t)	No change
1	1	$\bar{Q}(t)$	Complement

#### S-R Flip-Flop

Equation:  $Q(t+1) = S + \bar{R}Q$ ,  $S \cdot R = 0$

Table	S	R	Q(t)	OP
0	0	0	Q(t)	No change
0	1	0	0	Reset
1	0	1	1	Set
1	1	1	?	Undefined

#### J-K Flip-flop

Equation:  $Q(t+1) = J\bar{A} + K\bar{A}$


Table	J	K	Q(t)	OP
0	0	0	Q(t)	No change
0	1	0	0	reset
1	0	1	1	set
1	1	1	$\bar{Q}(t)$	complement

## Chap 7 Registers, Microoperations & Implementations

### 7.1 What is Registers

**Register**: 常被认为存储了一个 binary value 向量。  
**Operating**: 数据存储, 移动, 执行操作

要求: (1) 能多个时间 cycle 存储数据  
 (2) load 操作应该由一个 load 信号控制。



**Load**: 维持数据不变 **Load**: 读取并存储新数据  
**Elementary Operations**: load, count, shift, add, bitwise "OR"

**Register 记号**  
 ① 字母、数字: 表示为 Register  $R2, PC, IR$   
 ② 括号: 表示 Register bit 范围  $PC(7:0)$   
 ③ 箭头: 表明数据转移  $R1 \leftarrow R2$   
 ④ 方括号: 表明 memory 地址  $R0 \leftarrow M[PC]$


### Condition transfer

如果  $(K1=1)$  时, 执行  $(R2 \leftarrow R1)$ . 简写:  $K1: (R2 \leftarrow R1)$

### Microoperations

- ① Transfer: 从一 register 搬运数据到另一个
- ② Arithmetic: perform arithmetic on data
- ③ Logic: 操纵数据或用 bit 级的逻辑操作
- ④ Shift: 左右移数据


**Arithmetic operations**:  $+$ ,  $-$ ,  $*$ ,  $/$   
**Logical operations**:  $\vee$  Logical OR,  $\wedge$  Logical AND,  $\oplus$  Logical Exclusive OR,  $\neg$  Not





### 7.2 Microoperations arithmetic & Logic

### 7.3 Microoperations on a single register

#### Ripple Counter



#### Synchronous Counter



#### Other Counter


Down Counter 向减时

Up-Down Counter 根据 up/down 信号 决定正负时 还是倒计数

Parallel Load Counter 可以读入一特定值后开始计数

BCD Counter 能使计数器在 2 个 clock cycle 后归正常数据。

### Modulo N Counters




### 7.4 Register Cell design


一个 Register Cell 有:

- ① 一 Register
- ② 作为输入的 data input 线  $B$
- ③ 控制 input 的组合逻辑  $(CK, CY)$
- ④ 一组 Register 函数  $CX: A \leftarrow B \vee A$
- ⑤ 保持状态描述  $(0, 0)$

不要使用 计数器 结果作为 clear 的输入  
 Asynchronously clear 又称 suicide counter



### Three State Bus



从 9 计数到 14 的计数器  
 9, 10, 11, 12, 13, 14, 9, 10...

### 5.2 Sequential circuit analysis

State table characteristics


- ① Present State
- ② next-state
- ③ Input
- ④ output

状态图 如果 input/output sequence 均相同 则两状态相同

### FSM 两大分类:

**Moore**: Output 只与 state 有关 **Mealy**: Output 与 state, input 有关

### Circuit and System Level Timing




$$t_p = t_{slack} + (t_{pd, FF} + t_{pd, comb} + t_s)$$

### 5.3 state analysis and state diagrams

为建立序列识别状态图

- ① 画出起始态, 表明从 Reset 后 没有任何序列输入
- ② 添加一个状态表明识别了第一个符号
- ③ 后续状态 依次表明识别后续符号
- ④ 最终状态 代表接收了最终符号。

例: 识别 1101



Moore Model

### 5.4 state assignment


最少 bit 用于分配状态  $n \geq \lceil \log_2 m \rceil$   $2^n$  个无状态 Mealy Model

One-Hot Assignment:  $(Y_3, Y_2, Y_1, Y_0) = 0001, 0010, 0100, 1000$

or  $(Y_3, Y_2, Y_1, Y_0) = 1000, 0100, 0010, 0001$

Gray code

Qm	Qm-1	Next state	Output(z)
00	00	01	0
01	00	11	0
11	10	11	0
10	00	01	1



$$D_1 = Y_1 \bar{X}_2 + X_1 Y_2 \quad D_2 = X \quad Z = \bar{Y}_1 Y_2 X$$

状态数 m D Flip-flop 数  $n \geq \lceil \log_2 m \rceil$

$$D_0 = \bar{A}_0 A_0 + \bar{A}_0 A_0 + \bar{A}_0 A_0 + A_0 A_0 A_0 A_0$$

$$= (\bar{A}_0 + \bar{A}_0 + \bar{A}_0) A_0 + A_0 A_0 A_0 A_0$$

$$= (\bar{A}_0 + \bar{A}_0 + \bar{A}_0) A_0 + (\bar{A}_0 + \bar{A}_0 + \bar{A}_0) A_0$$

$$= (\bar{A}_0 + \bar{A}_0 + \bar{A}_0) \oplus A_0 = (\bar{A}_0 + \bar{A}_0 + \bar{A}_0) \oplus A_0$$


设计思路: (1) 给 input, output 以及状态分配 bit 用于表示

(2) 画出状态图 (3) 根据图画出状态表

(3) 画出 K-map, 化简表达式 (4) 根据表达式画出电路图

### 5.5 State machine implementation

Mealy Model



Moore's Mealy  
 差别就在最上面的 input 输入不存在

### 5.6 Other Flip-Flop Types

J-K 触发器

行为与 S-R 主从触发器, 都有 "is catching" 的问题。

不同的是允许  $J=K=1$ . 此时 Flip-flop 会切换到相反态

JK

T flip-flop

行为与 J-K 的 JK flip-flop 相同。

T=0 状态不变

T=1 状态相反

