

Chap 4 Arithmetic function

4.1 Iterative combinational circuits

Cell - sub-function block

4.2 Binary adders

Half-Adder

X Y C S
+ Y CS
CS S=Sum

X	Y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

most common implementation: NAND only:
 $S = X \oplus Y$
 $C = XY$
 $S = (X \oplus Y)Z$
 $C = XY$

Full-Adder

X Y Z CS
+ Y CS
CS S=Sum


X	Y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$S = X \oplus Y \oplus Z$
 $C = XY + XZ + YZ$
 $S = X \oplus Y \oplus Z$
 $C = XY + (X \oplus Y)Z$
X·Y = carry generate G_{i+1}
X⊕Y = carry propagate

Binary Adders - Ripple-Carry

A (3:0) + B (3:0) = S (3:0)

FA = full adder



该实现法 - 大问题便是随着bit数增加, 从最低位向最高位传播 ripple carry 的时间也越来越长
Long path: A0/B0 到 S3

Binary Adders - Carry Lookahead

当 A, B 都为 1 时, 不管是否有来自上一位的进位, 必然会向下一位产生进位。

Generate, 指由 A, B 产生的进位。propagate, 指由上位进位与 AB 进行计算产生的进位

$P_i = A_i \oplus B_i$ $G_i = A_i B_i \Rightarrow S_i = P_i \oplus C_i$ $C_{i+1} = G_i + P_i C_i$

I. $C_1 = C_0 + P_0 C_0$

II. $C_2 = G_1 + P_1 G_0 + P_1 P_0 C_0$

$C_{i+1} = G_i + P_i C_i$

Example: 16-bit CLA

Delay: NOT=1 XOR=Isoland AND=2+1

AND-OR=2

AND-OR=2

4.3 Binary adder-subtractors

Subtraction - Unsigned subtraction M-N

if no end borrow occurs: then $M \geq N$

if an end borrow occurs: then $N > M$. $1^n - (M-N) = -(N-M)$

a minus sign is appended to the result.

Numerical Coding

相减是通过加 减数补实现的。

例: $N = 01110011_2$ 的 1's complement 为 $1^n - N = 11110011_2$ 因为 $1-1=0$ $1-0=1$, 所以 1's complement 是用按位 not 做到的 (bitwise not)

Binary 2's Complement

$2^n - 1 + X$ $X < 0$ 是 1's complement 的结果加 1. (也是取反加 1 的来源)

另一种 2's complement 的实现法:

步骤 1: copy 底位的 0 和最低位的 1

步骤 2: 对左边每位取反

Signed Integers

$S a_{n-2} \dots a_2 a_1 a_0$

↑
0 为正 1 为负


Number	Sign-Mag.	1's Comp.	2's Comp.
+3	011	011	011
+2	010	010	010
+1	001	001	001
+0	000	000	000
-0	100	111	000
-1	101	110	111
-2	110	101	110
-3	111	100	101
-4	100	111	100

Adder - Subtractor (with 2's Complement)

$$\begin{array}{r} 01010100 \\ - 01000011 \\ \hline 00010001 \end{array} \xrightarrow{2's \text{ comp}} \begin{array}{r} 10101000 \\ + 01010100 \\ \hline 00010001 \end{array} \xrightarrow{2's \text{ comp}} \begin{array}{r} 01000011 \\ + 01010100 \\ \hline 11010111 \end{array}$$

1 carry 表明无需对结果修正

0 carry 表明需要对结果修正



S=1 时就是减。
2's implement 是通过 XORs 与 $C_0=1$ 实现
S=0 时就是加
B 原样不动通过
Overflow 检测: $V = C_n \oplus C_{n-1}$

4.4 Other arithmetic function


压缩 (contraction): 将已有电路简化成一个简单电路。

Incrementing

Decrementing

Zero fill

Extension



4.5 Arithmetic Logic Unit (ALU)

ALU 三部分: ① an arithmetic circuit ② A logic circuit ③ selector

n bit 并行加法器
选择四种不同的 input
B, B-bar, 1, 0

AND
OR
XOR
NOT
选择是算术运算结果
还是逻辑运算结果


Chap 5 Storage Elements and Sequential Circuit Analysis

Next state function: Next State = f(Inputs, State)

Output function (Mealy): Outputs = g(Inputs, State)

Output function (Moore): Outputs = h(State)

Types of Sequential Circuits: Synchronous, Asynchronous



5.1 Storage element

Latch

满足下列条件: ① 可长久保存一给定状态 ② 状态为 0, 1 其中一种 ③ 在特定状态下可随时间改变

S-R Latch

S=0, R=0 is forbidden
R=1 S=0 将设置 Q 为 1
R=0 S=1 将设置 Q 为 0
R=1 S=1 将保持状态

Clocked Latch

D-Latch
Q D (LTH)
0 0 0
0 1 1
1 0 0
1 1 1
No change
Set Q
Clear Q
No change

The Latch Timing Problem

如图: clock

只要时钟一直为高, Y 就会一直震荡!

解决法为不要组成一个 storage 部件内

从 0 到 1 的闭环

方案 2: Edge-Triggered D Flip-Flop

方案 1: S-R 主从 Flip-Flop
input 在 C=1 时被第 1 个 latch 观察到
output 则在 C=0 时改变。
那么 1 会传给 latch
那么 0 会传给 latch
R 紧跟着 S 而变

"1s catching" 问题
如果 S 先高后低 R 一直为 0
那么 1 会传给 latch
那么 0 会传给 latch
R 紧跟着 S 而变

Negative-edge triggered flip-flop (上述沿触发时钟信息起始终一个负沿触发)