

Quiz #4

학번:20191583

이름:김태곤

1. SSD의 구조 및 구동과정을 조사한 뒤 정리하시오.

SSD(Solid State Drive)란 반도체를 이용하여 정보를 저장하는 장치이다. PC는 여러 장치로 구성되어 있는데 이 중 핵심적인 역할은 크게 CPU, RAM, 하드디스크 3가지로 구성된다. 여기서 하드디스크는 보조기억장치로, platter라고 하는 데이터가 저장되는 원판의 물리적인 회전으로 데이터를 읽거나 저장한다. 이러한 방식은 미세회로 사이 전자의 움직임으로 데이터를 처리하는 반도체에 비해 속도가 매우 느린 단점이 있다. 이러한 단점을 극복하고자 만들어진 것이 SSD이다.

Architecture of a solid-state drive




그림 1 SSD의 구조

SSD는 크게 컨트롤러와 (NAND)플래시메모리로 구성된다. 먼저 사용자 요청은 Host Interface를 통해 SSD에 전달된다. 프로세서는 FTL을 포함한 펌웨어를 수행하고, 호스트로부터 들어온 데이터 및 호스트로 보낼 데이터는 버퍼로부터 저장된다. 플래시 컨트롤러는 NAND 플래시 메모리를 제어하는 역할을 수행한다. 호스트와 인터페이스를 위한 호스트 컨트롤러는 상위 파일 시스템에서 보낸 요청들을 SSD로 전달하거나 SSD에서 호스트로 데이터를 전달하는 역할을 하며, 컨트롤러는 SSD 내부 소프트웨어가 보낸 요청의 정보를 받아 NAND플래시 메모리에 여러 연산을 직접 수행한다.




그림 2 플래시 메모리의 구조

NAND 플래시 메모리는 플래시 컨트롤러에 직접 연결된 버스를 통해 공유되어 있다. 이 버스는 채널이라 불린다. NAND 플래시 메모리는 여러 연산이 가능한 웨이로 나뉘게 되고, 이 웨이들은 다시 페이지 크기의 레지스터를 갖고 있는 플레인으로 나뉜다. 하나의 플레인은 수많은 블록으로 나누어지고 이 블록들은 많은 수의 페이지로 나누어진다.

이러한 구조와 연산의 처리 과정을 통해 SSD는 요청 정보를 받아 빠른 속도로 읽기/쓰기/삭제 연산이 가능하게 된다.

2. RAM의 구조 및 구동과정을 조사한 뒤 정리하시오.

RAM(Random Access Memory)이란 컴퓨터가 빠른 액세스를 하기 위해 데이터를 단기간 저장하는 구성요소를 말한다. 컴퓨터를 구성하는 핵심 역할 중 하나로 컴퓨터가 실행되는 동안 CPU의 연산 및 모든 동작이 이 기억장치에 저장된다. 많은 작업이 메모리에 의존하기 때문에 RAM의 용량은 시스템의 성능 속도에 중요한 역할을 한다.

랜덤 접근 기억장치는 크게 RAM과 ROM으로 분류할 수 있다. RAM은 휘발성인 반면 ROM은 비휘발성이다. RAM은 기억 방식에 따라 DRAM과 SRAM으로 세분화할 수 있다. DRAM은 capacitor에 전하를 충전하는 방식으로 데이터를 저장하고, SRAM은 플립플롭 방식의 기억소자를 이용하여 저장한다. DRAM은 전력소비가 적고, 많은 정보 저장이 값이 싸다는 장점이 있고, SRAM은 DRAM보다 빠른 접근이 가능하다는 장점이 있다.




그림 3 DRAM의 구조




그림 4 SRAM의 구조

DRAM은 한 개의 Transistor와 한 개의 Capacitor로 구성되어 있다. DRAM에서 데이터를 읽고 쓰는 방식은 다음과 같다.

데이터를 쓰기 위해서 Word Line(WL)에 high신호를 전달하여 트랜지스터 cell을 On상태로 만든다. 이후 Bit Line(BL)에 V_{DD} (1) 또는 0을 전달한다. 이때 데이터가 1이 전달되면 Capacitor는 charge되고, 0이 전달되면 discharge되면서 data가 쓰이게 된다.

데이터를 읽기 위해서는 데이터를 쓰는 과정보다 조금 더 복잡한 과정을 거친다. 먼저 읽고자 하는 DRAM cell의 트랜지스터를 On상태로 만들기 위해 WL에 신호를 전달한다. 이후 BL에는 $V_{DD}/2$ 를 전달한다. 이때 DRAM의 데이터가 1이라면 Capacitor에 있는 전하들이 BL로 이동하면서 $V_{DD}/2$ 는 증가하게 된다. 반대로 0이라면 $V_{DD}/2$ 의 전하들이 Capacitor로 이동하면서 $V_{DD}/2$ 는 감소하게 된다. 이때 발생하는 BL의 전위차를 비교하여 값을 증폭시키고, 해당 data가 1인지 0인지 판단하여 데이터를 읽게 된다.

SRAM은 6개의 Transistor로 구성된 회로이다. SRAM에서 데이터를 쓰기 위해서 먼저 BL을 1 또는 0으로 만든 후 WL에 신호를 주어 M5, M6 트랜지스터가 켜지게 한다. 이때 BL이 1이면 M1이 켜지게 되고, \overline{BL} 로 인해 M4가 켜진다. WL을 끄면 M3과 M4의 Q지점은 M4 트랜지스터가 켜져 있는 상태이기 때문에 High값을 가지게 되며, 반대로 \overline{Q} 는 GND와 연결되어 Low값을 가지게 된다. 이러한 방식으로 Bit 정보를 4개의 트랜지스터에 저장하게 된다.

저장된 데이터를 읽기 위해서는 BL을 pre charge 상태로 만든 후 WL을 키면, 1이 저장되어 있는 곳은 High값을 가지게 되고, 0이 저장되어 있는 곳은 GND에 연결되어 Low값을 가지게 된다. 이러한 방식으로 SRAM은 데이터를 읽게 된다.

SRAM과 DRAM은 이러한 구조상의 차이로 사용처가 달라진다. SRAM의 경우 Flip-Flop으로 구성되어 속도가 빠르지만, 집적도가 낮아 가격이 비싸며 전력 소모도 높은 편이다. 따라서 CPU의 캐쉬 메모리에 주로 사용하게 된다. 반면 DRAM은 Capacitor기반 간단한 구조이기 때문에 집적도가 낮고 용량이 높은 장점이 있어 PC의 주기억장치에 주로 사용하게 된다.

※참고문헌

1. Develicit, "SSD의 구조",
<https://medium.com/@develicit/ssd%EC%9D%98-%EA%B5%AC%EC%A1%B0-99afa6aba098>, (2020.12.22)
2. 삼성소프트웨어멤버십, "SSD의 구조", <https://secmem.tistory.com/446>, (2020.12.22)
3. Inspired by life, "DRAM의 구조", <https://goroom.tistory.com/3>, (2020.12.22)
4. 라온피플(주), "SRAM의 구조",
<https://blog.naver.com/PostView.nhn?blogId=laonple&logNo=220923427487&proxyReferer=https:%2F%2Fwww.google.com%2F>, (2020.12.22)