

컴퓨터공학실험Ⅱ

FPGA의 소개와 이해



Be as proud of Sogang As Sogang is proud of you

SOGANG FPGA라?

FPGA(Field Programmable Gate Array)


- 이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하 기 위해 제작하는 중간 개발 물 형태의 집적 회로(IC)로, 프로그래밍을 할 수 있는 중간 형태의 비메모리 반도체의 한 종류입니다. 일반 반도체는 회로 변경과 프로그래밍이 불가능한 데 반해 프로그래밍이 가능합니다.
- 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있으며, 대부분의 FPGA는 프로그래밍가능 논리 요소 에 간단한 플립플롭 이나, 메모리 블록으로 된 메모리 요소를 포함하고 있습니다.
- 활용 분야
 - 로봇제어(알파고)
 - 우주선, 인공위성 등

(압도적으로 빠른 하드웨어 프로그래밍을 요구로 하는 현장에서 주로 사용합니다.)



SOGANG UNIVERSITY 디지털 회로 설계 과정

▶ 흐름도





실험 과정

Functional Architecture Design Design Entry RTL simulation **Synthesis FPGA Test**

- ◆ Functional Architecture Design 이론 및 스케메틱(schematic)을 통해서 디자인을 설계하는 단계.
- ◆ **Design Entry** HDL(Hardware Description Language)로 설계하는 단계.
- ◆ RTL simulation 이전 과정인 design Entry에서 사용자가 구현한 것을 시뮬레이션으로 검증을 해보는 단계.
- ◆ Synthesis 합성과정은 유저가 구현한 High-Level한 디자인을 FPGA 보드가 이해 할 수 있는 Low Level로 바꿔주는 단계.
- ◆ FPGA Test FPGA 보드를 통해 Test 해보는 단계.




실험 환경



- ◆ 실험장비: FPGA Starter Kit Ⅲ Board
- ◆ S/W: Xilinx Vivado
- Language : Verilog



FPGA 장비 소개






Vivado 설치

https://www.amd.com/en.html 으로 접속합니다.






▶ Vivado 회원 등록





Sogang University Vivado 설치

◆ Vivado 회원 등록





♦ Vivado 회원 등록



Next Step - Activate Your Account


Please check your e-mail for your AMD account activation message.

To activate your account, enter the Access Token from the account activation e-mail message and create a password.

① 이전 페이지에서 입력한 이메일 확인




(3)




Note: If you do not receive a confirmation e-mail within a few minutes please check your junk mail folder and add sender account.help@amd.com to your address book.











▶ Vivado 설치

Vivado Design Suite - HLx Editions - 2017.3 Full Product Installation

Important

We strongly recommend to use the web installers as it reduces download time and saves significant disk space.

Please see Installer Information for details.

Vivado HLx 2017.3: All OS installer Single-File Download (TAR/GZIP -16.23 GB)

MD5 SUM Value: d443f58d703ff691cebc59c2173ae782

Download Includes Vivado Design Suite

HIx Editions (All

Editions)

Download Type Full Product

Installation

Last Updated Oct 9, 2017

Answers 2017.x - Vivado

Known Issues

Documentation 2017.3 - Release

Notes


Enablement License Solution

Center



Sogang University Vivado 설치

♦ Vivado 설치






SOGANG Vivado 설치


▶ Vivado 설치



다운로드 완료된 파일을 압축 해제 후, installer(xsetup.exe)를 시작합니다.










SOGANG Vivado 설치











Sogang University Vivado 설치









▶ Vivado 설치


파일 다운로드 및 설치가 시작됩니다. 수십분의 설치 진행후에 작업이 완료됩니다.





▶ Vivado 설치

정상적으로 설치가 완료되면 아래 와 같은 시작 화면을 보실 수 있습니다.





SOGANG Pin List

♦ Clock

Global Clock

Si	ignal Name	FPGA Pin	1/0	Description
F	PGA_CLK	R4	Input	FPGA Clock Input (100Mhz)

Switch

Reset Switch

Signal Name	FPGA Pin	1/0	Description
FPGA_RSTB	U7	Input	FPGA Logic Reset Pin (Active 'L')

PUSH Switch

Signal Name	FPGA Pin	1/0	Description
PUSH_SW_UP	E21		
PUSH_SW_LEFT	D21	Innut	Hoor Duch Switch [4 0]
PUSH_SW_MID	G21	Input	User Push Switch [40] (Active 'H')
PUSH_SW_RIGHT	G22		(Active H)
PUSH_SW_DOWN	F21		



Switch

DIP Switch

Signal Name	FPGA Pin	1/0	Description
DIP_SW<0>	J4		
DIP_SW<1>	L3		
DIP_SW<2>	K3		
DIP_SW<3>	M2		
DIP_SW<4>	K6	A	
DIP_SW<5>	J6		
DIP_SW<6>	L5		
DIP_SW<7>	L4	Input	User DIP Switch [150]
DIP_SW<8>	Y16	Input	(Active 'H')
DIP_SW<9>	AA16		
DIP_SW<10>	AB16	,	
DIP_SW<11>	AB17		
DIP_SW<12>	AA13		
DIP_SW<13>	AB13		
DIP_SW<14>	AA15		
DIP_SW<15>	AB15		



Display

Discrete LED

Signal Name	FPGA Pin	I/O	Description
LED<0>	F15		
LED<1>	F13		
LED<2>	F14		
LED<3>	F16		
LED<4>	E17		
LED<5>	C14		
LED<6>	C15		
LED<7>	E13	Output	User LED [150]
LED<8>	AA10	Output	(Active 'H')
LED<9>	AA11		
LED<10>	V10		
LED<11>	W10		
LED<12>	Y11		
LED<13>	Y12		
LED<14>	W11		
LED<15>	W12		



SOGANG Pin List

Display

#7-Segment

Signal Name	FPGA Pin	I/O	Description
SEG_A	D20		
SEG_B	C20		
SEG_C	C22		
SEG_D	B22	Output	Segment [70]
SEG_E	B21	Output	(Active 'H')
SEG_F	A21		
SEG_G	E22		
SEG_DP	D22		
DIGIT1	E14		
DIGIT2	E16		
DIGIT3	D16		
DIGIT4	D14	Output	Digit [70]
DIGIT5	AB11		(Active 'H')
DIGIT6	AB12		
DIGIT7	AA9		
DIGIT8	AB10		