

```
C3存储系统
                   MMU
                              · CPU与主存连接:
缓 技术指标、√存储容量
                                             A CS = (RO OWR) · IO/m · AG, AIL
                               功能 10/所 -
         读写速度(存取)
        l传输带宽(Mbps)=
                                   WR -
   层次结构 f Cache-主持
                                 K AIS
                               高住下 A14
  1作过程. ①程序在辅护
                                  A13-A0 -
                                  Dyn Do
         ②程序执行时部份第2至
                                提高访存速度
         ③会接逻辑地址访问.(虚存)
                                 ①增强型 MEM
                       s(cache)
                                         √同步工作:基于时钟,不握手,控制更快.
                                 如多个H热引脚! 实发传输! 一次操作可访问 3个地址连续的数据
                                  SDRAM :
☆SRAM:存储矩阵+译码器+读写电路+按制电路。
   非破坏性读(利用差分放大器)
                                 DDR SDRAM: SCLK上州,下降沿部110 => 9RAM 2倍
   引那组织:
                                         缓冲区预取
  Ex: 韩张度 w, 单元个数: 2".
                                 DDR2: SDRAM 4倍
   >客量: 2n. w=S
 3月即{数据: 単向: 2w (2g 2n= n 根)
                                ②多体致MEM(访问)
                                  (及义:轮流访问, 突发传输 看图. 并发 · · · · ·
    并符: 同时访问(W个)
                               A Cache
                                 CPU-Cache:字单位 Cache-主存:块单位(n个还存字)
  读写时序:看笔记者长
                                 命中享、升均访问时间。Top H+(HH)·Taxx、> 世界含
(读:首先发地址,稳远际(证无效).
写: 首先发也址,然后召和WE
能定W后. 可能处理证明格.
                                              = Tap+ (1-H) Tax.
                               THE Cache
                               射動 磁位 标记 竹号 块边地址
                                                        主存
                                                         块号块内地址
                                            「直接:冲突帝最高. 速度↑,或私人,性能↓(1/7MU×)
DRAM:存储矩阵、译码笳、换写电路、地址做存器时序控制、再生电路。
                                        映射
                                            至: 冲突中 , 起屋 - ,成本 - , 小生能 - 旬行 - )
 肠处震 破坏性读,要刷新,定时再生(读出时写)
                                            块一组一行
  3] 肛组织:
                                                      习看例题.
                                                                    Intmux, 285
                                             (直球)(全)
    数据: (单向)以 ,(双向心
     地址: 草甸榆入: 1955名 > 外列分时传输
                                            n路组相联.
    控制:选通以(配)、读写:1.
                                  婿换∫RAND、FIFO
                                                 > 組数定, 10927
                                     LRU 与 Cache多 LRUG. (不论是否命计数器部更新)
               了 实现性
                                         初全为1,被访问清日,值《被访问则十1,每次为问值最大的
 读写时序:
  ·製写 RAS、再 CAS、垂蓝、弄同时撤销
                                  写 {全写 15%
   写: (RAS) WE - CAS, 数据针CAS, 撤晚证
                                    写回脚 (命中心缺失)
                                      > Cache多-位脏位
 刷新: 原因(电容电荷泄露)
  行刷新 (外式 (先读后刷所有行) (刷新周期) 分散式 (建一半读写,一半刷新) 元规(期)
                                                            713 新中的顶支
                                  虚存: 主要是 MMU> 在CPU中, 实现地址重换后映表
 1周失,自动时最近 是新河重度、均匀分散及新河原则) 主存(ROM+RAM)
                                                  1作: ①虚存-主存地址重改
                                  〈逻辑功让 一个程序
                                                     ①虚存-辅序~,辅存调准分
                                   物理地址一主存
   /结构: 在草龙k康、 轻地比到同(=cPU寻址空间)
                                   (极式(大)(般老在主存中)
                                                     ⇒ 都是 基址 + 稻/反内地 址
                                   反式 (成在主管中) (小)
   用户: 主存单元个数(总容量 《最大容量)
                                                       查表知,
                                   板页式 (要访存2次.
 ★祖台拓展 (注意 SRAM, DRAM E刷)
    位(改PataSIFIT)看例题,
   「字(放地址~)
               松模拟一下
                            小沙殿
   字位.
    (An-Ao, DK- Do 5CS, WE
    2-4详码/新感 RAS, CAS, WE)
```

```
(4指令系统
                                                 广东东西村
 指令格式:操作码+地址码 { 地址 公司 } 如此
                                          中断机构. 1物粉幕
                                                         CU: ID + 时序识路
                                    司人有弱产生 nOPCmd,
                                                              + 7宝别信号电路
  指令字长与机器字长无关【单、类双…)
                                                         2级时月(硬布线:组合逻辑)
                                    在正确时间
                                                         1飯時 1 微程序: 94久主机)
 操作数的存放 石草顺序: Bo B. B. B.
                                   时序倍号形成(组织):
   (端序:大端、小端 水湖
                                       广指令周朝 = 多个机
                                        机器周期 = 多个声的 → 此最复杂多]
MEM \对齐: 不对奇、对齐
                                       -节拍周期 = 多个工作用水中,一个节拍一个MOP
              心特定位置开始
                                 CPU最小时间
    → 迎界对齐:2°位数据,ADDR低价约
                                        早期:机器 - 节拍 - 工作 3 被
                                   单位.
                               力要表PC←PC+1! 现代: 节拍 - 工作 _ 工税.
寻址: 了指令 (2种 ) 靴跃
                                   有时取一台
    取据.(8.9种)
                             稻多数,节加一次!
    》要掌握地址计算方法
                                    时事信号包路「定时
           OPO = Imme.
   无了这即
  REG 寄存。"
          OPD= Ri
                                    定时: S同考:用时钟(CD)主旋), CP=CLk
异步:应答或握手, CP=Ack, 葉一根应答信号线
  MEN 直接 间移、REOT间接 先集EA, OPD=NIEAD. 考片浴.
     墓址、变址. EA= REG'+ A,OPD=MCEA]
    [隐含(无地址码)
                                         联合:两者都用用WMFC看现在用哪种
                                   CISC (Complex): REG-MEM, 多, 复交, 时间长, 引攻多
RISC (Reduced): REG-REG, 少,简单,有大量富存器.
                                     CV组成对比的图 和设计多级 实现方法
☆C5 中央处理器
                                        异常&中断
                PC. IR. ID REGS
   CPU姐成: 看氧论图.
                           指金周期+中断
                                              CPU 外部沿角、
                CU
                                      CPU内部
                            Ex: 张爱、肖
 翻附G用产不可见(PC、IR、MARMOR辖制REG).
  功能:循环执行指令,检测并处理异常分析.
  原理: cU产生控制信号, 数据通路实现探作、
  取指令一分析指令一执行指令.
                                              (不可屏蔽: 曾立即管, 当前周期结束后处理, 色源改厚工表示屏蔽, 原草、核
  原子操作SREG传送
                          Rxout , Ryin
                 MOREM[MAR)] Read WATE
                                         ★处理
                 M[(MAR)] - (MDR) Write WATE
                                          ①保存断点及程序状态
                 Z \leftarrow R_X \circ P Y Rxait \circ P = XX, Zin (\frac{2}{2}Y!)
                                           与用专用寄存器存, 返回的 紅复.
   数据通路.
                                           ⑥美中断(IF=0)⇒处理时不再中断、
       ID不属于DP
    组成 )执行: GPRs, ALV. PSR...
                                          ③识别事中类型并转入处建程序 识别中断要
                                           >将正确处理程序和地址→PC.
   结构《总线:简单分时,仅多周期CPU, GPRs一个读端,又态门
                                            厚向量:其用一个,直持写 一在旅
       「专用:复杂、同时,更多周期均可,有多路MUX,GPRs2个设筑、
                                           「向量:用个中断向量表 LVT写所有入口也址,
  #能写NOP, NOPCond, 看例题·{取: ti-ti}
                                 记得自己写写
                                            先判优(最紧急)→查录→写为PC.
                                End. ALV EXTO
                 专用的也看看
                                            Ex:响应可屏中断条件(分)
   设计
          R专用 J成少MOP
    草周期: 不可复册印件, (自佛结构).
时钟数为最复杂形变的,
    多周期 (可舒用可蒸移
         可复用
```

指全周期时钟数可不同

Cb. 总线 {数据总线 (双向) 「片内(只数才愿) 地址~ (单向) 东北 通信(元地址) 控制~(单句){主:控制 了物理 特性 功何 电气 时间 性能指标 ①总钱 宪度: 數据总线位數 w (绘吟位). ②~带亮:B= W×f→B链路 p (B=80its.)
③负数似人 ③负载能力 操作过程:1.申请及分配阶段(仲裁侧双、原面设备) 2.寻址 (选择从设备,主发送地址各分分) 3.数据传送(读写Data) (抽鎖傷馬) 1中裁(集中式) BR-总统请求 BG-总统允许. ① 链式查询:自动轮询各主设备的传递 ⇒ BS、BR、BG - 直闭下去直到 BS=1. 只用2根倍号钱,优先较看距离(圆定) 与易断链. 最婚 BS · BR=1 ATE (3)计数器定时查询方式: BS=1 结束 与设用设备号总线 (log2n)根. 与延次定时 查询各往设备

众体简时注意: 图半同步定时 习同岁用子传输定BFCLK, 以CLK为Tc为基准, 异学用于控制定时《是石Ready...) TE= TTT *TC

杀绒活构: ∫单后线 (控制简单、性能差 多兰铭 S 双: Ex HOST + 70点核

与用总线桥进行管理(件载、发起、响应…)

总线 60年:

BGi←1,结束.

⇒总线接口电路: 各个设备连入总线的转换电路. 「控制、缓冲 记录状态、 格式转换

③独立请求 今无领询问, 请求线分别连至仲裁器, 仲裁器结果直接。 →隐藏 式奏仲裁(结束阶段份) BBAI=1, 连接空间开始 与公平目动可静优先级 > 效率最高.

定时

① 同发定时方式 与用时钟CLK定时,一次传送为几个周期 与每烟定时长,为最复一多时间 与总线长度 短,设备时间相近用.

公平,之固定忧先疑,按顺序,但不分断链

② 异步定时方式 (Ack) > 通过握矩时, 时长可变. 日传输周期长,一共4个阶段, 每个阶段都要握手

C7 1/0条统(就 与 外设信息交换) 性能 《响应时间 否吐弃 Yo 古CPU日打到

破件/软件

为外级与主机的垂持 与总统 GPA → 1/0 端口. 工作过程: ①主机-接口一总线操作,接口存倍息在REG;

②接口一小设 → 通信操作, 首动实现 (符设备就话)

编址:

①统编址: 轿/1/0共用一个地址空间。

- ⇒不加机器指含数,控制线只有MEM写&读(决)
- ⇒主存室面↓, 地址译码复杂.
- ③独立编址:

奋/加州叶始编.

与多加引加指金,控制线络 MEM/功 写《读、

与不量如何主好、地址评码简单

外设设品别:

L/Ot記 比较 总钱土地业码 与自己REG中唯一的设备号。

数据传送 { 旅件: β追时可传,不脏幼/响应|简单设备 19增加倍多钱传状态。

年级联络 5 立即响应: 无倍与倍 (无条件传递) 异步联络: 2根请求/应答 } (条件代述)

U程序中断1/0 (宇持设备, 1Data/次) ⇒1.CPU 启翻外报,继续执行原程底部份并分 型外设就储后向CPU发请求. 歌(PU 向应, 开始1/0

识别中断源: 访问外设, 返回 景縣急请 查IUT,加写APC.

1/0月記: 比程房查询33中断 (中断给许至I INT. =>支持3+1(中断式)于操作

3 DMA (块设备,一批 Pata/次)。 ⇒ CPO夢多一个 DMA 接口石更件 1) CDU 发达请求+启动, 图去原程序 但可用Cache 2) DMA拷口实现 数据传送, 结束后向CPU请求 为主设备 3) CPU 响应. & 结束工作.

完全并行.

碰∫ CPU停止访问.(青↑仍在传用申请,完成后放弃). 周期挪用. (准备时 DMA放弃, 苏猪脚清) 分时支持访问、(定时轮流分配) DMA如何申请总线权.

☆210传这控制

①程序直接控制I/O (字符设备, 1 Mata/次)

√ 直持传送: 只占一个指 全周期 (无条件) 不启 的 (用药行格口,尽有数据口) 程序查询: CPU-直查询设备是否充循,就证债 (各件)

> 占多个指定周期, CPU与外设串约) 等待外门到时代以下工作。 启动一完成.

独占: 启动后至刻开始 定时:启动后等_会再开始

コ 110接口:设置控制口、状态口,支持名项重询、设建

I/OF& CI 习外设施一主机:并行

⇒扣一外设:可引着,看设备 で専用申, 斉朋子)