

C1 计算机系统概述

① 冯·诺依曼结构:

硬件 (5个)

以运算器为中心

工作方式: 取指令 - 分析 - 执行 - 计算下一条地址
 ⇒ 程序和指令预先存在MEM中, 自动逐条取出并执行

② 对冯·诺依曼结构的改进

(现代计算机结构)

- 以存储器为中心 (I/O, 计算并行)
- 多种存储器共存 (CPU访问存储器提高性能, 降成本, 层次化, 程序访问局部性原理)
- 存储器
- 运算器
- 控制器 (PC, IR, ID, 时序信号, 控制信号)
- I/O 接口设备

③ 工作过程: 取指令 - 分析 - 执行 - 计算下一条地址
 执行: 取 - 分析 - 执行 - 计算下一条地址
 (PC ← PC + 1) (转格式重写PC)

④ 技术指标/性能指标:

硬件: 机器字长、存储容量、CPU主频

性能: 响应时间 = $T_{CPU} + T_{IO} = I_n \cdot CPI \cdot T_c + T_{IO}$

吞吐率: $T_p = \frac{\sum W_i}{T_n} = \frac{\text{工作量}}{\text{总时间}}$
 $MIPS = \frac{\text{指令数}}{10^6 \cdot T}$
 $MFLOPS = \frac{\text{浮点运算数}}{10^6 \cdot T}$

C2: 数及码表示及运算

① 数制转换

② 编码: 原码, 反码, 补码
 $-2^{n-1} \sim 2^{n-1}-1 \rightarrow [X]_{2^n} = [X]_{2^n}$ (带符号位取反+1)
 比原码多一位

③ 数据表示:

整数: 定点表示: 约定
 整数: 无符号 → 二进制 (定点无符号)
 有符号 → 二进制 (定点补码)
 类型转换: 位拓展 (0拓展, 符号拓展) ⇒ 与门实现
 截断: 所补位 = $OP \cdot D_{n-1}$

浮点数:

阶符 - 阶值 - 数符 - 数值

看Ex:

规格化 → 使尾数最高位为有效数字
 原: 1
 补: 与符号反

IEEE754


⑤ 运算

字符: 逻辑运算 → 与标志位有关

定点数: 加减运算: 无符号, 补码

补码运算: $[A+B]_{补} = [A]_{补} + [B]_{补}$
 $[A-B]_{补} = [A]_{补} + [-B]_{补}$

溢出判断: ① 同号相加, 异号减
 ② $OF = \begin{cases} (a_{n-1} \oplus z_{n-1}) \cdot (b_{n-1} \oplus z_{n-1}) \\ C_{n-1} \oplus C_n \end{cases}$ → 进位



无符号运算: 只有结果解释为无符号数

溢出 (CF) 不同: $CF = OP \oplus C_{n-1}$

移位运算:

算术: 补0
 逻辑: 补码右移补符号位, 其余补0

溢出: ① 左移才溢出
 ② 补: 移出与符号位相反数
 原: 移1

浮点数: 对阶, max(EA, EB)
 尾数加减: 规格化 (关注负数补码)
 舍入: (舍入法)
 溢出判断

补码乘: n位循环, 加法 +0/A_n / [-A]_补
 算术右移

标志位表示逻辑运算 (关系)

① 先用减法 A-B 产生 ZF, OF, CF

② $A \geq B: ZF \oplus OF \oplus SF$

$A \leq B: OF \oplus SF + ZF$

$A > B: OF \oplus SF \cdot ZF$

$A < B: OF \oplus SF$

$A = B: ZF$

C3 存储系统

MMU

技术指标：
 存储容量
 读写速度(存取)
 传输带宽(Mbps) = $\frac{W}{T}$

层次结构：
 Cache-主存
 主存-辅存

工作过程：① 程序在辅存中

② 程序执行时部份装入主存

③ 会按逻辑地址访问。(虚存)
 (cache)

SRAM: 存储矩阵+译码器+读写电路+控制电路。
 非破坏性读(利用差放放大器)

引用组织:

Ex: 单元长度 w , 单元个数: 2^n .

容量: $2^n \cdot w = S$

引用：
 数据: 单向: $2w$, 双向: w
 地址: 单向输入: $\log_2 2^n = n$ 根
 控制: $1 \times$ 片选 + $1 \times$ 读/写 引脚

读写时序: 看笔记看表

读: 首先发地址, 稳定后 $(\overline{WE}$ 无效)。

写: 首先发地址, 然后 \overline{CS} 和 \overline{WE}
 稳定 $2w$ 后, 防止不送译码出错。
 地址

DRAM: 存储矩阵, 译码器, 读写电路, 地址锁存器时序控制, 再生电路。

用波需要破坏性读, 要刷新, 定时再生。(读出时写入)

引用组织:

数据: 单向 $2w$, 双向 w
 地址: 单向输入: $\log_2 2^n$
 控制: 选通 $2 \times (\overline{RAS}, \overline{CAS})$, 读/写 $\times 1$ 。
 实现片选

读写时序:

读写 \overline{RAS} , 再 \overline{CAS} , 再 \overline{WE} , 并同时撤销

写: \overline{RAS} - \overline{WE} - \overline{CAS} , 数据先于 \overline{CAS} , 撤晚于 \overline{WE}

刷新: 原因(电容电荷泄露)

行刷新：
 集中式(先读后刷所有行) (刷新周期)
 分散式(读一半读写, 一半刷新) (无死区)
 异步式(效果最好) (死区为一个存取周期, 均匀分布刷新周期)

主存: (ROM+RAM)

结构: 主存单元长度、主存地址空间(=CPU寻址空间)

用户: 主存单元个数(总容量 < 最大容量)

组合拓展(注意 SRAM, DRAM 区别)


字(改地址~)
 位(改 Data 引脚)
 字位。
 看例题, 抽象模拟一下。

($A_n \sim A_0, D_n \sim D_0$) $\overline{CS}, \overline{WE}$
 2-4 译码/多 \overline{RAS} (DRAM) $\overline{CAS}, \overline{WE}$

CPU与主存连接:

笔记例题。

$$\overline{CS} = (\overline{RD} \oplus \overline{WR}) \cdot \overline{IO/\overline{M}} \cdot \overline{A_{15}}, \overline{A_{14}}$$



提高访问速度。

① 增强型 MEM

SDRAM: 同步工作: 基于时钟, 不握手, 控制更快。
 突发传输: 一次操作可访问多个地址连续的数据
 多一个片选引脚!
 DDR SDRAM: CLK 上升、下降沿都 I/O
 缓冲区预取 \Rightarrow SDRAM 2 倍

DDR2: SDRAM 4 倍。

② 多体交叉 MEM (访问)

交叉: 轮流访问, 突发传输 看图。
 并行: 同时访问 (W 个)

Cache

CPU-Cache: 字单位 Cache-主存: 块单位 (n 个主存字)

命中率, 平均访问时间 = $T_{命中} + (1-H) \cdot T_{缺失}$
 (H) (Ta) $= T_{命中} + (1-H) T_{缺失}$

每块映 Cache

射重数

有效位

标记

行号

块内地址

映射

替换

写

直接: 冲突率最高, 速度 \uparrow , 成本 \downarrow , 性能 \downarrow (15MU x)

全组: 冲突率 \downarrow , 速度 \downarrow , 成本 \uparrow , 性能 \uparrow (多 DRAM)

组: 冲突 \downarrow , 速度 \downarrow , 成本 \downarrow , 性能 \downarrow (每行一个)

块-组-行 (直接) (全) \Rightarrow 看例题是

n 路组相联。

替换: RAND, FIFO

LRU \Rightarrow Cache 多 LRU 位, (不论是否命中计数器都更新)

初全为 1, 被访问清 0, 值 < 被访问则 +1, 每次访问值最大的

写: 全写 H 个 (命中 & 缺失)

写回 H 个

\Rightarrow Cache 多位脏位。

虚存: 主要是 MMU \Rightarrow 在 CPU 中, 实现地址变换更快

逻辑地址 \leftarrow 程序

物理地址 \leftarrow 主存

工作: ① 虚存-主存地址变换

② 虚存-辅存 \sim , 辅存调入主存

格式 (大) (段表在主存中)

页式 (页表在主存中) (小)

段页式 (要访问 2 次)

\Rightarrow 都是基址 + 偏移/段内地址

查表知。

小例题。

C4 指令系统

指令格式: 操作码 + 地址码

指令字长与机器字长无关(单、半、双...)

操作数的存放

MEM { 顺序: 大端、小端
对齐: 不对齐、对齐
→ 边界对齐: 2^n 位数据, ADDR 低 n 位为 0

寻址: { 指令 (2 种)
数据 (8, 9 种)

→ 要掌握地址计算方法

无 { 立即: $OPD = Imme.$
REG { 寄存: $OPD = R_i$
MEM { 直接、间接、REG 间接: 先算 EA, $OPD = M[EA]$
基址、变址: $EA = REG + A, OPD = M[EA]$
隐含 (无地址码)

{ CISC (Complex): REG-MEM, 多, 复杂, 时间长, 寻址多
RISC (Reduced): REG-REG, 少, 简单, 有大量寄存器

☆ C5 中央处理器

CPU 组成: 看笔记图

用 REG 用户不可见 (PC, IR, MAR, MDR 控制 REG)

功能: 循环执行指令, 检测并处理异常 & 中断

原理: CPU 产生控制信号, 数据通路实现操作

取指令 - 分析指令 - 执行指令

原子操作 { REG 传递: $R_y \leftarrow R_x$
MEM 读: $MDR \leftarrow M[MAR]$
MEM 写: $M[MAR] \leftarrow (MDR)$
算运: $Z \leftarrow R_x OP Y$

数据通路

组成 { 取指: PC, IR ...
执行: GPRs, ALU, PSR...

结构 { 总线: 简单、分时, 仅多周期 CPU, GPRs 一个读端, 主态门
专用: 复杂、同时, 单、多周期均可, 有多路 MUX, GPRs 2 个读端

★ 能写 MOP, MOPCmd, 看例题

设计

{ 单周期: { 只专用, 减少 MOP
不可复用部件, 哈佛结构
时钟数为最复杂指令的
多周期: { 可专用总线
可复用
指令周期时钟数不同

控制器

{ 指令部件
CU 核心
中断机构

CU = ID + 时序电路

+ 控制信号电路

2 级时序 (硬布线: 组合逻辑)

1 级时序 (微程序: 微程序)

→ 循环产生 MOPCmd, 在正确时间

时序信号形成 (组织):

{ 指令周期 = 多个机
机器周期 = 多个节拍 → 比最复杂 1
节拍周期 = 多个工作脉冲, 一个节拍一个 MOP
早期: 机器 - 节拍 - 工作 3 级
现代: 节拍 - 工作 2 级

序列组成 { 定长
变长

时序信号电路 { 定时
定序

定时: { 同步: 用时钟 (CPU 主频), $CP = CLK$
异步: 应答或握手, $CP = Ack$, 要一根应答信号线
联合: 两者都用, 用 WMFC 看现在用哪种

定序: 环形信号发生器 { 移位 REG
计数 + 译码器

CU 组成对比的图 和设计步骤 实现方法

异常 & 中断

CPU 内部事件 CPU 外部设备

异常 { 故障: 当前 / 终止
陷阱: 下一条指令
终止: 终止程序 / 关机

中断 { 可屏蔽: 可暂不管, 多个后处理
不可屏蔽: 要立即管, 当前周期结束后处理


★ 处理

① 保存断点及程序状态
② 关中断 ($IF=0$) → 处理时不再中断
③ 识别事件类型并转入处理程序

→ 将正确处理程序入口地址 → PC

向量: 共用一个, 直接写
向量: 用一个中断向量表 IVT 写所有入口地址, 先判优 (最紧急) → 查表 → 写入 PC

Ex: 响应可屏蔽中断条件 (3 个)



性能指标

- ① 总线宽度: 数据总线位数 w (多少位).
- ② ~ 带宽: $B = \frac{w \times f}{m}$ \rightarrow 时钟频率 \rightarrow 每个数据单元的时钟. $1B = 8bits$.
- ③ 负载能力

操作过程: 1. 申请及分配阶段 (仲裁使用权, 只有设备)

2. 寻址 (选择从设备, 主发送地址 & 命令)
3. 数据传送 (读写 Data)
4. 结束 (撤销信号)

仲裁 (集中式)

- ① 链式查询: 自动轮流各主设备. \rightarrow 主设备自行传递.
- $\Rightarrow BS, BR, BG$. 一直问下去直到 $BS=1$.
- 只 \geq 根信号线, 优先权看距离 (固定) \rightarrow 不公平.
- \rightarrow 易断链. $BS, BR=1$ 开始.

② 计数器定时查询方式:

- \Rightarrow 设备设备号总线 ($\log_2 n$) 根.
- \Rightarrow 逐次定时查询各个主设备.

公平 \rightarrow 固定优先级, 按顺序, 但不会断链

③ 独立请求

- \rightarrow 无须询问, 请求线分别连至仲裁器, 仲裁器结果直接发.

\rightarrow 隐藏式仲裁 (结束阶段做).

\rightarrow 公平且可竞争优先级 \Rightarrow 效率最高.

$B_i = 1$, 总线空闲开始.
 $B_i \leftarrow 1$, 结束.

定时

① 同步定时方式

- \Rightarrow 用时钟 CLK 定时, 一次传送为几个周期
- \Rightarrow 每步固定时长, 为最慢一步时间.
- \Rightarrow 总线长度长短, 设备时间相近用.

② 异步定时方式

- \Rightarrow 通过握手定时, 时长可变.

\rightarrow 传输周期长, 一共 4 个阶段, 每个阶段都要握手.

③ 半同步定时

- \Rightarrow 同步用于传输定时 CLK,
- 异步用于控制定时 (是否 Ready...)

☆ 计算时注意:

以 CLK 为 T_c 为基准,

所有要取整!

$$T = \lceil \frac{T}{T_c} \rceil \times T_c$$

总线结构:

- 单总线 (控制简单, 性能差)
- 多总线 $\left\{ \begin{array}{l} \text{双: Ex Host + I/O 总线} \\ \text{多} \end{array} \right.$

\Rightarrow 用总线桥进行管理 (仲裁, 发起, 响应...)

总线互连:

\Rightarrow 总线接口电路:

各个设备连入总线的转换电路.

- 控制, 缓冲
- 记录状态.
- 格式转换.

C7 I/O系统 (主机与外设信息交换)

性能 { 响应时间
吞吐量
I/O占CPU时间

硬件/软件

★ 外设与主机的连接 → 总线 GPR → I/O端口

工作过程: ① 主机-接口 → 总线操作, 接口存信息在REGs

② 接口-外设 → 通信操作, 自动实现 (待设备就绪)
操作码 设备码 命令码

编址:

① 统一编址:

主存/I/O共用一个地址空间。

→ 不加机器指令数, 控制线只有MEM写&读(2条)

→ 主存空间↓, 地址译码复杂。

② 独立编址:

主存/I/O从0开始编。

→ 多加I/O指令, 控制线4条 MEM/IO 写&读。

→ 不显加向主存, 地址译码简单。

外设识别:

I/O接口 比较 总线地址码 与自己REG中唯一的设备号。

数据传送 { 无条件: 随时可传, 不用启动/响应 (简单设备)
有条件: 先启动, 就绪后传 (复杂设备)
→ 增加信号线状态。

外设联络 { 立即响应: 无信号线 (无条件传送)
异步联络: 2根请求/应答 } 条件传送
同步联络: 时钟线

★ I/O传送控制

① 程序直接控制I/O (字符设备, 1个Data/次)

直接传送: 只占一个指令周期, 无条件, 不启动 (用并行接口, 只有数据口)

程序查询: CPU一直查询设备是否就绪, 就绪后传 (条件)

占多个指令周期, CPU与外设串行

启动-完成

等待外设时CPU不工作。

独占: 启动后立刻开始

定时: 启动后等一会再开始

→ 部分并行。

→ I/O接口: 设置控制口、状态口, 支持启动、查询、传送数据。

② 程序中断I/O (字符设备, 1Data/次)

→ CPU启动外设, 继续执行原程序部分并行。

→ 外设就绪后向CPU发请求。

→ CPU响应, 开始I/O

中断 { 屏蔽 & 不可屏蔽
单重 & 多重 → 中断响应
向量 & 非向量 → 中断处理
不同外设 → 同-外设

识别中断源:

访问外设, 返回 最紧急请求。

查IUT, 加写APC。

I/O接口:

比程序查询多了中断 { 中断允许位
中断请求位 IRT。

→ 支持3+1(中断方式)的操作。

③ DMA (块设备, 一批Data/次)。

→ CPU多一个DMA接口在硬件 { 负责准备及结束工作。
传输时让出总线权

1) CPU发送请求启动, 回去原程序

2) DMA接口实现数据传送, 结束后向CPU请求

3) CPU响应, 及结束工作。

完全并行。

传送方式 { CPU停止访问。(首个Data传输申请, 完成后放弃)
周期挪用。(准备时DMA放弃, 就绪时申请)
分时交替访问。(定时轮流分配)
DMA如何申请总线权。

I/O接口

→ 外设接口-主机: 并行

→ 接口-外设: 可串行, 看设备
是否用串, 并行