
FlipFlops


Parameter	Kursinformationen
Veranstaltung:	`Digitale Systeme / Eingebettete Systeme`
Semester:	`Wintersemester 2026/27`
Hochschule:	`Technische Universität Freiberg`
Inhalte:	`FlipFlop-Schaltungen, sequenzielle Logik, SR-, D-, JK- und T-FlipFlops`
Link auf GitHub:	https://github.com/TUBAF-IfI-LiaScript/VL_EingebetteteSysteme/blob/master/06_FlipFlops.md
Autoren:	Sebastian Zug & André Dietrich & Fabian Bär & Claude Code (Opus 5.5)



Lernziele: Nach dieser Vorlesung können Sie

- erklären, warum ein Rechner Speicherelemente braucht und wie durch Rückkopplung aus Gattern ein Speicher entsteht,
- SR-Latch, D-Latch, JK- und T-Flip-Flop anhand ihrer Eingangsbelegungen und Zustandsänderungen beschreiben und voneinander unterscheiden,
- zustandsgesteuerte, Main-Subsidiary- und flankengesteuerte Flip-Flops unterscheiden und ihr Verhalten in einem Zeitdiagramm verfolgen,
- Anwendungen von Flip-Flops wie das Entprellen eines Tasters und den asynchronen Zähler als Frequenzteiler erklären.

🗺️ **Diese Vorlesung in der Kurslandkarte →**



Feedbacks/Ergänzungen

Format	Informatik Studierende	Nicht-Informatik Studierende
Verbesserungsvorschlag	3	2
Fragen	2	5
generelle Hinweise	0	1

Einführung sequenzieller Logik

Kombinatorische Logik wird durch Schaltnetze repräsentiert, die durch zyklenfreie Graphen dargestellt werden können, sprich es gibt keine Eigenschaften:

1. Zustandslos: Ausgabe ist nur von der Eingabe abhängig;
2. One-Way: keine Rückkopplungen im Schaltnetz;
3. 0-Verzögerung: keine Berücksichtigung der Gatterlaufzeit.

Frage: Können wir die bisherigen Konzepte und Techniken der logischen Schaltungen einsetzen, um wesentliche Elemente eines Rechners zu beschreiben wie z.B. :


- Ablaufsteuerungen
- Speicherelemente
- Takterzeuger

> Merke: Es fehlt ein Speicher!

Was geschieht in einer digitalen Schaltung bei der Rückkopplung eines Gatterausganges?

Erster Ansatz

Verwendung eines rückgekoppelten AND-Bausteins.




$A(t)$	$Y(t)$	$Y(t+\Delta t)$	$Y(t+2\Delta t)$	$Y(t+3\Delta t)$
1	1	1	1	1
0	1	0	0	0
1	0	0	0	0
0	0	0	0	0

$A(t)$	$Y(t+\Delta t)$	$Y(t+2\Delta t)$	$Y(t+3\Delta t)$
1	$Y(t)$	$Y(t)$	$Y(t)$
0	0	0	0

Offenbar behalten wir bei der Eingabe von 1 den aktuellen Zustand bei. Aus der Eingabe einer 0 folgt das „Löschen“ des Zustandes.

Zweiter Ansatz


Verwendung eines rückgekoppelten OR-Bausteins.



$A(t)$	$Y(t)$	$Y(t+\Delta t)$	$Y(t+2\Delta t)$	$Y(t+3\Delta t)$
1	1	1	1	1
0	1	1	1	1
1	0	1	1	1
0	0	0	0	0

$A(t)$	$Y(t+\Delta t)$	$Y(t+2\Delta t)$	$Y(t+3\Delta t)$
1	1	1	1
0	$Y(t)$	$Y(t)$	$Y(t)$


…



Dritter Ansatz (SR-Latch)

Gesteuerte Rückkopplung über OR-Baustein.

Wir fügen eine weitere Eingangsgröße hinzu, die die Logik des Speichers auf der Basis des rückgekoppelten OR vervollständigt. Durch die Einbettung des AND-Gatters können wir die Rückkopplung kontrollieren! Die Rückkopplung einer 1 erfolgt nur dann, wenn unser `R` Eingang nicht selbst eine 1 abbildet. Sobald wir an S eine 1 anlegen, wird diese auf Y sichtbar und gespeichert.




$R(t)$	$S(t)$	$Y(t)$	$Y(t+2\Delta t)$	**Bedeutung**
0	0	0	0	Speichern
0	0	1	1	Speichern
0	1	0	1	Setzen
0	1	1	1	Setzen*
1	0	0	0	Rücksetzen*
1	0	1	0	Rücksetzen
1	1	0	0	Vermeiden*
1	1	1	0	Vermeiden

Die mit * markierten Einträge werden jeweils aus dem benachbarten Zustand erreicht. Wenn wir zum Beispiel von einem Zustand $Y = 0$ beim Setzen ausgehen, generieren wir mit $S = \ = 1$ ein $Y(t + 2\Delta t)$ einen 1-Pegel. Dies entspricht der Zeile 4 der Wahrheitstabelle.

Der Zeitversatz von $2\Delta t$ ergibt sich aus dem Schaltverhalten der beiden Bauteile. In obigem Schaubild sind noch drei Typen (OR, AND und NOT), im folgenden wird diese Konfiguration auf NAND- und NOR-Gatter vereinheitlicht. Entsprechend kann dann von einem einheitlichen Δt ausgegangen werden.

Werden beide Eingänge auf 1-Pegel gesetzt, führen beide Ausgänge 1-Pegel. Dieser Zustand kann nicht gespeichert werden. In der Literatur wird dieser Zustand als „unbestimmt“ oder „verboten“ bezeichnet. Doch die Unbestimmtheit tritt nur in dem Fall ein, wenn beide Eingänge nach diesem Zustand gleichzeitig 0-Pegel erhalten. Dieser Folgezustand ist „unbestimmt“, weil nicht klar ist, welcher Ausgang 1-Pegel führt.




Daraus folgt die Wertetabelle eines RS-Flip-Flops. Anhand dieser Darstellung wird klar, dass die Eingangsgrößen R und S ihre Kürzel aus gutem Grund tragen: `Reset` und `Set`.


$R(t)$	$S(t)$	$Y'(t) = Y(t + 2\Delta t)$
0	0	$Y(t)$
0	1	1
1	0	0
1	1	Vermeiden

Nun können wir mit dem Theorem von de Morgan einige Anpassungen vornehmen:


$$\begin{aligned} Y' &= (Y + S) \cdot \bar{R} \\ &= Y \bar{+} \bar{S} + R \end{aligned}$$


Damit sind wir in der Lage, unseren bistabilen Speicher mit zwei Gattern gleichen Typs zu realisieren.







Die Darstellung des Flip-Flops kann auch mit Hilfe von NAND-Bausteinen erfolgen. Beachten Sie dabei die entsprechende Anpassung der Eingangsgrößen.










R-S Flip-Flops werden in einem eigenen Symbol abstrahiert. Dabei wird unser Ausgang Y nun mit Q bezeichnet.



D-Latch

Der D-Latch macht sich die Tatsache zunutze, dass in den beiden aktiven Eingangskombinationen (01 und 10) eines gattergesteuerten SR-Latch R das Komplement von S ist.

RS-Latch


$R(t)$	$S(t)$	$Y'(t) = Y(t + 2\Delta t)$
0	0	$Y(t)$
0	1	1
1	0	0
1	1	nicht erlaubt

D-Latch


$E(t)$	$D(t)$
0	0
0	1
1	0
1	1


Die Eingangs-NAND-Stufe wandelt die beiden D-Eingangszustände (0 und 1) durch Invertieren des Dateneingangssignals in diese beiden Eingangskombinationen für den nächsten SR-Latch um.


D-Latch auf der Basis eines NOR-RS-Gatters




D-Latch auf der Basis eines NAND-RS-Gatters











Der D-Latch kann auch als synchrones Flip-Flop verstanden werden. In diesem Fall würde `E` als Takt betrachtet werden.

Anwendungsbeispiele

Anwendungsbeispiel 1




Der Temperatursensor hat einen digitalen Ausgang, der mit dem Überschreiten einen High-Pegel annimmt. Dieser wird in unserem Flip-Flop gespeichert `Q`, bis der Zustand mit `R` wieder auf einen Low-Pegel geführt wird.




Anwendungsbeispiel 2

Ein Taster schaltet bei der Aktivierung nicht zu einem definierten Zeitpunkt, sondern ist durch eine Übergangsphase gekennzeichnet.



Taktung von Schaltwerken



Wann sind die Werte am Ausgang Q gültig? Die Laufzeit der Schaltnetze bestimmt das Verhalten des Speicherelements!

> Zielstellung: Spezifische Zeiträume zur Übernahme von Eingabe und Ausgabewerten

asynchrone Schaltwerke

- gesteuert durch Veränderung der Eingangssignale
- Zeitpunkt, an dem wieder stabile Ausgangssignale vorliegen, ist nur durch Gatterlaufzeit festgelegt
- aufwendiger Entwurf (Zeit ist „Echtzeit“)
- sehr schnelle Schaltwerke möglich

synchrone Schaltwerke

- gesteuert durch zentralen Takt
- Übernahme der Änderung eines Eingangssignals erfolgt nur zu festen Zeiten (Zeiträumen oder Zeitpunkten)
- einfacher, systematischer Entwurf (Zeit ist „Taktzeit“)
- langsamste Komponente bestimmt maximale Taktfrequenz


Synchrones SR-Latch

Für die Realisierung eines synchronisierten Zustandswechsels wird der Eingang unseres Flip-Flops um einen Takt `Clk` erweitert. Die Signale an R und S werden nur übernommen, wenn Taktsignal Clk aktiv ist:


- bei Clk = 0 sind R und S irrelevant (d = „don't care“)
- bei Clk = 1 stellt sich der neue Folgezustand Q´ ein

$R(t)$	$S(t)$	$Clk(t)$	$Q^{'}(t)$
d	d	0	Q
0	0	1	Q
0	1	1	1
1	0	1	0
1	1	1	nicht erlaubt


Beachten Sie, dass sich mit dem d-Zustand die Wertetabelle deutlich verkürzt.



.




Merke: Durch die Möglichkeit mehrerer Zustandsänderungen in einer Taktphase ist das zustandsgesteuerte RS-Flip-Flop für viele Anwendungen ungeeignet. Welche Idee hat die nachfolgende Schaltung und warum wird sie nicht funktionieren?



Gewünscht: Flip-Flop-Variante, die Änderungen nur zu einem definierten Zeitpunkt zulässt


Main-Subsidiary-Flip-Flops

Ein Main-Subsidiary RS-Flip-Flop besteht aus 2 hintereinander-geschalteten zustandsgesteuerten RS-Flip-Flops (als „Main“ und als „Subsidiary“ bezeichnet); zusätzlicher Inverter negiert Taktsignal für „Subsidiary“. In der Vergangenheit wurden diese Flip-Flops auch als Master-Slave-Flip-Flops bezeichnet.



Ablauf einer Periode:

1. „Main“ übernimmt Eingangswerte bei Clk = 1 („Subsidiary“ ändert sich nicht)
2. „Subsidiary“ übernimmt Werte vom „Main“ bei Clk = 0 („Main“ ändert sich nicht)




> Frage: Welche maximale Verzögerung für ein eingehendes Signal ergibt sich also?


Flankengesteuerte Flip-Flops

Durch eine spezielle Schaltungstechnik kann erreicht werden, dass auch die Eingangsleitungen nur

- bei steigender Flanke (positive Flanke),





- bei fallender Flanke (negative Flanke),



- in beiden Fällen berücksichtigt werden!

Wie lässt sich ein Flankendetektor umsetzen? Wir machen uns das Laufzeitverhalten unserer Bauteile zu Nutze.







Die Signallaufzeiten sind für die ansteigende und fallende Signalflanke unterschiedlich und variieren mit den Schaltkreisfamilien (3 - 30ns).

Welches Verhalten ergibt sich für ein (positiv) flankengetriggertes RS-FlipFlop daraus?

Zustandsgetrieben



Positiv Flankengetrieben





Weitere Flip-Flop-Konfigurationen

JK-Flip-Flop

JK-Flipflops wurden wahrscheinlich nach Jack Kilby benannt. Sie basieren auf dem asynchronen RS-Flipflop, sind aber flankengesteuert oder als Main-Subsidiary-Flipflop ausgeführt. Mit dem Taktsignal und der Eingangsbelegung J = 1 und K = 0 wird am Ausgang eine 1 erzeugt und gespeichert, alternativ bei K = 1 und J = 0 eine 0. Der Zustand J = K = 1 ist erlaubt; in diesem Fall wechselt der Ausgangspegel mit jeder wirksamen Flanke des Taktsignals. Dieses Verhalten lässt die Bezeichnung als Toggle-Flipflop zu.


$J(t)$	$K(t)$	$Q^{'}(t)$ **bei Flankenwechsel**
0	0	Q
0	1	0
1	0	1
1	1	$\bar{Q}$





T-Flip-Flop


Das synchrone T-Flipflop besitzt neben dem Clk-Takteingang einen T-Eingang. T steht dabei für toggle – hin- und herschalten. Es zeigt ein Wechselverhalten synchron zur aktiven Flanke immer dann und nur dann, wenn T = 1 ist. Es kann aus einem flankengesteuerten JK-Flipflop gebildet werden, indem J- und K-Eingang verbunden werden und gemeinsam als T-Eingang fungieren.




$T(t)$	$Q^{'}(t)$ **bei Flankenwechsel**
0	Q
1	$\bar{Q}$

Anwendungen

Asynchroner 3-Bit-Zähler / Frequenzteiler





> Beachten Sie die Verzögerung der flanken-getriggerten JK-Flipflops - diese bestimmt die maximale Taktfrequenz.

4 Bit-Speicher Array

DM74LS194A 4-Bit Bidirectional Universal Shift Register

http://www.datasheet-pdf.com/PDF/DM74LS194A-Datasheet-FairchildSemiconductor-518503


Zusammenfassung

Parameter	**Zustandsgesteuertes FF (Latch)**	**Flankengesteuertes FF**
Eingangssignal	`Enable`	`Clock`
Trigger	Pegelgetrieben	Flankengesteuert
Reaktionszeit `R`	kleiner oder gleich dem Takt	entspricht Implementierung der Periodendauer
Komplexität	einfach	aufwändigere Flankenerkennung
Robustheit gegenüber Rauschen	kann Probleme generieren	
Anwendungen	Speichern einzelner Bytes	Register, Counter, Frequenzteiler Register

Einsatzbeispiel


Konfiguration eines einzelnen IO-Pins eines AVR-Mikrocontrollers mit Hilfe von 4 Flip-Flops.

Figure 13-2. General Digital I/O(1)




Realisierungsbeispiel


Schaltung basierend auf 74HC00 IC (4x NAND)



Schaltung planen:



Aufbauen:



Was Sie heute mitnehmen

Diese fünf Punkte fassen die Vorlesung zusammen. Wenn Sie die Fragen darunter beantworten können, haben Sie das Handwerkszeug, um in der nächsten Vorlesung aus Flip-Flops und Schaltnetzen eigene Schaltwerke zu entwerfen.

- **Rückkopplung macht Speicher:** Schaltnetze sind zustandslos; erst ein rückgekoppelter Gatterausgang hält einen Wert. Die gesteuerte Rückkopplung ergibt das **SR-Latch** mit den Eingängen Set und Reset, aufgebaut aus zwei NOR- oder zwei NAND-Gattern.
- **Der D-Latch** erzeugt aus einem Dateneingang D die beiden Signale S und R als Komplement voneinander; die unbestimmte Belegung $S = R = 1$ kann so nicht mehr auftreten.
- **Zustandsgesteuert oder flankengesteuert:** Ein zustandsgesteuertes Flip-Flop (Latch) übernimmt die Eingänge, solange der Takt aktiv ist, und kann sich in einer Taktphase mehrfach ändern. **Main-Subsidiary-** und **flankengesteuerte** Flip-Flops übernehmen Änderungen nur zu einem definierten Zeitpunkt.
- **JK- und T-Flip-Flop:** Beim JK-Flip-Flop ist $J = K = 1$ erlaubt und lässt den Ausgang mit jeder wirksamen Flanke wechseln. Verbindet man J und K, entsteht das **T-Flip-Flop**, das bei $T = 1$ mit jeder Flanke umschaltet.
- **Anwendungen:** Flip-Flops halten Ereignisse fest (Temperaturüberwachung), entprellen Taster, teilen im asynchronen Zähler die Taktfrequenz und speichern die Konfiguration der IO-Pins eines AVR-Mikrocontrollers.

Prüfen Sie sich:

- Warum braucht ein Rechner Speicherelemente, und worin unterscheidet sich ein Schaltwerk von einem Schaltnetz?
- Beschreiben Sie die Eingangsbelegungen und die zugehörigen Zustandsänderungen am SR-Latch. Was geschieht, wenn S und R gleichzeitig 1 sind und danach gleichzeitig auf 0 gehen?
- Wie erzeugt der D-Latch aus einem Dateneingang die Signale S und R, und welches Problem des SR-Latches ist damit gelöst?
- Welche anderen Flip-Flop-Typen kennen Sie, und wo liegen ihre Vorteile gegenüber dem SR-Flip-Flop?
- Erläutern Sie die Begriffe „zustandsgesteuert“ und „flankengesteuert“. Warum ist ein zustandsgesteuertes Flip-Flop für viele Anwendungen ungeeignet, und wie löst das Main-Subsidiary-Prinzip das Problem?
- Wie teilt ein asynchroner Zähler aus JK-Flip-Flops die Taktfrequenz, und was begrenzt seine maximale Taktfrequenz?

Ihre Begriffe für die Kurslandkarte

Die Kurslandkarte wächst mit dem Semester, und Sie bestimmen mit, was hineinkommt. Ihre Antworten sammeln wir im Hörsaal gemeinsam über das LiaScript-Klassenzimmer; nach der Vorlesung werden die Begriffe dieser Woche in der Karte freigeschaltet.

Welche Begriffe aus der heutigen Vorlesung gehören für Sie in die Kurslandkarte?

Texteingabe ...

Wo begegnet Ihnen das, was heute dran war – in Ihrem Studiengang oder in Geräten Ihres Alltags?

Texteingabe ...

Übungsaufgaben

- Weisen Sie nach, dass der zweite Ausgang P am RS-Flip-Flop den invertierten Wert von Q realisiert.
- Experimentieren Sie mit der Elektroniksimulation TinkerCAD und einem vorgefertigen Beispiel für ein SR-Flip-Flop. Link