

RA4M1 グループ データシート R01DS0355JJ0110 Rev.1.10 2023.09.29

高効率48MHz Arm® Cortex®-M4コア、256KBのコードフラッシュメモリ、32KB SRAM、セグメントLCDコントローラ、静電容量式タッチセンシングユニット、USB2.0フルスピードモジュール、14 ビットA/Dコンバータ、12 ビットD/Aコンバータ、セキュリティ&セーフティ機能

特長

■ 浮動小数点ユニット(FPU)内蔵 Arm Cortex-M4 コア

- Armv7E-M アーキテクチャ (DSP 命令セット搭載)
- 最大動作周波数: 48MHz
- 4GB アドレス空間をサポート
- Arm メモリプロテクションユニット (Arm MPU) (8 領域)
- デバッグ&トレース:ITM、DWT、FPB、TPIU、ETB
- CoreSight™ デバッグポート: JTAG-DP および SW-DP

■ メモリ

- 256KB のコードフラッシュメモリ
- 8KB データフラッシュメモリ (100000 回のプログラム/イレース (P/E) サイクル)
- 32KB Ø SRAM
- フラッシュキャッシュ(FCACHE)
- メモリプロテクションユニット (MPU)
- 128 ビットの固有の ID

■ 接続性

- USB2.0 フルスピードモジュール (USBFS)
 - オンチップトランシーバ (電圧レギュレータ付き)
 - USB バッテリチャージング規格 1.2 に準拠
- シリアルコミュニケーションインタフェース (SCI) × 4- UART
 - 簡易 IIC
 - 前勿 IIC
- 簡易 SPI
- シリアルペリフェラルインタフェース (SPI) ×2
- I^2C バスインタフェース (IIC) × 2
- コントローラエリアネットワーク (CAN) モジュール
- 拡張シリアルサウンドインタフェース (SSIE)

■ アナログ

- 14 ビット A/D コンバータ (ADC14)
- 12 ビット D/A コンバータ (DAC12)
- 8 ビット D/A コンバータ (DAC8) × 2 (ACMPLP 用)
- 低消費電力アナログコンパレータ (ACMPLP) ×2
- すペアンプ (OPAMP) ×4
- 温度センサ (TSN)

■ タイマ

- 32 ビット汎用 PWM タイマ (GPT32) × 2
- 16 ビット汎用 PWM タイマ (GPT16) × 6
- 低消費電力非同期汎用タイマ (AGT) × 2
- ウォッチドッグタイマ (WDT)

■ セーフティ

- エラーコレクションコード (ECC) 搭載の SRAM
- SRAM のパリティエラー検査
- フラッシュ領域の保護
- ADC 自己診断機能
- クロック周波数精度測定回路(CAC)
- 巡回冗長検査(CRC)演算器
- データ演算回路(DOC)
- GPT 用のポートアウトプットイネーブル (POEG)
- 独立ウォッチドッグタイマ (IWDT)
- GPIO リードバックレベル検出
- レジスタライトプロテクション
- メインクロック発振器停止検出
- 不正メモリアクセス

■ システムおよびパワーマネジメント

- 低消費電力モード
- カレンダおよびバッテリバックアップ対応のリアルタイム クロック (RTC)
- イベントリンクコントローラ (ELC)
- DMA コントローラ (DMAC) ×4
- データトランスファコントローラ (DTC)
- キー割り込み機能(KINT)
- パワーオンリセット
- 電圧設定が可能な低電圧検出 (LVD)

■ セキュリティおよび暗号化

- AES128/256
- GHASH
- 真性乱数発生器(TRNG)

■ ヒューマンマシーンインタフェース(HMI)

- セグメント LCD コントローラ (SLCDC)
 - 最大38セグメント×4コモン
 - 最大34セグメント×8コモン
- 静電容量式タッチセンシングユニット (CTSU)

■ マルチクロックソース

- メインクロック発振器 (MOSC)
 - (1 ~ 20MHz、VCC = 2.4 ~ 5.5V の場合)
 - (1~8MHz, VCC=1.8~2.4Vの場合)
 - (1 ~ 4MHz、VCC = 1.6 ~ 1.8V の場合)
- サブクロック発振器 (SOSC) (32.768kHz)
- 高速オンチップオシレータ (HOCO)
 - (24, 32, 48, 64MHz、VCC = 2.4 ~ 5.5V の場合)
 - (24, 32, 48MHz、VCC = 1.8 ~ 5.5V の場合) (24, 32MHz、VCC = 1.6 ~ 5.5V の場合)
- 中速オンチップオシレータ (MOCO) (8MHz)
- 低速オンチップオシレータ (LOCO) (32.768kHz)
- IWDT 専用オンチップオシレータ (15kHz)
- HOCO/MOCO/LOCO に対するクロックトリム機能
- クロックアウトのサポート

■ 汎用入出力ポート

- 最大 84 本の入出力端子
- 最大 3 本の CMOS 入力
- 最大 81 本の CMOS 入出力
 - 最大9本の5Vトレラント入出力
- 最大2本の大電流端子(20mA)

■ 動作電圧

• VCC: $1.6 \sim 5.5$ V

■ 動作温度およびパッケージ

- Ta = -40 °C ~ +85 °C
 - 100 ピン LGA(7mm×7mm、0.65mm ピッチ)
- Ta = -40 $^{\circ}$ C \sim +105 $^{\circ}$ C
- 100 ピン LQFP(14mm×14mm、0.5mm ピッチ)
- 64 ピン LQFP(10mm×10mm、0.5mm ピッチ)
- 64 ピン QFN(8mm×8mm、0.4mm ピッチ)
- 48 ピン LQFP(7mm×7mm、0.5mm ピッチ) - 48 ピン QFN(7mm×7mm、0.5mm ピッチ)
- 40 ピン QFN (6mm×6mm、0.5mm ピッチ)

1. 概要

MCU は、さまざまなシリーズのソフトウェアおよび端子と互換性のある Arm® ベースの 32 ビットコア MCU で構成されています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性やプラットフォームベースの製品開発の効率が高まります。

本 MCU は、最大 48MHz で動作する低消費電力で高性能な Arm Cortex®-M4 コアと、以下の各機能を最適な形で組み合わせています。

- 256KB のコードフラッシュメモリ
- 32KB Ø SRAM
- セグメントLCD コントローラ (SLCDC)
- 静電容量式タッチセンシングユニット (CTSU)
- USB2.0 フルスピードモジュール (USBFS)
- 14 ビット A/D コンバータ (ADC14)
- 12 ビット D/A コンバータ (DAC12)
- セキュリティ機能

1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M4コア	 最高動作周波数: 48MHz Arm Cortex-M4コア: リビジョン: r0p1-01rel0 Armv7E-Mアーキテクチャプロファイル 単精度浮動小数点ユニット (ANSI/IEEE規格754-2008に準拠) Armメモリプロテクションユニット (Arm MPU): Armv7保護メモリシステムアーキテクチャ 8つのメモリ保護領域 SysTickタイマ: SYSTICCLK (LOCO) またはICLKクロックによる駆動

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大256KBのコードフラッシュメモリ。ユーザーズマニュアルの「44. フラッシュメモリ」を参照してください。
データフラッシュメモリ	8KBのデータフラッシュメモリ。ユーザーズマニュアルの「44. フラッシュメモリ」を参照してください。
オプション設定メモリ	オプション設定メモリは、MCUのリセット後の状態を決定します。 ユーザーズマニュアルの「6. オプション設定メモリ」を参照してください。
SRAM	パリティビットまたは誤り訂正コード(ECC)を備えた高速SRAMを内蔵しています。ECC誤り訂正機能はSRAMOの領域にあります。ユーザーズマニュアルの「43. SRAM」を参照してください。

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2種類の動作モード: ■ シングルチップモード ■ SCI/USB ブートモード ユーザーズマニュアルの「3. 動作モード」を参照してください。
リセット	14種類のリセット: RES端子リセット パワーオンリセット VBATT選択電圧のパワーオンリセット 地立ウォッチドッグタイマリセット ウォッチドッグタイマリセット 電圧監視0リセット 電圧監視1リセット 電圧監視2リセット SRAMパリティエラーリセット SRAM ECCエラーリセット バスマスタ MPUエラーリセット バススレーブMPUエラーリセット CPUスタックポインタエラーリセット ソフトウェアリセット ユーザーズマニュアルの「5. リセット」を参照してください。
低電圧検出(LVD)	低電圧検出(LVD)機能は、VCC端子へ入力された電圧レベルを監視します。検出レベルはソフトウェアプログラムで選択できます。ユーザーズマニュアルの「7. 低電圧検出(LVD)」を参照してください。
クロック	 メインクロック発振器 (MOSC) サブクロック発振器 (SOSC) 高速オンチップオシレータ (HOCO) 中速オンチップオシレータ (MOCO) 低速オンチップオシレータ (LOCO) PLL周波数シンセサイザ IWDT専用オンチップオシレータ クロックアウトのサポート ユーザーズマニュアルの「8. クロック発生回路」を参照してください。
クロック周波数精度測定回路(CAC)	クロック周波数精度測定回路 (CAC) は、測定基準として使用するクロック (測定基準クロック) で生成した時間内に、測定対象となるクロック (測定対象クロック) のパルスをカウントし、パルス数が許容範囲内であるかどうかを判定します。 測定が完了した場合、または測定基準クロックで生成した時間内のパルス数が許容範囲内でない場合は、割り込み要求が発生します。 ユーザーズマニュアルの「9. クロック周波数精度測定回路 (CAC)」を参照してください。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、NVIC/DTCモジュールと DMACモジュールにリンクされるイベント信号を制御します。また、NMI割り込みも制御します。ユーザーズマニュアルの「13. 割り込みコントローラユニット (ICU)」を参照してください。
キー割り込み機能 (KINT)	キー割り込みは、キーリターンモードレジスタ (KRM) を設定し、キー割り込み入力端子に立ち上がりまたは立ち下がりエッジを入力することで発生させることができます。ユーザーズマニュアルの「20. キー割り込み機能 (KINT)」を参照してください。
低消費電力モード	クロック分周器の設定、モジュールストップ設定、通常動作時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな方法で消費電力を低減できます。ユーザーズマニュアルの「10. 低消費電力モード」を参照してください。
バッテリバックアップ機能	バッテリバックアップ機能により、バッテリによる部分電力供給が可能です。バッテリ電源 領域に含まれるものには、RTC、SOSC、LOCO、ウェイクアップコントロール、バック アップメモリ、VBATT_R低電圧検出、およびVCCとVBATT間の切り替えがあります。 正常に動作しているとき、バッテリ電源領域にはメイン電源(VCC端子)から電力が供給されます。VCC端子に電圧降下が検出されると、電源は専用のバッテリバックアップ用電源端子(VBATT端子)に切り替わります。 再び電圧が上昇すると、電源は再びVBATT端子からVCC端子へ切り替わります。ユーザーズマニュアルの「11. バッテリバックアップ機能」を参照してください。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。ユーザーズマニュアルの「12. レジスタライトプロテクション」を参照してください。

表 1.3 システム (2/2)

機能	機能の説明
メモリプロテクションユニット (MPU)	メモリ保護のために4つのメモリプロテクションユニット (MPU) とCPUスタックポインタモニタ機能が備えられています。ユーザーズマニュアルの「15. メモリプロテクションユニット (MPU)」を参照してください。
ウォッチドッグタイマ(WDT)	ウォッチドッグタイマ(WDT)は14ビットのダウンカウンタです。システムが暴走してWDTをリフレッシュできないためにカウンタがアンダーフローした場合、本MCUをリセットするために使用できます。さらに、アンダーフローによって、ノンマスカブル割り込みまたは割り込みを発生させることも可能です。カウンタのリフレッシュには、リフレッシュ許可期間を設定することができ、この許可期間を暴走検知の条件として使用できます。ユーザーズマニュアルの「25. ウォッチドッグタイマ(WDT)」を参照してください。
独立ウォッチドッグタイマ(IWDT)	独立ウォッチドッグタイマ(IWDT)は14ビットのダウンカウンタで構成されます。このカウンタはアンダーフロー防止のため周期的に動作させる必要があります。IWDTには、本MCUをリセットする機能や、タイマのアンダーフローに備えて割り込み/ノンマスカブル割り込みを生成する機能があります。タイマは独立した専用のクロックソースで動作するため、システムが暴走したとき、本MCUをフェールセーフ機構と呼ばれる状態に戻すことに特に役立ちます。独立ウォッチドッグタイマ(IWDT)は、リセット、アンダーフロー、リフレッシュエラー時に自動的に起動します。あるいはレジスタのカウント値のリフレッシュによっても起動します。ユーザーズマニュアルの「26. 独立ウォッチドッグタイマ(IWDT)」を参照してください。

表 1.4 イベントリンク

機能	機能の説明
	イベントリンクコントローラ(ELC)は、各周辺モジュールで発生する割り込み要求をイベント信号として使用し、それらを異なるモジュールに接続することにより、CPUを介さずにモジュール間の直接的な相互作用を可能にします。ユーザーズマニュアルの「18. イベントリンクコントローラ(ELC)」を参照してください。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) モジュールは割り込み要求による起動時に、データ転送を行います。ユーザーズマニュアルの「17. データトランスファコントローラ (DTC)」を参照してください。
DMAコントローラ (DMAC)	4チャネルのDMAコントローラ (DMAC) モジュールは、CPUを介さずにデータ転送が可能です。DMA転送要求が発生すると、DMACは転送元アドレスに格納されているデータを転送 先アドレスへ転送します。ユーザーズマニュアルの「16. DMAコントローラ (DMAC)」を 参照してください。

表 1.6 タイマ (1/2)

機能	機能の説明
汎用PWMタイマ(GPT)	汎用PWMタイマ(GPT)は、2チャネルの32ビットタイマの場合と、6チャネルの16ビットタイマの場合があります。PWM波形は、アップカウンタ、ダウンカウンタ、またはアップダウンカウンタを制御することで発生させることができます。さらに、ブラシレスDCモータ制御用のPWM波形を発生させることもできます。GPTは汎用タイマとしても使用可能です。ユーザーズマニュアルの「22. 汎用PWMタイマ(GPT)」を参照してください。
GPT用のポートアウトプット イネーブル(POEG)	汎用PWMタイマ(GPT)の出力端子を出力禁止状態とするには、GPT用のポートアウト プットイネーブル(POEG)機能を使用します。ユーザーズマニュアルの「21. GPT用ポートアウトプットイネーブル(POEG)」を参照してください。
低消費電力非同期汎用タイマ(AGT)	低消費電力非同期汎用タイマ(AGT)は、パルスの出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な16ビットタイマです。この16ビットタイマは、リロードレジスタとダウンカウンタで構成されます。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGTレジスタでアクセスが可能です。ユーザーズマニュアルの「23. 低消費電力非同期汎用タイマ(AGT)」を参照してください。

表 1.6 タイマ (2/2)

機能	機能の説明
リアルタイムクロック(RTC)	リアルタイムクロック (RTC) は、カレンダカウントモードとバイナリカウントモードの2 種類のカウントモードを持ちます。これらはレジスタ設定で制御されます。 カレンダカウントモードでは、RTCは2000年から2099年までの100年間のカレンダを内蔵しており、うるう年を自動調整します。 バイナリカウントモードでは、RTCは秒をカウントし、その情報をシリアル値として保持します。バイナリカウントモードは、西暦以外のカレンダに利用可能です。 ユーザーズマニュアルの「24. リアルタイムクロック (RTC)」を参照してください。

表 1.7 通信インタフェース

機能	機能の説明
シリアルコミュニケーションインタ フェース (SCI)	 シリアルコミュニケーションインタフェース (SCI) は、下記の5種類の調歩同期式および同期式シリアルインタフェースとして設定が可能です。 調歩同期式インタフェース (UARTおよび調歩同期式通信インタフェースアダプタ (ACIA)) 8 ビットクロック同期式インタフェース 簡易IIC (マスタのみ) 簡易SPI スマートカードインタフェーススマートカードインタフェースは、電子信号と伝送プロトコルに関してISO/IEC 7816-3規格に準拠しています。 SCIOおよびSCI1はFIFOバッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データの転送速度を個別に設定することが可能です。ユーザーズマニュアルの「28. シリアルコミュニケーションインタフェース (SCI)」を参照してください。
I ² Cバスインタフェース(IIC)	3 チャネル I^2 Cバスインタフェース(IIC)モジュールは、NXP社が提唱する I^2 Cバス(InterIntegrated Circuit Bus)インタフェース機能に準拠しており、そのサブセット機能を提供しています。ユーザーズマニュアルの「29. I^2 Cバスインタフェース(IIC)」を参照してください。
シリアルペリフェラルインタフェース(SPI)	独立した2つのシリアルペリフェラルインタフェース (SPI) チャネルによって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。ユーザーズマニュアルの「31. シリアルペリフェラルインタフェース (SPI)」を参照してください。
拡張シリアルサウンドインタフェース(SSIE)	拡張シリアルサウンドインタフェース(SSIE)の周辺機器は、PCMオーディオデータを送信するため、デジタルオーディオデバイスをシリアルバス経由で本MCUに接続する機能を提供しています。SSIEは最大50MHzのオーディオクロック周波数をサポートしており、各種アプリケーションに適合するスレーブまたはマスタレシーバ/トランスミッタ/トランシーバとして動作可能です。SSIEはレシーバとトランスミッタに8段FIFOバッファを内蔵し、割り込みおよびDMA駆動によるデータ送受信をサポートしています。ユーザーズマニュアルの「33. 拡張シリアルサウンドインタフェース(SSIE)」を参照してください。
CAN (Controller Area Network) モジュール	CAN (Controller Area Network) モジュールは、電磁ノイズの多い応用機器において、複数のスレーブ・マスタ間でメッセージベースのプロトコルを用いたデータの送受信機能を提供します。 CAN モジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠しており、通常のメールボックスモードおよびFIFOモードを送受信用に設定可能な最大32個のメールボックスをサポートしています。標準(11ビット)と拡張(29ビット)の両方のメッセージフォーマットに対応しています。ユーザーズマニュアルの「30. CAN (Controller Area Network) モジュール」を参照してください。
USB2.0 フルスピードモジュール (USBFS)	USB2.0 フルスピードモジュール(USBFS)は、ホストコントローラまたはデバイスコントローラとして動作可能です。本モジュールは、ユニバーサルシリアルバス規格2.0のフルスピード転送とロースピード転送(ホストコントローラのみ)に対応しています。また、USBトランシーバを内蔵しており、ユニバーサルシリアルバス規格2.0で定義されている全転送タイプに対応しています。データ転送用にバッファメモリを内蔵し、最大10本のパイプを使用できます。パイプ1~9に対しては、通信を行う周辺デバイスやユーザシステムに合わせて任意のエンドポイント番号の割り付けが可能です。本MCUは、バッテリチャージング規格のリビジョン1.2に準拠しています。本MCUは5Vで動作するため、USB LDO レギュレータは内蔵USBトランシーバの電源に3.3Vを供給します。ユーザーズマニュアルの「27. USB2.0 フルスピードモジュール(USBFS)」を参照してください。

表 1.8 アナログ

機能	機能の説明
14ビットA/Dコンバータ(ADC14)	逐次比較方式の14ビットA/Dコンバータを内蔵しています。アナログ入力チャネルは最大25チャネルまで選択可能です。変換には温度センサ出力と内部基準電圧を選択できます。A/D変換精度には12ビット変換と14ビット変換が選択可能であり、デジタル値生成における速度と分解能のバランスを最適化できます。ユーザーズマニュアルの「35. 14ビットA/Dコンバータ(ADC14)」を参照してください。
12ビットD/Aコンバータ(DAC12)	出力アンプ付きの12ビットD/Aコンバータ (DAC12) です。ユーザーズマニュアルの「36. 12ビットD/Aコンバータ (DAC12)」を参照してください。
8ビットD/Aコンバータ (DAC8) (ACMPLP用)	本MCUは出力アンプなしの8ビットD/Aコンバータ (DAC8) を内蔵します。DAC8はACMPLPの基準電圧としてのみ使用します。ユーザーズマニュアルの「40.8ビットD/Aコンバータ (DAC8)」を参照してください。
温度センサ(TSN)	デバイス動作の信頼性確保のため、内蔵の温度センサ(TSN)でダイ温度の測定と監視が可能です。このセンサはダイ温度に正比例した電圧を出力するため、ダイ温度と出力電圧はリニアな関係にあります。出力された電圧はADC14で変換されてから、末端の応用機器で使用できます。ユーザーズマニュアルの「37. 温度センサ(TSN)」を参照してください。
低消費電力アナログコンパレータ (ACMPLP)	低消費電力アナログコンパレータ(ACMPLP)は、基準入力電圧とアナログ入力電圧の比較が可能です。比較結果はソフトウェアで読み取ることも、外部に出力することもできます。基準入力電圧は、CMPREFi(i = 0, 1)端子への入力、内部8ビットD/Aコンバータ出力、またはMCU内部に生成された内部基準電圧(Vref)から選択できます。ACMPLPの応答速度は、動作開始前に設定可能です。高速モードを設定すると、応答遅延時間が短くなりますが、電流消費は増加します。低速モードを設定すると、応答遅延時間が長くなりますが、電流消費は低減します。ユーザーズマニュアルの「39. 低消費電力アナログコンパレータ(ACMPLP)」を参照してください。
オペアンプ(OPAMP)	オペアンプ(OPAMP)は、小さいアナログ入力電圧を増幅してその増幅電圧の出力が可能です。入力端子2つと出力端子1つを備えた差動オペアンプユニットが合計で4つ搭載されています。ユーザーズマニュアルの「38. オペアンプ(OPAMP)」を参照してください。

表 1.9 ヒューマンマシーンインタフェース

機能	機能の説明
セグメントLCDコントローラ (SLCDC)	セグメントLCDコントローラ(SLCDC)には下記の機能があります。 A波形またはB波形の選択が可能 LCD駆動電圧生成回路は、内部昇圧方式、容量分割方式、および外部抵抗分割方式の間で切り替えが可能 表示データレジスタの自動読み出しによるセグメント信号とコモン信号の自動出力 FIC回路動作時に生成する基準電圧を16段階から選択可能(コントラスト調整) LCDの点滅が可能 ユーザーズマニュアルの「45. セグメントLCDコントローラ(SLCDC)」を参照してください。
静電容量式タッチセンシング ユニット(CTSU)	静電容量式タッチセンシングユニット (CTSU) は、タッチセンサの静電容量を測定します。 ソフトウェアで静電容量の変化を判定することによって、指などがタッチセンサに接触した ことを検出できます。通常、タッチセンサの電極表面は電気絶縁体で覆われており、指が電 極に直接接触することはありません。ユーザーズマニュアルの「41. 静電容量式タッチセン シングユニット (CTSU)」を参照してください。

表 1.10 データ処理

機能	機能の説明
巡回冗長検査(CRC)演算器	巡回冗長検査(CRC)演算器は、CRCコードを生成してデータエラーを検出します。LSBファーストまたはMSBファーストでの通信用に、CRC演算結果のビットオーダを切り替えることができます。さらに、いくつかのCRC生成多項式が利用可能です。スヌープ機能により、特定のアドレスに対する読み出しと書き込みをモニタできます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントでCRCコードの自動生成が必要となるアプリケーションで役立ちます。ユーザーズマニュアルの「32. 巡回冗長検査(CRC)演算器」を参照してください。
データ演算回路(DOC)	データ演算回路(DOC)は、16ビットのデータを比較、加算、または減算する機能です。 ユーザーズマニュアルの「42. データ演算回路(DOC)」を参照してください。

表 1.11 セキュリティ

機能	機能の説明
セキュアクリプトエンジン5 (SCE5)	 セキュリティアルゴリズム: 対称暗号方式: AES その他のサポート機能: TRNG(真性乱数発生器) ハッシュ値生成: GHASH

機能	機能の説明
機能	 100ピンLQFP、100ピンLGA - 入出力:81 - 入力:3 - プルアップ抵抗:79 - Nチャネルオープンドレイン出力:64 - 5Vトレラント:9 64ピンLQFP、64ピンQFN - 入出力:49 - 入力:3 - ブルアップ抵抗:47 - Nチャネルオープンドレイン出力:36 - 5Vトレラント:7
	- Nチャネルオープンドレイン出力:36

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスは、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、製品型名、メモリ容量、およびパッケージタイプの読み方を示します。表 1.13 に製品一覧を示します。




図 1.2 型名の読み方

表 1.13 製品一覧

製品型名	パッケージコード	コード フラッシュ	データ フラッシュ	SRAM	動作温度
R7FA4M1AB3CFP	PLQP0100KB-B	256KB	8KB	32KB	-40∼+105°C
R7FA4M1AB2CLJ	PTLG0100JA-A				-40 ~ +85°C
R7FA4M1AB3CFM	PLQP0064KB-C				-40∼+105°C
R7FA4M1AB3CNB	PWQN0064LA-A				-40∼+105°C
	PWQN0064LB-B				
R7FA4M1AB3CFL	PLQP0048KB-B				-40∼+105°C
R7FA4M1AB3CNE	PWQN0048KB-A				-40∼+105°C
	PWQN0048KC-A				
R7FA4M1AB3CNF	PWQN0040KC-A				-40∼+105°C
	PWQN0040KD-A				

1.4 機能の比較

表 1.14 機能の比較

	型名	R7FA4M1AB3CFP	R7FA4M1AB2CLJ	R7FA4M1AB3CFM/ R7FA4M1AB3CNB	R7FA4M1AB3CFL/ R7FA4M1AB3CNE	R7FA4M1AB3CNF
端子総数		100	100	64	48	40
パッケージ		LQFP	LGA	LQFP/QFN	LQFP/QFN	QFN
コードフラッシ	ュメモリ			256KB		
データフラッシ	ュメモリ			8KB		
SRAM				32KB		
	パリティ			16KB		
	ECC			16KB		
システム	CPUクロック			48MHz		
	バックアップレジス タ			512バイト		
	ICU			あり		
	KINT		8		5	3
イベント コントロール	ELC			あり		
DMA	DTC			あり		
	DMAC			4		
バス	外部バス			なし		
タイマ	GPT32			2		
	GPT16		6		4	2
	AGT		2		な	l
	RTC			あり		
	WDT/IWDT			あり		
通信	SCI			4		
~	IIC			2		
	SPI			2		1
	SSIE		1		なし	
	QSPI			L なし	0.0	
	SDHI			なし		
	CAN			1		
	USBFS			 あり		
アナログ	ADC14	2	5	18	14	11
,,,,,,	DAC12			1	17	
	DAC8			2		
	ACMPLP			2		1
	OPAMP	4	4	3	1	 なし
	TSN	7			!	<i>4</i> C
НМІ	SLCDC	4com > または8co	38seg m × 34seg	あり 4com × 21seg または8com × 17seg	な	L
	CTSU	2	7	24	15	10
データ処理	CRC	_		あり	-	
	DOC			 あり		
セキュリティ	1			SCE5		
1/0ポート	入出力	8	1	49	33	25
10 m 1	入力		3	3	3	3
	プルアップ抵抗		9	47	31	23
	ハチャネルオープン ドレイン出力		4	36	22	15
	5Vトレラント		9	7	4	2

1.5 端子機能

表 1.15 端子機能 (1/3)

機能	端子名	入出力	説明
電源	VCC	入力	電源端子。システムの電源に接続してください。この端子は0.1µFのコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください。
	VCL	入出力	この端子は、内部電源を安定化するための平滑コンデンサを介してVSS 端子に接続してください。コンデンサは端子近くに配置してください。
	VSS	入力	グランド端子。システムの電源(OV)に接続してください。
	VBATT	入力	バックアップ電源供給端子
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL端子を通じて外部クロック信号の入力
	EXTAL	入力	が可能です。
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUTとXCINの間には、水晶振
	XCOUT	出力	動子を接続してください。
	CLKOUT	出力	クロック出力端子
動作モードコントロール	MD	入力	動作モード設定用の端子。これらの端子の信号レベルは、リセット解除時 の動作モードの遷移中に変更しないでください。
システム制御	RES	入力	リセット信号入力端子。本端子がLowになると、本MCUはリセット状態となります。
CAC	CACREF	入力	測定基準クロックの入力端子
インタラプト	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0~IRQ12, IRQ14, IRQ15	入力	マスカブル割り込み要求端子
KINT	KR00~KR07	入力	キー割り込み入力端子 キー割り込み(KINT)は、キー割り込み入力端子に立ち下がりエッジを 入力することで生成することが可能です。
オンチップデバッグ	TMS	入出力	オンチップエミュレータ用またはバウンダリスキャン用端子
	TDI	入力	
	TCK	入力	
	TDO	出力	
	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子
	SWCLK	入力	シリアルワイヤクロック端子
	SWO	出力	シリアルワイヤトレース出力端子
バッテリバックアップ	VBATWIO0 ∼ VBATWIO2	入出力	VBATTウェイクアップコントロール機能用のウェイクアップ信号出力 VBATTウェイクアップコントロール機能用の外部イベント入力
GPT	GTETRGA, GTETRGB	入力	外部トリガ入力端子
	GTIOC0A ~ GTIOC7A, GTIOC0B ~ GTIOC7B	入出力	インプットキャプチャ、アウトプットキャプチャ、またはPWM出力端子
	GTIU	入力	ホールセンサ入力端子U
	GTIV	入力	ホールセンサ入力端子V
	GTIW	入力	ホールセンサ入力端子W
	GTOUUP	出力	BLDCモータ制御用3相PWM出力(正相U相)
	GTOULO	出力	BLDCモータ制御用3相PWM出力(逆相U相)
	GTOVUP	出力	BLDCモータ制御用3相PWM出力(正相V相)
	GTOVLO	出力	BLDCモータ制御用3相PWM出力(逆相V相)
	GTOWUP	出力	BLDCモータ制御用3相PWM出力(正相W相)
	GTOWLO	出力	BLDCモータ制御用3相PWM出力(逆相W相)
AGT	AGTEE0, AGTEE1	入力	外部イベント入力信号
	AGTIO0, AGTIO1	入出力	外部イベント入力およびパルス出力端子
	AGTO0, AGTO1	出力	パルス出力端子
	AGTOA0, AGTOA1	出力	出力コンペアマッチA出力端子
	AGTOB0, AGTOB1	出力	出力コンペアマッチB出力端子

表 1.15 端子機能 (2/3)

機能	端子名	入出力	説明
RTC	RTCOUT	出力	1Hz/64Hzのクロック出力端子
	RTCIC0~RTCIC2	入力	
SCI	SCK0~SCK2, SCK9	入出力	クロック用の入出力端子(クロック同期式モード)
	RXD0~RXD2, RXD9	入力	受信データ用の入力端子(調歩同期式モード/クロック同期式モード)
	TXD0~TXD2, TXD9	出力	送信データ用の出力端子(調歩同期式モード/クロック同期式モード)
	CTS0_RTS0 ~ CTS2_RTS2, CTS9_RTS9	入出力	送受信の開始制御用の入出力端子(調歩同期式モード/クロック同期式モード)、アクティブLow
	SCL0~SCL2, SCL9	入出力	I ² Cクロック用の入出力端子(簡易IIC)
	SDA0~SDA2, SDA9	入出力	I ² Cデータ用の入出力端子(簡易IIC)
	SCK0~SCK2, SCK9	入出力	クロック用の入出力端子(簡易SPI)
	MISO0~MISO2, MISO9	入出力	データのスレーブ送信用の入出力端子(簡易SPI)
	MOSI0~MOSI2, MOSI9	入出力	データのマスタ送信用の入出力端子(簡易SPI)
	SS0~SS2, SS9	入力	スレーブ選択入力端子(簡易SPI)、アクティブLow
IIC	SCL0, SCL1	入出力	クロック用の入出力端子
	SDA0, SDA1	入出力	データ用の入出力端子
SSIE	SSIBCK0	入出力	SSIEシリアルビットクロック端子
	SSILRCK0/SSIFS0	入出力	ワード選択端子
	SSITXD0	出力	シリアルデータ出力端子
	SSIRXD0	入力	シリアルデータ入力端子
	AUDIO_CLK	入力	オーディオ用の外部クロック端子(入力オーバーサンプリングクロック)
SPI	RSPCKA, RSPCKB	入出力	クロック入出力端子
	MOSIA, MOSIB	入出力	マスタから出力されたデータの入出力端子
	MISOA, MISOB	入出力	スレーブから出力されたデータの入出力端子
	SSLA0, SSLB0	入出力	スレーブ選択用の入出力端子
	SSLA1, SSLA2, SSLA3, SSLB1, SSLB2, SSLB3	出力	スレーブ選択用の出力端子
CAN	CRX0	入力	受信データ
	CTX0	出力	送信データ
USBFS	VSS_USB	入力	グランド端子
	VCC_USB_LDO	入力	USB LDO レギュレータ用の電源端子
	VCC_USB	入出力	入力: USBトランシーバ用の電源端子 出力: USB LDO レギュレータ出力端子。この端子は外部コンデンサに 接続してください。
	USB_DP	入出力	USB内蔵トランシーバD+入出力端子。この端子はUSBバスのD+端子に 接続してください。
	USB_DM	入出力	USB内蔵トランシーバD-入出力端子。この端子はUSBバスのD-端子に接続してください。
	USB_VBUS	入力	USBケーブル接続モニタ端子。USBバスのVBUSに接続してください。 デバイスコントローラ機能選択時のVBUSの接続/切断を検出することが 可能です。
	USB_EXICEN	出力	外部電源(OTG)チップの低消費電力制御信号
	USB_VBUSEN	出力	外部電源チップへのVBUS(5V)供給許可信号
	USB_OVRCURA, USB_OVRCURB	入力	外部オーバーカレント検出信号を接続してください。OTG電源チップとの接続時にはVBUSコンパレータ信号を接続してください。
	USB ID	入力	OTGモード動作時はMicroABコネクタのID入力信号を接続してください。

表 1.15 端子機能 (3/3)

機能	端子名	入出力	説明
アナログ電源	AVCC0	入力	アナログ電源端子
	AVSS0	入力	アナログ電源グランド端子
	VREFH0	入力	アナログ基準電源端子
	VREFL0	入力	基準電源グランド端子
	VREFH	入力	D/Aコンバータ用のアナログ基準電圧源端子
	VREFL	入力	D/Aコンバータ用のアナログ基準グランド端子
ADC14	AN000 ~ AN014, AN016 ~ AN025	入力	A/Dコンバータで処理されるアナログ信号用の入力端子
	ADTRG0	入力	A/D変換を開始する外部トリガ信号用の入力端子、アクティブLow
DAC12	DA0	出力	D/Aコンバータのアナログ出力端子
コンパレータ出力	VCOUT	出力	コンパレータ出力端子
ACMPLP	CMPREF0, CMPREF1	入力	基準電圧入力端子
	CMPIN0, CMPIN1	入力	アナログ電圧入力端子
OPAMP	AMP0+~AMP3+	入力	アナログ電圧入力端子
	AMP0-∼AMP3-	入力	アナログ電圧入力端子
	AMP00~AMP30	出力	アナログ電圧出力端子
CTSU	TS00 ~ TS13, TS17 ~ TS22, TS27 ~ TS31, TS34, TS35	入力	静電容量式タッチ検出端子(タッチ端子)
	TSCAP	_	タッチドライバ用の二次電源端子
I/Oポート	P000 ~ P008, P010 ~ P015	入出力	汎用入出力端子
	P100~P115	入出力	汎用入出力端子
	P200	入力	汎用入力端子
	P201 ~ P206, P212, P213	入出力	汎用入出力端子
	P214, P215	入力	汎用入力端子
	P300~P307	入出力	汎用入出力端子
	P400 ~ P415	入出力	汎用入出力端子
	P500 ~ P505	入出力	汎用入出力端子
	P600 ~ P603, P608 ~ P610	入出力	汎用入出力端子
	P708	入出力	汎用入出力端子
	P808, P809	入出力	汎用入出力端子
	P914, P915	入出力	汎用入出力端子
SLCDC	VL1, VL2, VL3, VL4	入出力	LCD駆動用の電圧端子
	CAPH, CAPL	入出力	LCDコントローラ/ドライバ用のコンデンサ接続端子
	COM0~COM7	出力	LCDコントローラ/ドライバ用のコモン信号出力端子
	SEG00~SEG37	出力	LCDコントローラ/ドライバ用のセグメント信号出力端子

1.6 ピン配置図

図 1.3 ~図 1.9 にピン配置図を示します。




図 1.3 100-pin LQFP のピン配置図(上面図)




図 1.4 100-pin LGA のピン配置図(上面図)




図 1.5 64-pin LQFP のピン配置図(上面図)




図 1.6 64-pin QFN のピン配置図(上面図)




図 1.7 48-pin LQFP のピン配置図(上面図)




図 1.8 48-pin QFN のピン配置図(上面図)




図 1.9 40-pin QFN のピン配置図(上面図)

1.7 端子一覧

	•	•	ピン番	导			Ŕμ				9.	イマ			通信イ	ンタフ	ェース			アナログ		H	МІ
LQFP100	LGA100	LQFP64	QFN64	LQFP48	QFN48	QFN40	電源、システム、クロック、 デバッグ、CAC、VBATT	インタラプト			GPT_OPS, POEG	CPT	RTC	USBFS,CAN	los)IIC	IdS	SSIE	ADC14	DAC12, OPAMP	ACMPLP	SLCDC	стѕи
1	J10	1	1	1	1		CACRE F	IRQ0	P400	AGTIO 1		GTIOC 6A			SCK0 SCK1	SCL0		AUDIO _CLK				SEG04	TS20
2	J9	2	2					IRQ5	P401		GTETR GA	GTIOC 6B		CTX0	CTS0_ RTS0/ SS0 TXD1/ MOSI1/ SDA1	SDA0						SEG05	TS19
3	F6	3	3				VBATW IO0	IRQ4	P402	AGTIO 0/ AGTIO 1			RTCIC0	CRX0	RXD1/ MISO1/ SCL1							SEG06	
4	H10						VBATW IO1		P403	AGTIO 0/ AGTIO 1		GTIOC 3A			CTS1_ RTS1/ SS1			SSIBC K0					TS17
6	G8 H9						VBATW IO2		P404 P405			3B GTIOC	RTCIC2					SSILRC K0/ SSIFS0 SSITXD					
7	F7								P406			1A GTIOC 1B						0 SSIRX D0					
9	G9 G10	4 5	5	3	3	1	VBATT																
10	F10	6	6	4	4	3	XCIN		P215														
11	F9 D9	7	7	5	5	5	XCOUT VSS		P214														
13	E9	9	9	7	7	6	XTAL	IRQ2	P213		GTETR GA	GTIOC 0A			TXD1/ MOSI1/ SDA1								
14	E10	10	10	8	8	7	EXTAL	IRQ3	P212	AGTEE 1	GTETR GB	GTIOC 0B			RXD1/ MISO1/ SCL1								
15	D10	11	11	9	9	8	VCC																
16	F8								P708						RXD1/ MISO1/ SCL1		SSLA3						
17	E8							IRQ8 IRQ9	P415 P414			GTIOC 0A GTIOC 0B					SSLA2 SSLA1						
19	C9								P413			ОВ			CTS0_ RTS0/ SS0		SSLA0						
20	C10								P412						SCK0		RSPCK A						
21	D8	12	12					IRQ4	P411	AGTOA 1	GTOVU P	GTIOC 6A			TXD0/ MOSI0/ SDA0		MOSIA					SEG07	TS07
22	E6	13	13					IRQ5	P410	AGTOB 1	GTOVL O	GTIOC 6B			RXD0/ MISO0/ SCL0		MISOA					SEG08	TS06
23	B10	14	14	10	10			IRQ6	P409		GTOW UP	GTIOC 5A		USB_E XICEN	TXD9/ MOSI9/ SDA9							SEG09	TS05
24	D7	15	15	11	11	9		IRQ7	P408		GTOW LO	GTIOC 5B		USB_ID		SCL0						SEG10	TS04
25	A10	16	16	12	12	10			P407	AGTIO 0			RTCOU T	USB_V BUS	CTS0_ RTS0/ SS0	SDA0	SSLB3		ADTRG 0			SEG11	TS03
26	B8	17	17	13	13	11	VSS_U SB																
27	A9	18	18	14	14	12			P915					USB_D M									

				۲	[?] ン番 ⁻					۲.				9.	ि र			通信イ	ンタフ	ェース			アナログ	,	Н	MI
										ا ″ا BATT																
000		LGA100		LQFP64	QFN64		LQFP48	QFN48	QFN40	電源、システム、クロック デパッグ、CAC、VBATT	インタラプト	10ポート	AGT	GPT_OPS, POEG	GPT	RTC	USBFS,CAN	SCI	2	IdS	SSIE	ADC14	DAC12, OPAMP	ACMPLP	SLCDC	стѕи
28	B9		19		19	15		15	13			P914	٩		- 6	<u> </u>	USB_D P	6	=	0	0	_ q		٩	0)	0
29	A8		20	2	20	16	1	16	14	VCC_U SB																
30	C8	1	21	2	21	17	1	17	15	VCC_U SB_LD																
31	C7		22	2	22	18	1	18		0	IRQ0	P206		GTIU			USB V	RXD0/	SDA1	SSLB1					SEG12	TS01
																	USB_V BUSEN	SCL0								
32	Α7		23	2	23					T	IRQ1	P205	AGTO1	GTIV	GTIOC 4A		USB_O VRCUR A	MOSIO/ SDAO CTS9_ RTS9/ SS9	SCL1	SSLB0					SEG13	TSCAP
33	В7		24	2	24					CACRE F		P204	AGTIO 1	GTIW	GTIOC 4B		USB_O VRCUR B	SCK0 SCK9	SCL0	RSPCK B					SEG14	TS00
34	D6	i										P203			GTIOC 5A			CTS2_ RTS2/ SS2 TXD9/ MOSI9/ SDA9		MOSIB					SEG15	TSCAP
35	C6	i										P202			GTIOC 5B			SCK2 RXD9/ MISO9/ SCL9		MISOB					SEG16	
36	A6			-			ł			VSS																
37	В6									VCC																
38	D5		25	2	25	19	1	19	16	RES																
39	В5		26	2	26	20	2	20	17	MD		P201														
40	A5		27	2	27	21	2	21	18		NMI	P200														
41	C5	i										P307													SEG17	
42	D4			-			+					P306													SEG18	
43	A4			-			+				IRQ8	P305													SEG19	
44	В4		28	2	28						IRQ9	P304			GTIOC										SEG20	TS11
45	C4			\dashv			-					P808			7A										SEG21	
46	A3			-								P809													SEG22	
47	ВЗ		29	2	29		-					P303			GTIOC										SEG03/	TS02
48	B2		30	3	30	22	2	22			IRQ5	P302		GTOUU				TXD2/		SSLB3					COM7 SEG02/	TS08
49	C2	!	31	3	31	23	2	23	19		IRQ6	P301	AGTIO 0	GTOUL O	4A GTIOC 4B			MOSI2/ SDA2 RXD2/ MISO2/		SSLB2					COM6 SEG01/ COM5	TS09
																		SCL2 CTS9_ RTS9/ SS9								
50	A2		32		32	24		24	20	TCK/ SWCLK		P300			0A					SSLB1						
51	A1	-	33	3	33	25	2	25	21	TMS/ SWDIO		P108		GTOUL O	GTIOC 0B			CTS9_ RTS9/ SS9		SSLB0						
52	B1		34	3	34	26	2	26	22	TDO/ SWO/ CLKOU T		P109		GTOVU P	GTIOC 1A		CTX0	SCK1 TXD9/ MOSI9/ SDA9		MOSIB					SEG23	TS10

			ピン番 ^f	}			ر <u>د</u>				タ・	イマ			通信イ	(ンタフ	ェース			アナログ	•	Н	МІ
LQFP100	LGA100	LQFP64	QFN64	LQFP48	QFN48	QFN40	電源、システム、クロック、 デバッグ、CAC、VBATT	インタラプト	いのポート	AGT	GPT_OPS, POEG	GPT	RTC	USBFS,CAN	SCI	2	SPI	SSIE	ADC14	DAC12, OPAMP	ACMPLP	SLCDC	CTSU
53	C3	35	35	27	27	23	TDI	IRQ3	P110	₹	GTOVL O	GTIOC 1B	<u> </u>	CRX0	CTS2_ RTS2/ SS2 RXD9/ MISO9/ SCL9	31	MISOB	, in	₹		_ ∢ VCOUT	SEG24	<u> </u>
54	D3	36	36	28	28	24		IRQ4	P111			GTIOC 3A			SCK2 SCK9		RSPCK B					CAPH	TS12
55	C1	37	37	29	29	25			P112			GTIOC 3B			TXD2/ MOSI2/ SDA2 SCK1		SSLB0	SSIBC K0				CAPL	TSCAP
56	E5	38	38						P113			GTIOC 2A						SSILRC K0/ SSIFS0				SEG00/ COM4	TS27
57 58	D2 E4								P114 P115			GTIOC 2B GTIOC						SSIRX D0 SSITXD				SEG25 SEG26	
59	D1								P608			4A GTIOC 4B						0				SEG27	
61	E3 E2								P609 P610			GTIOC 5A GTIOC 5B										SEG28 SEG29	
62 63	E1	39	39 40	30	30	26 27	VCC VSS																
64	F2								P603			GTIOC 7A			CTS9_ RTS9/ SS9							SEG30	
65	F3								P602			GTIOC 7B			TXD9/ MOSI9/ SDA9							SEG31	
66	F4 F5								P601 P600			GTIOC 6A GTIOC			RXD9/ MISO9/ SCL9 SCK9							SEG32 SEG33	
68	G3	41	41						P107			6B GTIOC 0A										СОМЗ	
70	G2 G1	42	43					KR06 KR05/ IRQ0	P106 P105		GTETR GA	GTIOC 0B GTIOC 1A					SSLA3 SSLA2					COM2	TS34
71	H1	44	44	32	32			KR04/ IRQ1	P104		GTETR GB	GTIOC 1B			RXD0/ MISO0/ SCL0		SSLA1						TS13
72	H3 J1	45	45	33	33	28		KR03 KR02	P103 P102	AGTO0		2A		CTX0	CTS0_ RTS0/ SS0 SCK0		SSLA0 RSPCK		AN019 AN020/		CMPRE F1 CMPIN		
											LO	2B			TXD2/ MOSI2/ SDA2		A		ADTRG 0		1		
74	H2	47	47	35	35	29		KR01/ IRQ1		AGTEE 0		GTIOC 5A			TXD0/ MOSI0/ SDA0 CTS1_ RTS1/ SS1	SDA1	MOSIA		AN021		CMPRE F0	VL2	
75	H4	48	48	36	36	30		KR00/ IRQ2		AGTIO 0		GTIOC 5B			RXD0/ MISO0/ SCL0 SCK1	SCL1	MISOA		AN022		CMPIN 0	VL1	
76 77	K1 J2	49 50	49 50	37	37			IRQ11		AGTOA 0 AGTOB		GTIOC 2A GTIOC		USB_V BUSEN USB_O	TXD1/				AN016 AN017		CMPRE F1 CMPIN		
78	K2	51	51					IRQ12	P502	0	GTIW	2B GTIOC 3B		A USB_O VRCUR	MISO1/				AN018		1 CMPRE F0	SEG36	
			1		1	1								В	SCL1				l				l

				ピン番号					1		1	<i>h</i> .	ि र		1	海伊 /	ンタフ				アナロク	,	Н	МІ
					7			2 F				7	1 ¥			週181	737	<u></u> ^			/ / L/	'	- "	
I DEB100		LGA100	LQFP64	QFN64	LQFP48	QFN48	QFN40	電源、システム、クロック デパッグ、CAC、VBATT	インタラプト	いっポート	AGT	GPT_OPS, POEG	GPT	RTC	NEDIX E USBFS, CAN	SCI	IIC	SPI	SSIE	ADC14	DAC12, OPAMP	ACMPLP	SLCDC	CTSU
79	G4									P503					USB_E XICEN	SCK1				AN023		CMPIN 0	SEG37	
80	G5									P504					USB_ID	CTS1_ RTS1/ SS1				AN024				
81	G6								IRQ14	P505										AN025				
82	КЗ							VCC																
83	J3							VSS																
84	J4		52	52	38	38	31		IRQ7	P015										AN010				TS28
85	K4		53	53	39	39	32			P014										AN009	DA0			
86	J5		54	54	40	40	33	VREFL		P013										AN008	AMP1+			
87	K5		55	55	41	41	34	VREFH		P012										AN007	AMP1-			
88	H5		56	56	42	42	35	AVCC0																
89	H6		57	57	43	43	36	AVSS0																
90	J6		58	58	44	44	37	VREFL	IRQ15	P011										AN006	AMP2+			TS31
91	K6		59	59	45	45	38	0 VREFH		P010										AN005	AMP2-			TS30
92	J7							0		P008										AN014				
93	H7									P007										AN013	AMP3O			
94	G7									P006										AN012	AMP3-			
95	K7								IRQ10	P005										AN011	AMP3+			
96	J8		60	60					IRQ3	P004										AN004	AMP2O			<u> </u>
97	H8		61	61						P003										AN003	AMP10			
98	K8			62	46	46			IRQ2	P002											AMP00			<u> </u>
99	K9			63	47	47	39		IRQ7	P001											AMP0-			TS22
100	K10		64	64	48	48	40		IRQ6	P000											AMP0+			TS21
100	KIU	,	∪ +	U-4	70	70	70			. 000										711000	AWIF OT			1321

2. 電気的特性

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

VCC $(^{1})$ = AVCC0 = VCC_USB $(^{1})$ = VCC_USB_LDO $(^{1})$ = 1.6 \sim 5.5V, VREFH = VREFH0 = 1.6 \sim AVCC0, VBATT = 1.6 \sim 3.6V, VSS = AVSS0 = VREFL = VREFL0 = VSS_USB = 0V, $T_a = T_{opt}$

注 1. 通常は VCC = 3.3V に設定されます。

注 2. USBFS 未使用時

図 2.1 は、タイミング条件を示しています。




図 2.1 入出力タイミング計測条件

各周辺モジュールのタイミング仕様の計測条件は、最適な周辺動作に推奨されるものです。ただし、ユーザ条件に合うように、各端子の駆動能力を調整してください。

同じ機能に使用される各機能端子は、同じ駆動能力を選択してください。各機能端子の I/O 駆動能力が混在する場合、各機能の AC 仕様は保証されません。

2.1 絶対最大定格

表 2.1 絶対最大定格

	項目	シンボル	値	単位
電源電圧		VCC	-0.5~+6.5	V
入力電圧	5V トレラント対応ポート (注1)	V _{in}	-0.3~+6.5	V
	P000~P008, P010~P015		-0.3 ~ AVCC0 + 0.3	V
	その他		-0.3~VCC + 0.3	V
リファレンス電源電原	±	VREFH0	-0.3~+6.5	V
		VREFH		V
VBATT電源電圧		VBATT	-0.5~+6.5	V
アナログ電源電圧		AVCC0	-0.5~+6.5	V
USB電源電圧		VCC_USB	-0.5~+6.5	V
		VCC_USB_LDO	-0.5~+6.5	V
アナログ入力電圧	AN000~AN014使用時	V _{AN}	-0.3 ~ AVCC0 + 0.3	V
	AN016~AN025使用時	7	-0.3~VCC + 0.3	V
LCD電圧	VL1電圧	V _{L1}	-0.3~+2.8	V
	VL2電圧	V _{L2}	-0.3~+6.5	V
	VL3電圧	V _{L3}	-0.3~+6.5	V
	VL4電圧	V _{L4}	-0.3~+6.5	V
動作温度 (注2) (注3)	(注4)	T _{opr}	-40~+105	°C
			-40~+85	
保存温度		T _{stg}	-55 ~ +125	°C

【使用上の注意】 絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

ノイズ干渉による誤動作を防止するには、VCC 端子と VSS 端子の間、AVCC0 端子と AVSS0 端子の間、VCC_USB 端子と VSS_USB 端子の間、VREFH0 端子と VREFL0 端子の間、および VREFH 端子と VREFL 端子の間には周波特性の良いコンデンサを挿入してください。各電源端子になるべく近い場所に約 $0.1\mu F$ のコンデンサを配置し、最も短く重いトレースを使用してください。また、コンデンサは安定容量として接続してください。

VCL 端子は、4.7μF のコンデンサを介して VSS 端子に接続してください。コンデンサは必ず端子近くに配置してください。

デバイスの電源が切れている状態で信号や I/O プルアップ電源を入力しないでください。信号または I/O プルアップの入力による電流注入は、デバイスの故障や異常電流を引き起こし、内部要素を劣化させる恐れがあります。

- 注 1. P205、P206、P400 ~ P404、P407、P408 の各ポートは 5V トレラント対応です。
- 注 2. 2.2.1 Tj/T_a の定義を参照してください。
- 注 3. Ta = +85 ~ +105 ℃の場合のディレーティング動作については、弊社営業担当までお問い合わせください。ディレーティングとは、信頼性向上のための系統的な負荷軽減策です。
- 注 4. 動作温度の上限は、+85℃または +105℃です (製品による)。詳細は、1.3 型名を参照してください。

表 2.2 推奨動作条件

項目	シンボル	値	Min	Тур	Max	単位
電源電圧	VCC ^{(注1) (注2)}	USBFS未使用時	1.6	_	5.5	V
		USBFS使用時 USB レギュレータ無効	VCC_USB	_	3.6	V
		USBFS 使用時 USB レギュレータ有効	VCC_USB _LDO	_	5.5	V
	VSS	•	_	0	_	V
USB電源電圧	VCC_USB	USBFS未使用時	_	VCC	_	V
		USBFS使用時 USB レギュレータ無効 (入力)	3.0	3.3	3.6	V
	VCC_USB_LDO	USBFS未使用時	_	VCC	_	V
		USBFS使用時 USB レギュレータ無効	_	VCC	_	V
		USBFS使用時 USB レギュレータ有効	3.8	_	5.5	V
	VSS_USB		_	0	_	V
VBATT電源電圧	VBATT	バッテリバックアップ 機能未使用時	_	VCC	_	V
		バッテリバックアップ 機能使用時	1.6	_	3.6	V
アナログ電源電圧	AVCC0 (注1) (注2)		1.6	_	5.5	V
	AVSS0		_	0	_	V
	VREFH0	ADC14基準として使用時	1.6	_	AVCC0	V
	VREFL0		_	0	_	V
	VREFH	DAC12基準として使用時	1.6	_	AVCC0	V
	VREFL		_	0	_	V

注 1. 下記の条件で AVCC0 と VCC を使用してください:

VCC \geq 2.2V および AVCC \geq 2.2V のとき、AVCC0 と VCC は動作範囲内で個別に設定可能

VCC < 2.2V $\pm t$ $\pm t$ AVCC0 < 2.2V $\pm t$ $\pm t$ $\pm t$ AVCC0 $\pm t$ $\pm t$

注 2. VCC 端子および AVCC0 端子に電源を投入する場合、両方同時に電源投入するか、最初に VCC 端子、次に AVCC0 端子の順番で電源投入してください。

2.2 DC 特性

2.2.1 Tj/T_aの定義

表 2.3 DC 特性

条件:動作温度 (T_a) が-40~+105℃の製品

項目	シンボル	Тур	Max	単位	測定条件
許容ジャンクション温度	Tj	_	125	°C	High-speed モード
			105 (注1)		Middle-speedモード Low-speedモード Low-voltageモード Subosc-speedモード

注 1. 動作温度の上限は、+85 ℃または +105 ℃です (製品による)。詳細は、1.3 型名を参照してください。型名が動作温度 +85 ℃を示している場合は、Tj の最大値は +105 ℃になります。それ以外の場合 +125 ℃になります。

2.2.2 I/O V_{IH} , V_{IL}

表 2.4 I/O V_{IH}, V_{IL} (1)

条件: VCC = AVCC0 = VCC_USB = VCC_USB_LDO = 2.7 ~ 5.5V、VBATT = 1.6 ~ 3.6V、VSS = AVSS0 = 0V

	項目	シンボル	Min	Тур	Max	単位	測定条件
シュミット	IIC ^(注1) (SMBus を除く)	V_{IH}	VCC × 0.7	_	5.8	V	_
トリガ入力 電圧		V _{IL}	_	_	VCC × 0.3		
电压		ΔV_T	VCC × 0.05	_	_		
	RES, NMI	V _{IH}	VCC × 0.8	_	_		
	IICを除くその他の周辺入力 端子	V _{IL}	_	_	VCC × 0.2		
	210 1	ΔV_{T}	VCC × 0.1	_	_		
入力電圧(シュ	IIC(SMBus) ^(注2)	V _{IH}	2.2	_	_		VCC = 3.6 ~ 5.5V
│ ミット トリガ入力		V _{IH}	2.0	_	_		VCC = 2.7 ~ 3.6V
端子を除く)		V _{IL}	_	_	0.8		_
	5Vトレラント対応ポート	V _{IH}	VCC × 0.8	_	5.8		
	(注3)	V _{IL}	_	_	VCC × 0.2		
	P914, P915	V _{IH}	VCC_USB × 0.8	_	VCC_USB + 0.3		
		V_{IL}	_	_	VCC_USB × 0.2		
	P000~P008、	V _{IH}	AVCC0 × 0.8	_	_		
	P010~P015	V _{IL}	_	_	AVCC0 × 0.2		
	EXTAL	V _{IH}	VCC × 0.8	_	_		
	P000~P008、 P010~P015、P914、P915 を除く入力ポート端子	V _{IL}	_	_	VCC × 0.2		
V _{BATT} 電源選択	P402, P403, P404	V _{IH}	V _{BATT} × 0.8	_	V _{BATT} + 0.3		
時		V _{IL}	_	_	V _{BATT} × 0.2		
		ΔV_{T}	V _{BATT} × 0.05	_	_		

注 1. P205、P206、P400、P401、P407、P408(合計 6 端子)

注 2. P100、P101、P204、P205、P206、P400、P401、P407、P408(合計9端子)

注 3. P205、P206、P400 ~ P404、P407、P408(合計 9 端子)

表 2.5 I/O V_{IH}, V_{IL} (2)

条件: VCC = AVCC0 = VCC_USB = VCC_USB_LDO = 1.6~2.7V、VBATT = 1.6~3.6V、VSS = AVSS0 = 0V

	項目	シンボル	Min	Тур	Max	単位	測定条件
シュミットトリガ	RES#, NMI	V _{IH}	VCC × 0.8	_	_	V	_
入力電圧	│ 周辺入力端子 │	V _{IL}	_	_	VCC × 0.2		
		ΔV _T	VCC × 0.01	_	_		
入力電圧	5Vトレラント対応ポート	V _{IH}	VCC × 0.8	_	5.8		
┃ (シュミット ┃ トリガ入力端子を	(注1)	V _{IL}	_	_	VCC × 0.2		
除く)	P914, P915	V _{IH}	VCC_USB × 0.8	_	VCC_USB + 0.3		
		V _{IL}	_	_	VCC_USB × 0.2		
	P000~P008、	V _{IH}	AVCC0 × 0.8	_	_		
	P010~P015	V _{IL}	_	_	AVCC0 × 0.2		
	EXTAL	V _{IH}	VCC × 0.8	_	_		
	P000~P008、 P010~P015、P914、 P915を除く入力ポート 端子	V _{IL}	_	_	VCC × 0.2		
V _{BATT} 電源選択時	P402, P403, P404	V _{IH}	V _{BATT} × 0.8	_	V _{BATT} + 0.3		
		V _{IL}	_	_	V _{BATT} × 0.2		
		ΔV_T	V _{BATT} × 0.01	_	_		

注 1. P205、P206、P400 ~ P404、P407、P408(合計9端子)

I/O I_{OH} , I_{OL} 2.2.3

	項目		シンボル	Min	Тур	Max	単位		
許容出力電流	ポートP212、P213	_	I _{OH}	_	_	-4.0	mA		
(端子ごとの平均値)			I _{OL}	_	_	4.0	mA		
	ポートP408	低駆動 ^(注1)	I _{OH}	_	_	-4.0	mA		
			I _{OL}	_	_	4.0	mA		
		中駆動	I _{OH}	_	_	-8.0	mA		
		(IICファスト モード) ^(注4) VCC = 2.7~5.5V	I _{OL}	_	_	8.0	mA		
		中駆動 (注2)	I _{OH}	_	_	-20.0	mA		
		VCC = 3.0 ~ 5.5V	I _{OL}	—	_	20.0	mA		
	ポートP409	低駆動 ^(注1)	I _{OH}	_	_	-4.0	mA		
			I _{OL}	_	_	4.0	mA		
		中駆動 (注2)	I _{OH}	_	_	-8.0	mA		
		$VCC = 2.7 \sim 3.0V$	I _{OL}	_	_	8.0	mA		
		中駆動 (注2)	I _{OH}	_	— — -20.0	-20.0	mA		
		VCC = 3.0 ~ 5.5V	I _{OL}	_	_	20.0	mA		
	ポートP100~P115、	低駆動 ^(注1)	I _{OH}	_	_	-4.0	mA		
	P201~P204、P300~P307、 P500~P503、P600~P603、		I _{OL}	_	_	4.0	mA		
	P608~P610、P808、P809	中駆動 (注2)	I _{OH}	_	_				
	(合計41端子)		I _{OL}	_	_	8.0	mA		
	ポートP914、P915	_	I _{OH}	_	_	-4.0	mA		
			I _{OL}	_	_	4.0	mA		
	その他の出力端子 (注3)	低駆動 ^(注1)	I _{OH}	_	_	-4.0	mA		
			I _{OL}	_	_	4.0	mA		
		中駆動 (注2)	I _{OH}	_	_	-8.0	mA		
			I _{OL}	_	_	8.0	mA		

表 2.6 I/O I_{OH}, I_{OL} (2/2)

条件: VCC = AVCC0 = VCC_USB = VCC_USB_LDO = 1.6~5.5V

	項目		シンボル	Min	Тур	Max	単位
許容出力電流	ポートP212、P213	_	I _{OH}		_	-4.0	mA
(端子ごとの最大値)			I _{OL}	_	_	4.0	mA
	ポートP408	低駆動 ^(注1)	I _{OH}	_	_	-4.0	mA
			I _{OL}	_	_	4.0	mA
		中駆動	I _{OH}	_	_	-8.0	mA
		(IICファスト モード) ^(注4)	I _{OL}	_	_	8.0	mA
		VCC = 2.7 ~ 5.5V					
		中駆動 (注2)	I _{OH}	_	_	-20.0	mA
		VCC = 3.0 ~ 5.5V	I _{OL}	_	_	20.0	mA
	ポートP409	低駆動 (注1)	I _{OH}	_	_	-4.0	mA
			I _{OL}	_	_	4.0	mA
		中駆動 (注2)	I _{OH}	_	_	-8.0	mA
		$VCC = 2.7 \sim 3.0V$	I _{OL}	_	_	8.0	mA
		中駆動 (注2)	I _{OH}	_	_	-20.0	mA
		VCC = 3.0 ~ 5.5V	I _{OL}	_	_	20.0	mA
	ポートP100~P115、	低駆動 (注1) 中駆動 (注2)	I _{OH}	_	_	-4.0	mA
	P201~P204、P300~P307、 P500~P503、P600~P603、		I _{OL}	_	_	4.0	mA
	P608~P610、P808、P809		I _{OH}	_	_	-4.0	mA
	(合計41端子)		I _{OL}	_	_	8.0	mA
	ポートP914、P915	_	I _{OH}	_	_	-4.0	mA
			I _{OL}	_	_	4.0	mA
	その他の出力端子 (注3)	低駆動 ^(注1)	I _{OH}	_	_	-4.0	mA
			I _{OL}	_	_	4.0	mA
		中駆動 (注2)	I _{OH}	_	_	-8.0	mA
			I _{OL}	_	_	8.0	mA
許容出力電流	ポートP000~P008、P010~	P015の総和	ΣI _{OH (max)}	_	_	-30	mA
(全端子の最大値)			ΣI _{OL (max)}		_	30	mA
	ポートP914、P915		ΣI _{OH (max)}	_	_	-2.0	mA
			ΣI _{OL (min)}	_	_	2.0	mA
	全出力端子の総和 ^(注5)		ΣI _{OH (max)}	_	_	-60	mA
			ΣI _{OL (max)}	_	_	60	mA

【使用上の注意】 本 MCU の信頼性を確保するため、出力電流値はこの表の値を超えないようにしてください。平均出力電流は、100µs の間に計測した電流の平均値を意味します。

- 注 1. PmnPFS レジスタのポート駆動能力ビットで低駆動が選択されている場合の値です。
- 注 2. PmnPFS レジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。
- 注3. 入力ポートである P200、P214、P215 を除きます。
- 注 4. PmnPFS レジスタのポート駆動能力ビットで IIC ファストモードに対して中駆動が選択されている場合の値です。
- 注 5. CTSU の許容出力電流の詳細については、2.11 CTSU 特性を参照してください。

I/O V_{OH}、V_{OL}、その他の特性 2.2.4

	項目		シンボル	Min	Тур	Max	単位	測定条件
出力電圧	IIC ^(注1)		V _{OL}	_	_	0.4	V	I _{OL} = 3.0mA
			V _{OL} ^(注2) (注5)	_	_	0.6		I _{OL} = 6.0mA
	ポートP408、P409 ^{(注2) (注3)}		V _{OH}	VCC - 1.0	_	_		I _{OH} = -20mA
			V _{OL}	_	_	1.0		I _{OL} = 20mA
	ポートP000~P008、	低駆動	V _{OH}	AVCC0 - 0.8	_	_		I _{OH} = -2.0mA
	P010~P015		V _{OL}	_	_	0.8		I _{OL} = 2.0mA
		中駆動	V _{OH}	AVCC0 - 0.8	_	_		I _{OH} = -4.0mA
			V _{OL}	_	_	0.8		I _{OL} = 4.0mA
	ポートP914、P915		V _{OH}	VCC_USB - 0.8	_	_		I _{OH} = -2.0mA
			V _{OL}	_	_	0.8		I _{OL} = 2.0mA
	他の出力端子 ^(注4)	低駆動	V _{OH}	VCC - 0.8	_	_		I _{OH} = -2.0mA
			V _{OL}	_	_	0.8		I _{OL} = 2.0mA
		中駆動 (注6)	V _{OH}	VCC - 0.8	_	_		I _{OH} = -4.0mA
			V _{OL}	_	_	0.8		I _{OL} = 4.0mA

- 注 1. P100、P101、P204、P205、P206、P400、P401、P407、P408(合計9端子)
- PmnPFS レジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。 注 2.
- 特性データに基づき、製品試験は行っていません。 注 3.
- 注 4. 入力ポートである P200、P214、P215 を除きます。
- 注 5. PmnPFS レジスタの P408 に対するポート駆動能力ビットで IIC に対して中駆動が選択されている場合の値です。
- 注 6. P212、P213 を除く

表 2.8 I/O V_{OH}, V_{OL} (2)

条件: VCC = AVCC0 = VCC_USB = VCC_USB_LDO = 2.7~4.0V

	項目		シンボル	Min	Тур	Max	単位	測定条件
出力電圧	IIC ^(注1)		V _{OL}	_	_	0.4	V	I _{OL} = 3.0mA
	ポートP408、P409 ^(注2) (注3)		V _{OL} (注2) (注5)	_	_	0.6		I _{OL} = 6.0mA
			V _{OH}	VCC - 1.0	_	_		I _{OH} = -20mA VCC = 3.3V
			V _{OL}	_	_	1.0		I _{OL} = 20mA VCC = 3.3V
	ポートP000~P008、	低駆動	V _{OH}	AVCC0 - 0.5	_	_		I _{OH} = -1.0mA
	P010~P015	010~P015	V _{OL}	_	_	0.5		I _{OL} = 1.0mA
		中駆動	V _{OH}	AVCC0 - 0.5	_	_		I _{OH} = -2.0mA
			V _{OL}	_	_	0.5		I _{OL} = 2.0mA
	ポートP914、P915		V _{OH}	VCC_USB - 0.5	_	_		I _{OH} = -1.0mA
			V _{OL}	_	_	0.5		I _{OL} = 1.0mA
	その他の出力端子(注	低駆動	V _{OH}	VCC - 0.5	_	_		I _{OH} = -1.0mA
	4)		V _{OL}	_	_	0.5		I _{OL} = 1.0mA
		中駆動 (注6)	V _{OH}	VCC - 0.5	_	_		I _{OH} = -2.0mA
			V _{OL}	_	_	0.5		I _{OL} = 2.0mA

- 注 1. P100、P101、P204、P205、P206、P400、P401、P407、P408(合計 9 端子)
- 注 2. PmnPFS レジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。
- 注3. 特性データに基づき、製品試験は行っていません。
- 注 4. 入力ポートである P200、P214、P215 を除きます。
- 注 5. PmnPFS レジスタの P408 に対するポート駆動能力ビットで IIC に対して中駆動が選択されている場合の値です。
- 注 6. P212、P213 を除く

表 2.9 I/O V_{OH} , V_{OL} (3) 条件: VCC = AVCC0 = VCC_USB = VCC_USB_LDO = $1.6 \sim 2.7 \text{V}$

項目		シンボル	Min	Тур	Max	単位	測定条件	
出力電圧	ポートP000~P015	低駆動	V _{OH}	AVCC0 - 0.3	_	_	V	I _{OH} = -0.5mA
			V _{OL}	_	_	0.3		I _{OL} = 0.5mA
		中駆動	V _{OH}	AVCC0 - 0.3	_	_		I _{OH} = -1.0mA
			V _{OL}	_	_	0.3		I _{OL} = 1.0mA
	ポートP914、P915		V _{OH}	VCC_USB - 0.3	_	_		I _{OH} = -0.5mA
			V _{OL}	_	_	0.3		I _{OL} = 0.5mA
	その他の出力端子	低駆動	V _{OH}	VCC - 0.3	_	_		I _{OH} = -0.5mA
	(注1)		V _{OL}	_	_	0.3		I _{OL} = 0.5mA
		中駆動 (注2)	V _{OH}	VCC - 0.3	_	_		I _{OH} = -1.0mA
			V _{OL}	_	_	0.3		I _{OL} = 1.0mA

入力ポートである P200、P214、P215 を除きます。 注 1.

P212、P213 を除く 注 2.

表 2.10 I/Oその他の特性

条件: VCC = AVCC0 = 1.6~5.5V

	項目	シンボル	Min	Тур	Max	単位	測定条件
入力リーク電流	RES, P200, P214, P215	I _{in}	_	_	1.0	μΑ	V _{in} = 0V V _{in} = VCC
スリーステートリーク 電流(オフ状態)	5Vトレラント対応ポート	I _{TSI}	_	_	1.0	μA	V _{in} = 0V V _{in} = 5.8V
	その他のポート (ポートP200、P214、P215、 および5Vトレラントポートを 除く)		_	_	1.0		V _{in} = 0V V _{in} = VCC
入力プルアップ抵抗	全ポート (ポートP200、P214、P215、 P914、P915を除く)	R _U	10	20	50	kΩ	V _{in} = 0V
入力容量	P914、P915、 P100~P103、P111、P112、 P200	C _{in}	_		30	pF	$V_{in} = 0V$ f = 1MHz $T_a = 25$ °C
	その他の入力端子		_	_	15		

2.2.5 低駆動能力の入出力端子出力特性




図 2.2 低駆動出力選択時の T_a = 25 ℃での V_{OH}/V_{OL} および I_{OH}/I_{OL} 電圧特性(参考データ)




図 2.3 低駆動出力選択時の VCC = 1.6V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性 (参考データ)




図 2.4 低駆動出力選択時の VCC = 2.7V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)




図 2.5 低駆動出力選択時の VCC = 3.3V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)




図 2.6 低駆動出力選択時の VCC = 5.5V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)

2.2.6 中駆動能力の入出力端子出力特性




図 2.7 中駆動出力選択時の T_a = 25 ℃での V_{OH}/V_{OL} および I_{OH}/I_{OL} 電圧特性(参考データ)




図 2.8 中駆動出力選択時の VCC = 1.6V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性 (参考データ)




図 2.9 中駆動出力選択時の VCC = 2.7V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)




図 2.10 中駆動出力選択時の VCC = 3.3V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)




図 2.11 中駆動出力選択時の VCC = 5.5V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)

2.2.7 中駆動能力の P408、P409 入出力端子出力特性




図 2.12 中駆動出力選択時の T_a = 25 ℃での V_{OH}/V_{OL} および I_{OH}/I_{OL} 電圧特性(参考データ)




図 2.13 中駆動出力選択時の VCC = 2.7V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)




図 2.14 中駆動出力選択時の VCC = 3.3V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)




図 2.15 中駆動出力選択時の VCC = 5.5V での V_{OH}/V_{OL} および I_{OH}/I_{OL} 温度特性(参考データ)

2.2.8 IIC 入出力端子出力特性




図 2.16 T_a = 25 $^{\circ}$ Cでの V_{OH}/V_{OL} および I_{OH}/I_{OL} 電圧特性

2.2.9 動作電流とスタンバイ電流

表 2.11 動作電流とスタンパイ電流 (1) (1/2)

条件: VCC = AVCC0 = 1.6~5.5V

			項目		シンボル	Typ (注10)	Max	単位	測定条件
消費電流	High-speed	通常モード	すべての周辺クロックが	ICLK = 48MHz	Icc	8.3	_	mA	(注7)
(注1)	モード (注2)		無効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 32MHz		5.8	_		
			2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	ICLK = 16MHz		3.5	_		
				ICLK = 8MHz		2.2	_		
			すべての周辺クロックが	ICLK = 48MHz		16.4	_		
			無効、CoreMarkコードは フラッシュから実行 ^(注5)	ICLK = 32MHz		11.3	_		
			2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	ICLK = 16MHz		6.4	_		
				ICLK = 8MHz		4.0	_		
			すべての周辺クロックが	ICLK = 48MHz		18.5	_		(注9)
			有効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 32MHz		13.8	_		(注8)
				ICLK = 16MHz		7.7	_		
				ICLK = 8MHz		4.5	_		
			すべての周辺クロックが 有効 コードはSRAMか	ICLK = 48MHz		_	50.0		(注9)
			有効、コードはSRAMか ら実行 ^(注5)						
		スリープモード	すべての周辺クロックが	ICLK = 48MHz		3.3	_		(注7)
			無効 (注5)	ICLK = 32MHz		2.4	_		
				ICLK = 16MHz		1.8	_		
				ICLK = 8MHz		1.4	_		
			すべての周辺クロックが	ICLK = 48MHz		13.4	_		(注9)
			有効 ^(注5) 	ICLK = 32MHz		10.4	_		(注8)
				ICLK = 16MHz		6.0	_		
				ICLK = 8MHz		3.6	_		
		BGO動作時の増加				2.5	_		_
	Middle-speed	通常モード	すべての周辺クロックが	ICLK = 12MHz	I _{CC}	2.5	_	mA	(注7)
	モード (注2)		無効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 8MHz		2.0	_		
				ICLK = 1MHz		0.9	_		
			すべての周辺クロックが	ICLK = 12MHz		4.7	_		
			無効、CoreMarkコードは フラッシュから実行 ^(注5)	ICLK = 8MHz		3.7	_		
				ICLK = 1MHz		1.2	_		
			すべての周辺クロックが	ICLK = 12MHz		5.7	_		(注8)
			有効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 8MHz		4.3	_		
				ICLK = 1MHz		1.5	_		
			すべての周辺クロックが 有効、コードはSRAMか ら実行 ^(注5)	ICLK = 12MHz		_	20.0	_	
		スリープモード	すべての周辺クロックが	ICLK = 12MHz	1	1.2	_	1	(注7)
			無効 (注5)	ICLK = 8MHz	1	1.2	_	1	
				ICLK = 1MHz	1	0.8	_	1	
			すべての周辺クロックが	ICLK = 12MHz	1	4.4	_	1	(注8)
			有効 (注5)	ICLK = 8MHz	1	3.4	_	1	
				ICLK = 1MHz	1	1.4	_	1	
		BGO動作時の増加	L	I	=	2.5	_	1	_

表 2.11 動作電流とスタンパイ電流 (1) (2/2)

条件: VCC = AVCC0 = 1.6~5.5V

			項目		シンボル	Typ (注10)	Max	単位	測定条件
消費電流 (注1)	Low-speed モード ^(注3)	通常モード	すべての周辺クロックが 無効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 1MHz	I _{CC}	0.4	_	mA	(注7)
			すべての周辺クロックが 無効、CoreMarkコードは フラッシュから実行 ^(注5)	ICLK = 1MHz		0.6	_		
			すべての周辺クロックが 有効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 1MHz		1.0	_		(注8)
			すべての周辺クロックが 有効、コードはSRAMか ら実行 ^(注5)	ICLK = 1MHz		_	2.2		
		スリープモード	すべての周辺クロックが 無効 ^(注5)	ICLK = 1MHz		0.3	_		(注7)
			すべての周辺クロックが 有効 ^(注5)	ICLK = 1MHz		0.9	_		(注8)
	Low-voltage モード ^(注3)	通常モード	すべての周辺クロックが 無効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 4MHz	I _{CC}	1.7	_	mA	(注7)
			すべての周辺クロックが 無効、CoreMarkコードは フラッシュから実行 ^(注5)	ICLK = 4MHz		2.8	_	-	
			すべての周辺クロックが 有効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 4MHz		3.0	_		(注8)
			すべての周辺クロックが 有効、コードはSRAMか ら実行 ^(注5)	ICLK = 4MHz		_	8.0		
		スリープモード	すべての周辺クロックが 無効 ^(注5)	ICLK = 4MHz		1.3	_		(注7)
			すべての周辺クロックが 有効 ^(注5)	ICLK = 4MHz		2.5	_		(注8)
	Subosc-speed モード ^(注4)	通常モード	すべての周辺クロックが 無効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 32.768kHz	I _{CC}	8.5	_	μА	(注8)
			すべての周辺クロックが 有効、(1) コードは フラッシュから実行 ^(注5)	ICLK = 32.768kHz		14.9	_		
			すべての周辺クロックが 有効、コードはSRAMか ら実行 ^(注5)	ICLK = 32.768kHz		_	83.0		
		スリープモード	すべての周辺クロックが 無効 ^(注5)	ICLK = 32.768kHz		5.0	_		
			すべての周辺クロックが 有効 ^(注5)	ICLK = 32.768kHz		11.4	_		

- 注 1. 消費電流値には、全端子からの出力充放電電流は含まれません。内部プルアップ MOS が OFF 状態のとき、この値が適用されます。
- 注 2. クロックソースは HOCO です。
- 注 3. クロックソースは MOCO です。
- 注 4. クロックソースはサブクロック発振器です。
- 注 5. BGO 動作は含まれません。
- 注 6. プログラム実行中に、データ保管のためのフラッシュメモリのプログラム/イレースを実行した場合の増加分です。
- 注7. FCLK、PCLKA、PCLKB、PCLKC、PCLKD は、64 分周に設定されています。
- 注 8. FCLK、PCLKA、PCLKB、PCLKC、PCLKD は、ICLK と同じ周波数です。
- 注 9. FCLK、PCLKB は、2 分周に設定されています。PCLKA、PCLKC、PCLKD は、ICLK と同じ周波数です。
- 注 10. VCC = 3.3V




図 2.17 High-speed 動作モードにおける電圧依存性(参考データ)




図 2.18 Middle-speed 動作モードにおける電圧依存性(参考データ)




図 2.19 Low-speed モードにおける電圧依存性(参考データ)




図 2.20 Low-voltage モードにおける電圧依存性(参考データ)




図 2.21 Subosc-speed モードにおける電圧依存性(参考データ)

動作電流とスタンバイ電流(2) 表 2.12

条件: VCC = AVCC0 = 1.6~5.5V

	項目		シン ボル	Typ (注4)	Max	単位	測定条件
消費電流	ソフトウェアスタ	T _a = 25°C	I _{CC}	0.8	4.5	μΑ	_
(注1)	ンバイモード (注2)	T _a = 55°C		1.3	7.1		
		T _a = 85°C		3.5	20.2		
		T _a = 105°C		8.7	53.7		
	低速オンチップオミ RTC動作時増加分			0.5	_		_
	サブクロック発振器 時増加分 ^(注3)	器でのRTC動作		0.4	_		SOMCR.SODRV[1:0] = 11b (低消費電力モード3)
				1.2	_		SOMCR.SODRV[1:0] = 00b (通常モード)

- 注 1. 消費電流値には、全端子からの出力充放電電流は含まれません。内部プルアップ MOS が OFF 状態のとき、この値が適用さ れます。 IWDT と LVD は動作していません。
- 注 2.
- サブ発振回路または低速オンチップオシレータの電流を含みます。 注3.
- 注 4. **VCC = 3.3V**




図 2.22 すべての SRAM がオンのソフトウェアスタンバイモード時の温度依存性(参考データ)

表 2.13 動作電流とスタンバイ電流 (3)

条件: VCC = AVCC0 = 0V、VBATT = 1.6~3.6V、VSS = AVSS0 = 0V

	項目		シン ボル	Тур	Max	単位	測定条件
消費電流	VCCがオフのとき	T _a = 25°C	I _{CC}	0.8	_	μΑ	VBATT = 2.0V
(注1)	のRTC動作	T _a = 55°C		0.9	_		SOMCR.SORDRV[1:0] = 11b (低消費電力モード3)
		T _a = 85°C		1.0	_		(BAIX BAIX C T O)
		T _a = 105°C		1.1	_		
		T _a = 25°C		0.9	_	- - -	VBATT = 3.3V
		T _a = 55°C		1.0	_		SOMCR.SORDRV[1:0] = 11b (低消費電力モード3)
		T _a = 85°C		1.1	_		(四月夏电力 1 1 0)
		T _a = 105°C		1.2	_		
		T _a = 25°C		1.5	_		VBATT = 2.0V
		T _a = 55°C		1.7	_		SOMCR.SORDRV[1:0] = 00b (通常モード)
		T _a = 85°C		2.0	_	(221) - 1 /	(With C II)
		T _a = 105°C		2.2	_		
		T _a = 25°C		1.6	_		VBATT = 3.3V
		T _a = 55°C		1.8	_		SOMCR.SORDRV[1:0] = 00b (通常モード)
		T _a = 85°C		2.1	_		(Marie I)
		T _a = 105°C		2.3	_		

注 1. 消費電流値には、全端子からの出力充放電電流は含まれません。内部プルアップ MOS が OFF 状態のとき、この値が適用されます。




図 2.23 VCC オフ時の RTC 動作の温度依存性(参考データ)

表 2.14 動作電流とスタンパイ電流 (4)

条件: VCC = AVCC0 = 1.6~5.5V、VREFH0 = 2.7V~AVCC0

	項目		シンボル	Min	Тур	Max	単位	測定条件
アナログ電源	A/D変換中(高速変換時)		I _{AVCC}	_	_	3.0	mA	_
電流	A/D変換中(低速変換時)			_	_	1.0	mA	_
	D/A変換中(1チャネル当り) (注1)		_	0.4	0.8	mA	_
	A/D、D/A変換待機時(全コ	-二ット) ^(注6)		_	_	1.0	μA	
リファレンス	A/D変換中		I _{REFH0}	_	_	150	μA	_
電源電流	A/D変換待機時(全ユニッ	(-)		_	_	60	nA	_
	D/A変換中		I _{REFH}	_	50	100	μA	_
	D/A変換待機時(全ユニッ	(-)		_	_	100	μA	_
			I _{TNS}	_	75	_	μA	_
低消費電力	ウィンドウモード		I _{CMPLP}	_	15	_	μA	_
アナログ コンパレータの	コンパレータ High-speed モ	− ⊦		_	10	_	μA	_
動作電流	コンパレータLow-speedモ			_	2	_	μA	_
	DAC8を使用したコンパレ-	ータ Low-speed モード		_	820	_	μA	_
オペアンプの	低消費電力モード	1ユニット動作時	I _{AMP}	_	2.5	4.0	μA	_
動作電流		2ユニット動作時		_	4.5	8.0	μA	_
		3ユニット動作時		_	6.5	11.0	μA	_
		4ユニット動作時		_	8.5	14.0	μA	_
	High-speedモード	1ユニット動作時		_	140	220	μA	_
		2ユニット動作時		_	280	410	μA	_
		3ユニット動作時		_	420	600	μA	_
		4ユニット動作時		_	560	780	μA	_
LCD動作電流	外部抵抗分割方式 f _{LCD} = f _{SUB} = 128Hz、1/3/	バイアス、4時分割	I _{LCD1} (注5)	_	0.34	_	μА	_
	内部昇圧方式(VLCD.VLCI f _{LCD} = f _{SUB} = 128Hz、1/3/	O = 04) バイアス、4時分割	I _{LCD2} (注5)	_	0.92	_	μА	_
	容量分割方式 f _{LCD} = f _{SUB} = 128Hz、1/3	バイアス、4時分割	I _{LCD3} (注5)	_	0.19	_	μА	_
USB動作電流	以下の設定および条件での ホストコントローラ動作 定 バルク OUT転送 (64 バイバルク IN転送 (64 バイト・ USBポートから1メート 周辺デバイスを接続	をフルスピードモードに設 ′ト)×1 ·)×1	lusbH (注2)	_	4.3 (VCC) 0.9 (VCC_USB) (注4)	_	mA	_
	以下の設定および条件での デバイスコントローラ動設定バルク OUT転送(64バイバルク IN転送(64バイト・USBポートから1メート、ホストデバイスを接続	作をフルスピードモードに ´ト) × 1 ·) × 1	l _{USBF} (注2)	_	3.6 (VCC) 1.1 (VCC_USB) (注4)	_	mA	_
	以下の設定および条件での ・デバイスコントローラ動 設定(USB_DP端子をプ ・ソフトウェアスタンバイ ・USBポートから1メート ホストデバイスを接続	作をフルスピードモードに ルアップ) モード	I _{SUSP} (注3)	_	0.35 (VCC) 170 (VCC_USB) (注4)	_	μА	_

- 注 1. D/A 変換の電源電流値には、リファレンス電源電流も含まれています。
- 注 2. USBFS のみの消費電流です。
- 注 3. 強制待ち状態における本 MCU の電流消費に加え、USB_DP 端子のプルアップ抵抗からホストデバイス側のプルダウン抵抗 へ供給される電流を含みます。
- 注 4. VCC = VCC_USB = 3.3V のとき
- 注 5. LCD コントローラのみの電流です。LCD パネルを流れる電流は含みません。
- 注 6. 本 MCU がソフトウェアスタンドバイモードの場合または MSTPCRD.MSTPD16(ADC140 モジュールストップビット)が モジュールストップ状態の場合

2.2.10 VCC 立ち上がり/立ち下がり勾配とリップル周波数

表 2.15 立ち上がり/立ち下がり勾配の特性

条件: VCC = AVCC0 = 0~5.5V

	項目	シンボル	Min	Тур	Max	単位	測定条件
電源投入時のVCC	起動時電圧モニタ0リセット無効 (通常の起動)	SrVCC	0.02	_	2	ms/V	_
立ち上がり勾配	起動時電圧モニタ0リセット有効 ^(注1)		0.02	_	_		
	SCI/USBブートモード ^(注2)		0.02	-	2		

注 1. OFS1.LVDAS = 0 のとき

注 2. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧モニタ 0 からのリセットは無効です。

表 2.16 立ち上がり/立ち下がり勾配とリップル周波数特性

条件: VCC = AVCC0 = VCC_USB = 1.6~5.5V

リップル電圧は、VCC上限(5.5V)と下限(1.6V)の範囲内で、許容リップル周波数 $f_{r(VCC)}$ を満たす必要があります。 VCC変動がVCC \pm 10%を超える場合は、許容電圧変動立ち上がり/立ち下がり勾配 dt/dVCC を満たす必要があります。

項目	シンボル	Min	Тур	Max	単位	測定条件
許容リップル周波数	f _{r (VCC)}		_	10	kHz	
		_	_	1	MHz	☑ 2.24 V _{r (VCC)} ≦VCC × 0.08
		_	_	10	MHz	図 2.24 V _{r (VCC)} ≦ VCC × 0.06
許容電圧変動立ち上がり/立ち下が り勾配	dt/dVCC	1.0	_	_	ms/V	VCC変動がVCC ± 10% を超える場合




図 2.24 リップル波形

2.3 AC 特性

2.3.1 周波数

表 2.17 High-speed 動作モードでの動作周波数

条件: VCC = AVCC0 = 2.4~5.5V

	項目		シンボル	Min	Тур	Max ^(注5)	単位
動作周波数	システムクロック(ICLK) ^(注4)	2.7~5.5V	f	0.032768	_	48	MHz
		2.4~2.7V		0.032768 0.032768	_	16	
	フラッシュインタフェースクロック	2.7~5.5V			_	32	
	(FCLK) ^(注1) (注2) (注4)	2.4~2.7V		0.032768	_	16	
	周辺モジュールクロック(PCLKA)	2.7~5.5V		_		48	
	(注4)	2.4~2.7V		_	_	16	
	周辺モジュールクロック(PCLKB)	2.7~5.5V		_	_	32	
	(注4)	2.4~2.7V		_	_	16	
	周辺モジュールクロック(PCLKC)	2.7~5.5V		_	_	64	
	(注3) (注4)	2.4~2.7V		_	_	16	
	周辺モジュールクロック(PCLKD)	2.7~5.5V	1	_	_	64	
	(注4)	2.4~2.7V	1	_	_	16	1

- 注 1. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。フラッシュメモリのプログラム/イレース時に FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の FCLK の周波数精度は \pm 3.5% とします。クロックソースの周波数精度を確認してください。
- 注 3. 14 ビット A/D コンバータ使用時の PCLKC 下限周波数は、2.4V 以上で 4MHz、2.4V 未満で 1MHz です。
- 注 4. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係については、ユーザーズマニュアルの「8. クロック発生回路」を参照してください。
- 注 5. 動作周波数の最大値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.22 クロックタイミングを参照してください。

表 2.18 Middle-speed 動作モードでの動作周波数

条件: VCC = AVCC0 = 1.8~5.5V

	項目		シンボル	Min	Тур	Max ^(注5)	単位					
動作周波数	システムクロック(ICLK) ^(注4)	2.7~5.5V	f	0.032768	_	12	MHz					
		2.4~2.7V		0.032768	_	12						
		1.8~2.4V		0.032768	—	8						
	フラッシュインタフェースクロック	2.7~5.5V		0.032768	_	12						
	(FCLK) (注1) (注2) (注4)	2.4~2.7V		0.032768	_	12						
		1.8~2.4V		0.032768	_	8						
	周辺モジュールクロック(PCLKA)	2.7~5.5V		_	_	12						
	(注4)	2.4~2.7V		_	_	12						
		1.8~2.4V		_	_	8						
	周辺モジュールクロック(PCLKB)	2.7~5.5V		_	_	12						
	(注4)	2.4~2.7V		_	<u> </u>	12						
		1.8~2.4V		_	_	8						
	周辺モジュールクロック(PCLKC)	2.7~5.5V		_	_	12						
	(注3) (注4)	2.4~2.7V		_	_	12						
		1.8~2.4V		_	_	8						
	周辺モジュールクロック(PCLKD)	2.7~5.5V							_	<u> </u>	12	
	(注4)	2.4~2.7V							_	—	12	
		1.8~2.4V		_	<u> </u>	8						

- 注 1. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。フラッシュメモリのプログラム/イレース時に FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の FCLK の周波数精度は \pm 3.5% とします。クロックソースの周波数精度を確認してください。
- 注 3. 14 ビット A/D コンバータ使用時の PCLKC 下限周波数は、2.4V 以上で 4MHz、2.4V 未満で 1MHz です。
- 注 4. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係については、ユーザーズマニュアルの「8. クロック発生回路」を参照してください。
- 注 5. 動作周波数の最大値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.22 クロックタイミングを参照してください。

表 2.19 Low-speed 動作モードでの動作周波数

条件: VCC = AVCC0 = 1.8~5.5V

	項目		シンボル	Min	Тур	Max ^(注4)	単位
動作周波数	システムクロック(ICLK) ^(注3)	1.8~5.5V	f	0.032768	_	1	MHz
	フラッシュインタフェースクロック(FCLK) (注1) (注3)	1.8 ~ 5.5V		0.032768	_	1	
	周辺モジュールクロック(PCLKA) ^(注3)	1.8~5.5V		_	_	1	
	周辺モジュールクロック(PCLKB) ^(注3)	1.8~5.5V		_	_	1	
	周辺モジュールクロック(PCLKC) ^{(注2)(注3)}	1.8 ~ 5.5V		1	_	1	
	周辺モジュールクロック(PCLKD) ^(注3)	1.8 ~ 5.5V		_	_	1	

- 注 1. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。
- 注 2. A/D コンバータ使用時における PCLKC 下限周波数は 1MHz です。
- 注 3. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係については、ユーザーズマニュアルの「8. クロック発生回路」を参照してください。
- 注 4. 動作周波数の最大値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.22 クロックタイミングを参照してください。

表 2.20 Low-voltage動作モードでの動作周波数

条件: VCC = AVCC0 = 1.6~5.5V

	項目		シンボル	Min	Тур	Max ^(注5)	単位
動作周波数	システムクロック(ICLK) ^(注4)	1.6~5.5V	f	0.032768	_	4	MHz
	フラッシュインタフェースクロック (FCLK) (注1) (注2) (注4)	1.6~5.5V		0.032768	_	4	
	周辺モジュールクロック(PCLKA) ^(注4)	1.6~5.5V		_	_	4	
	周辺モジュールクロック(PCLKB) ^(注4)	1.6~5.5V		_	_	4	
	周辺モジュールクロック(PCLKC) ^{(注3)(注4)}	1.6~5.5V		_	_	4	
	周辺モジュールクロック(PCLKD) ^(注4)	1.6~5.5V		_	_	4	

- 注 1. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。フラッシュメモリのプログラム/イレース時に FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の FCLK の周波数精度は \pm 3.5% とします。クロックソースの周波数精度を確認してください。
- 注 3. 14 ビット A/D コンバータ使用時の PCLKC 下限周波数は、2.4V 以上で 4MHz、2.4V 未満で 1MHz です。
- 注 4. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係については、ユーザーズマニュアルの「8. クロック発生回路」を参照してください。
- 注 5. 動作周波数の最大値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.22 クロックタイミングを参照してください。

表 2.21 Subosc-speed 動作モードでの動作周波数

条件: VCC = AVCC0 = 1.8~5.5V

	項目		シンボル	Min	Тур	Max	単位
動作周波数	システムクロック(ICLK) ^(注3)	1.8~5.5V	f	27.8528	32.768	37.6832	kHz
	フラッシュインタフェースクロック(FCLK) (注1) (注3)	1.8~5.5V		27.8528	32.768	37.6832	
	周辺モジュールクロック(PCLKA) ^(注3)	1.8~5.5V		_	_	37.6832	
	周辺モジュールクロック(PCLKB) ^(注3)	1.8~5.5V		_	_	37.6832	
	周辺モジュールクロック(PCLKC) ^{(注2)(注3)}	1.8~5.5V		_	_	37.6832	
	周辺モジュールクロック(PCLKD) ^(注3)	1.8~5.5V		_	_	37.6832	

- 注 1. フラッシュメモリのプログラムまたはイレースはできません。
- 注 2. 14 ビット A/D コンバータは使用できません。
- 注 3. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係については、ユーザーズマニュアルの「8. クロック発生回路」を参照してください。

2.3.2 クロックタイミング

表 2.22 クロックタイミング (1/2)

項目	シンボル	Min	Тур	Max	単位	測定条件
EXTAL外部クロック入力サイクル時間	t _{Xcyc}	50	_	_	ns	図 2.25
EXTAL外部クロック入力High レベルパルス幅	t _{XH}	20	_	_	ns	
EXTAL 外部クロック入力 Low レベルパルス幅	t _{XL}	20	_	_	ns	
EXTAL外部クロック立ち上がり時間	t _{Xr}	_	_	5	ns	
EXTAL外部クロック立ち下がり時間	t _{Xf}	_	_	5	ns	
EXTAL外部クロック入力待機時間 (注1)	t _{EXWT}	0.3	-	1-	μs	_
EXTAL外部クロック入力周波数	f _{EXTAL}	_	_	20	MHz	2.4 ≦ VCC ≦ 5.5
		_	_	8		1.8 ≦ VCC < 2.4
		_	_	1		1.6 ≦ VCC < 1.8
メインクロック発振器発振周波数	f _{MAIN}	1	_	20	MHz	2.4 ≦ VCC ≦ 5.5
		1	_	8		1.8 ≦ VCC < 2.4
		1	_	4		1.6 ≦ VCC < 1.8
メインクロック発振安定待機時間(水晶)(注9)	t _{MAINOSCWT}	_	_	(注9)	ms	_
LOCOクロック発振周波数	fLOCO	27.8528	32.768	37.6832	kHz	_
LOCOクロック発振安定時間	tLOCO	_	_	100	μs	図 2.26
IWDT専用クロック発振周波数	f _{ILOCO}	12.75	15	17.25	kHz	_
MOCOクロック発振周波数	f _{MOCO}	6.8	8	9.2	MHz	_
MOCOクロック発振安定時間	t _{MOCO}	_	-	1	μs	_
HOCOクロック発振周波数	f _{HOCO24}	23.64	24	24.36	MHz	$T_a = -40 \sim -20^{\circ}C$ 1.8 \le VCC \le 5.5
		22.68	24	25.32		$T_a = -40 \sim 85^{\circ}C$ 1.6 \leq VCC < 1.8
		23.76	24	24.24		$T_a = -20 \sim 85^{\circ}C$ 1.8 \leq VCC \leq 5.5
		23.52	24	24.48		$T_a = 85 \sim 105$ °C 2.4 \leq VCC \leq 5.5
	f _{HOCO32}	31.52	32	32.48		$T_a = -40 \sim -20^{\circ}C$ 1.8 \leq VCC \leq 5.5
		30.24	32	33.76		$T_a = -40 \sim 85^{\circ}C$ 1.6 \le VCC < 1.8
		31.68	32	32.32		$T_a = -20 \sim 85$ °C 1.8 \leq VCC \leq 5.5
		31.36	32	32.64		$T_a = 85 \sim 105$ °C 2.4 \leq VCC \leq 5.5
	fHOCO48 ^(注4)	47.28	48	48.72		$T_a = -40 \sim -20^{\circ}C$ 1.8 \leq VCC \leq 5.5
		47.52	48	48.48		$T_a = -20 \sim 85$ °C 1.8 \leq VCC \leq 5.5
		47.04	48	48.96		$T_a = 85 \sim 105$ °C $2.4 \le VCC \le 5.5$
	fHOCO64 ^(注5)	63.04	64	64.96		$T_a = -40 \sim -20 ^{\circ}C$ 2.4 \leq VCC \leq 5.5
		63.36	64	64.64		$T_a = -20 \sim 85$ °C $2.4 \le VCC \le 5.5$
		62.72	64	65.28		$T_a = 85 \sim 105$ °C 2.4 \leq VCC \leq 5.5

表 2.22 クロックタイミング (2/2)

項目		シンボル	Min	Тур	Max	単位	測定条件
HOCOクロック発振安定時間 (注6) (注7)	Low-voltageモード 以外	t _{HOCO24} t _{HOCO32}	_	_	37.1	μs	図 2.27
		t _{HOCO48}	_	_	43.3		
		t _{HOCO64}	_	_	80.6		
	Low-voltageモード	t _{HOCO24} t _{HOCO32} t _{HOCO48} t _{HOCO64}	_	_	100.9		
PLL入力周波数 ^(注2)		f _{PLLIN}	4	_	12.5	MHz	_
PLL回路発振周波数 (注2)		f _{PLL}	24	_	64	MHz	_
PLLクロック発振安定時間 ^(注8)		t _{PLL}	_	_	55.5	μs	図 2.29
PLLフリーラン発振周波数		f _{PLLFR}	_	8	_	MHz	_
サブクロック発振器発振周波数		f _{SUB}	_	32.768	_	kHz	_
サブクロック発振安定時間 ^(注3)		tsubosc	_	_	(注3)	s	図 2.30

- 注 1. 外部クロックが安定しているとき、メインクロック発振器停止ビット(MOSCCR.MOSTP)を 0 (動作中)にしてからクロックが使用できるようになるまでの時間
- 注 2. PLL を使用できる VCC 範囲は 2.4 ~ 5.5V です。
- 注3. SOSCCR.SOSTP ビットを変更してサブクロック発振器の動作が開始したら、発振器製造者の推奨値以上に設定したサブクロック発振安定待機時間を経過してからサブクロック発振器の使用を開始してください。
- 注 4. 48MHz HOCO は、VCC = 1.8 ~ 5.5V の範囲内で使用できます。
- 注 5. 64MHz HOCO は、VCC = 2.4 ~ 5.5V の範囲内で使用できます。
- 注 6. MOCO 停止状態で HOCOCR.HCSTP ビットを 0 (動作) にした場合の特性です。
 MOCO 発振中に HOCOCR.HCSTP ビットを 0 (動作) にすると、この仕様は 1µs 短くなります。
- 注7. 安定時間が経過したかどうかは OSCSF.HOCOSF ビットで確認できます。
- 注 8. MOCO 停止状態で PLLCR.PLLSTP ビットを 0 (動作) にした場合の特性です。
 MOCO 発振中に PLLCR.PLLSTP ビットを 0 (動作) にすると、この仕様は 1µs 短くなります。
- 注 9. メインクロックを設定する場合、発振器メーカに発振評価を確認し、その結果を推奨発振安定時間として使用してください。 MOSCWTCR レジスタを、推奨安定時間以上に設定してください。メインクロック発振器が動作するように MOSCCR.MOSTP ビットの設定を変更した後、OSCSF.MOSCSF フラグが 1 であることを確認してからメインクロックの 使用を開始してください。




図 2.25 EXTAL 外部クロック入力タイミング




図 2.26 LOCO クロック発振開始タイミング




図 2.27 HOCO クロック発振開始タイミング(HOCOCR.HCSTP ビット設定による開始)




図 2.28 メインクロック発振開始タイミング




図 2.29 PLL クロック発振開始タイミング(メインクロックの発振安定後に PLL を動作させたとき)




図 2.30 サブクロック発振開始タイミング




図 2.31 MOCO クロック発振開始タイミング

2.3.3 リセットタイミング

表 2.23 リセットタイミング

項目		シンボル	Min	Тур	Max	単位	測定条件
RESパルス幅	電源投入時	t _{RESWP}	3	_	1	ms	図 2.32
	上記以外	t _{RESW}	30	_	1	μs	図 2.33
RES解除後の待機時間	LVD0:有効 ^(注1)	t _{RESWT}	_	0.7	1	ms	図 2.32
(電源投入時) 	LVD0:無効 ^(注2)		_	0.3	_		
RES解除後の待機時間	LVD0:有効 ^(注1)	t _{RESWT2}	_	0.5	_	ms	図 2.33
【(電源投入中) 【	LVD0:無効 ^(注2)		_	0.05	_		
内部リセット解除時間(ウォッチドッグ	LVD0:有効 ^(注1)	t _{RESWT3}	_	0.6	_	ms	_
タイマリセット、SRAMパリティエラー リセット、SRAM ECCエラーリセット、	LVD0:無効 ^(注2)		_	0.15	_		
バスマスタ MPU エラーリセット、バスス レーブ MPU エラーリセット、スタックポ							
インタエラーリセット、ソフトウェアリ セット)							

注 1. OFS1.LVDAS = 0 のとき 注 2. OFS1.LVDAS = 1 のとき




図 2.32 電源投入時リセット入力タイミング




図 2.33 リセット入力タイミング

2.3.4 ウェイクアップ時間

表 2.24 低消費電力モードからの復帰タイミング (1)

		項目		シン ボル	Min	Тур	Max	単位	測定条件
ソフトウェアス タンバイモード からの復帰時間	High-speed モード	メインクロック 発振器に水晶振 動子を接続	システムクロックソー スはメインクロック発 振器 (20MHz) ^(注2)	t _{SBYMC}	_	2	3	ms	☑ 2.34
(注1)			システムクロックソー スはメインクロック発 振器を使用したPLL (48MHz) ^(注2)	t _{SBYPC}	_	2	3	ms	
		メインクロック 発振器に外部ク ロックを入力	システムクロックソー スはメインクロック発 振器 (20MHz) ^(注3)	t _{SBYEX}	_	14	25	μs	
			システムクロックソー スはメインクロック発 振器を使用したPLL (48MHz) ^(注3)	t _{SBYPE}	_	53	76	μs	
		システムクロック (HOCOクロック	フソースはHOCO ^(注4) は32MHz)	t _{SBYHO}	_	43	52	μs	
		システムクロック (HOCOクロック	7ソースはHOCO ^(注4) は48MHz)	t _{SBYHO}	_	44	52	μs	
		システムクロック (HOCOクロック	7ソースはHOCO ^(注5) は64MHz)	t _{SBYHO}	_	82	110	μs	
		システムクロック	フソースはMOCO	t _{SBYMO}	_	16	25	μs	

- 注 1. ICK、FCK、PCKxの分周比は1です。復帰時間は、システムクロックソースにより決定されます。
- 注 2. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 05h です。
- 注 3. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 00h です。
- 注 4. HOCO クロックウェイトコントロールレジスタ(HOCOWTCR)の設定値は 05h です。
- 注 5. HOCO クロックウェイトコントロールレジスタ(HOCOWTCR)の設定値は 06h です。

表 2.25 低消費電力モードからの復帰タイミング (2)

		項目		シン ボル	Min	Тур	Max	単位	測定条件
ソフトウェアス タンバイモード からの復帰時間	Middle-speed モード	メインクロック 発振器に水晶振 動子を接続	システムクロックソー スはメインクロック発 振器 (12MHz) ^(注2)	t _{SBYMC}	_	2	3	ms	図 2.34
(注1)			システムクロックソー スはメインクロック発 振器を使用したPLL (12MHz) ^(注2)	tsbypc	_	2	3	ms	
		メインクロック 発振器に外部ク ロックを入力	システムクロックソー スはメインクロック発 振器 (12MHz) ^(注3)	t _{SBYEX}	_	2.9	10	μs	
			システムクロックソー スはメインクロック発 振器を使用したPLL (12MHz) ^(注3)	t _{SBYPE}	_	49	76	μs	
		システムクロック	ソースはHOCO(24MHz)	t _{SBYHO}	_	38	50	μs	
		システムクロック	フソースはMOCO	t _{SBYMO}	_	3.5	5.5	μs	

- 注 1. ICK、FCK、PCKxの分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。
- 注 2. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 05h です。
- 注 3. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 00h です。

表 2.26 低消費電力モードからの復帰タイミング(3)

						Тур	Max	単位	測定条件
ソフトウェアス タンバイモード からの復帰時間	Low-speed モード	メインクロック 発振器に水晶振 動子を接続	システムクロックソー スはメインクロック発 振器 (1MHz) ^(注2)	t _{SBYMC}	_	2	3	ms	図 2.34
(注1)		メインクロック 発振器に外部ク ロックを入力	システムクロックソー スはメインクロック発 振器 (1MHz) ^(注3)	t _{SBYEX}	_	28	50	μs	
		システムクロック	フソースはMOCO	t _{SBYMO}	_	25	35	μs	

- 注 1. ICK、FCK、PCKxの分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。
- 注 2. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 05h です。
- 注 3. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 00h です。

表 2.27	低消費電力モー	ドからの復帰タイ	(ミング	(4)
--------	---------	----------	------	-----

		項目		シン ボル	Min	Тур	Max	単位	測定条件
ソフトウェアス タンバイモード からの復帰時間	Low-voltage モード	メインクロック 発振器に水晶振 動子を接続	システムクロックソー スはメインクロック発 振器 (4MHz) ^(注2)	t _{SBYMC}		2	3	ms	図 2.34
(注1)		メインクロック 発振器に外部ク ロックを入力	システムクロックソー スはメインクロック発 振器 (4MHz) ^(注3)	t _{SBYEX}	_	108	130	μs	
		システムクロック	フソースはHOCO	t _{SBYHO}	_	108	130	μs	

- 注 1. ICK、FCK、PCKxの分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。複数の発振器が起動している場合、復帰時間は以下の式で決定できます。
- 注 2. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 05h です。
- 注 3. メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)の設定値は 00h です。

表 2.28 低消費電力モードからの復帰タイミング (5)

	項目		シン ボル	Min	Тур	Max	単位	測定条件
ソフトウェアス タンバイモード	Subosc-speed モード	システムクロックソースはサブ クロック発振器(32.768kHz)	t _{SBYSC}	_	0.85	1	ms	図 2.34
からの復帰時間 ^(注1)		システムクロックソースは LOCO (32.768kHz)	t _{SBYLO}	_	0.85	1.2	ms	

注 1. Subosc-speed モード時のソフトウェアスタンバイモードでは、サブクロック発振器または LOCO 自体は発振を継続します。




図 2.34 ソフトウェアスタンバイモード解除タイミング

表 2.29 低消費電力モードからの復帰タイミング (6)

	項目	シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアスタ ンバイモードから スヌーズモードへ	High-speedモード システムクロックソースは HOCO	t _{SNZ}	_	36	45	μs	図 2.35
の復帰時間	Middle-speedモード システムクロックソースは MOCO	t _{SNZ}	_	1.3	3.6	μs	
	Low-speedモード システムクロックソースは MOCO	t _{SNZ}	_	10	13	μs	
	Low-voltageモード システムクロックソースは HOCO	t _{SNZ}	_	87	110	μs	




図 2.35 ソフトウェアスタンバイモードからスヌーズモードへの復帰タイミング

2.3.5 NMI/IRQ ノイズフィルタ

表 2.30 NMI/IRGノイズフィルタ

項目	シン ボル	Min	Тур	Max	単位	測定条件	
NMIパルス幅	t _{NMIW}	200	_	_	ns	NMIデジタルフィルタ無効	t _{Pcyc} × 2≦200ns
		t _{Pcyc} ×2 ^(注1)	_	_			t _{Pcyc} × 2 > 200ns
		200	_	_		NMIデジタルフィルタ有効	t _{NMICK} × 3 ≦ 200ns
		t _{NMICK} × 3.5 (注2)	_	_			t _{NMICK} × 3 > 200ns
IRQパルス幅	t _{IRQW}	200	_	_	ns	IRQデジタルフィルタ無効	t _{Pcyc} × 2 ≦ 200ns
		t _{Pcyc} ×2 ^(注1)	_	_			t _{Pcyc} × 2 > 200ns
		200	_	_		IRQデジタルフィルタ有効	t _{IRQCK} × 3 ≦ 200ns
		t _{IRQCK} × 3.5 (注3)	_	_			t _{IRQCK} × 3 > 200ns

- 注. ソフトウェアスタンバイモード時は最小 200ns です。
- 注. クロックソース切り替え時、切り替えられたソースの4クロックサイクルを追加します。
- 注 1. t_{Pcyc} は PCLKB の周期を意味します。
- 注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を意味します。
- 注 3. $t_{|RQCK}$ は、|RQi デジタルフィルタサンプリングクロックの周期を意味します($i=0\sim12,14,15$)。




図 2.36 NMI 割り込み入力タイミング




図 2.37 IRQ 割り込み入力タイミング

2.3.6 I/O ポート、POEG、GPT、AGT、KINT、ADC14 のトリガタイミング

表 2.31 I/Oポート、POEG、GPT、AGT、KINT、ADC14のトリガタイミング

	項目		シンボル	Min	Max	単位	測定条件
l/Oポート	入力データパルス幅		t _{PRW}	1.5	_	t _{Pcyc}	図 2.38
	入出力データサイクル(P002、P0	03、P004、P007)	t _{POcyc}	10	_	μs	
POEG	POEG入力トリガパルス幅		t _{POEW}	3	_	t _{Pcyc}	図 2.39
GPT	インプットキャプチャパルス幅	単エッジ	t _{GTICW}	1.5	_	t _{PDcyc}	図 2.40
		両エッジ		2.5	_		
AGT	AGTIO、AGTEE入力サイクル	2.7V ≦ VCC ≦ 5.5V	t _{ACYC}	250	_	ns	図 2.41
		2.4V ≦ VCC < 2.7V	(注1)	500	_	ns	
		1.8V ≦ VCC < 2.4V		1000	_	ns	
		1.6V ≦ VCC < 1.8V		2000	_	ns	
	AGTIO、AGTEE入力High レベル	2.7V ≦ VCC ≦ 5.5V	t _{ACKWH} ,	100	_	ns	
	幅、Low レベル幅	2.4V ≦ VCC < 2.7V	t _{ACKWL}	200	_	ns	
		1.8V ≦ VCC < 2.4V		400	_	ns	
		1.6V ≦ VCC < 1.8V		800	_	ns	
	AGTIO、AGTO、AGTOA、	2.7V ≦ VCC ≦ 5.5V	t _{ACYC2}	62.5	_	ns	図 2.41
	AGTOB出力周期	2.4V ≦ VCC < 2.7V		125	_	ns	
		1.8V ≦ VCC < 2.4V		250	_	ns	
		1.6V ≦ VCC < 1.8V		500	_	ns	
ADC14	14ビットA/Dコンバータトリガ入:	<u>ル</u> カパルス幅	t _{TRGW}	1.5	-	t _{Pcyc}	図 2.42
KINT	KRn (n = 00~07) パルス幅		t _{KR}	250	_	ns	☑ 2.43

- 注 . t_{Pcyc} : PCLKB サイクル、 t_{PDcyc} : PCLKD サイクル
- 注 1. 入力サイクルの制約事項:

ソースクロックを切り替えない場合は、 $t_{Pcyc} \times 2 < t_{ACYC}$ としてください。ソースクロックを切り替える場合は、 $t_{Pcyc} \times 6 < t_{ACYC}$ としてください。




図 2.38 I/O ポート入力タイミング




図 2.39 POEG 入力トリガタイミング




図 2.40 GPT インプットキャプチャタイミング




図 2.41 AGT 入出力タイミング




図 2.42 ADC14 トリガ入力タイミング




図 2.43 キー割り込み入力タイミング

2.3.7 CAC タイミング

表 2.32 CAC タイミング

項目			シンボル	Min	Тур	Max	単位	測定 条件
CAC	CACREF入力パルス幅	t _{PBcyc} ^(注1) ≦t _{cac} ^(注2)	t _{CACREF}	4.5 × t _{cac} + 3 × t _{PBcyc} ^(注1)	1	_	ns	_
		t _{PBcyc} ^(注1) >t _{cac} ^(注2)		5 × t _{cac} + 6.5 × t _{PBcyc} ^(注1)	1	_	ns	

注 1. t_{PBcyc}: PCLKB の周期

注 2. t_{cac} : CAC カウントクロックソースの周期

2.3.8 SCI タイミング

表 2.33 SCIタイミング(1)

項目				シンボル	Min	Max	単位 ^(注1)	測定条件
SCI	入力クロックサイクル	調歩同期式		t _{Scyc}	4	_	t _{Pcyc}	図 2.44
		クロック同期式			6	_		
	入力クロックパルス幅			t _{SCKW}	0.4	0.6	t _{Scyc}	
	入力クロック立ち上がり時間				_	20	ns	
	入力クロック立ち下がり時	t _{SCKf}	_	20	ns			
	出力クロックサイクル	調歩同期式		t _{Scyc}	6	_	t _{Pcyc}	
		クロック同期式			4	_		
	出力クロックパルス幅			t _{SCKW}	0.4	0.6	t _{Scyc}	
	出力クロック立ち上がり問	1.8V以上	t _{SCKr}	_	20	ns		
		1.6V以上		_	30			
	出カクロック立ち下がり時	1.8V以上	t _{SCKf}	_	20	ns		
		1.6V以上		_	30			
	送信データ遅延時間 (マスタ)	クロック同期式	1.8V以上	t _{TXD}	_	40	ns	図 2.45
			1.6V以上		_	45		
	送信データ遅延時間 (スレーブ)	クロック同期式	2.7V以上		_	55	ns	
			2.4V以上		_	60		
			1.8V以上		_	100		
			1.6V以上		_	125		
	受信データセットアップ 時間 (マスタ)	クロック同期式	2.7V以上	t _{RXS}	45	_	ns	
			2.4V以上		55	_		
			1.8V以上		90	_		
			1.6V以上		110	_		
	受信データセットアップ 時間 (スレーブ)	クロック同期式	2.7V以上		40	_		
			1.6V以上		45	_		
	受信データホールド時間 (マスタ)	クロック同期式		t _{RXH}	5	_	ns	
	受信データホールド時間 (スレーブ)	クロック同期式		t _{RXH}	40	_	ns	

注 1. t_{Pcyc} : PCLKA の周期




図 2.44 SCK クロック入力タイミング




図 2.45 クロック同期式モードにおける SCI 入出力タイミング

表 2.34 SCIタイミング (2)

項目			シンボル	Min	Max	単位	測定条件	
簡易 SPI	SCKクロックサイクル出力(マスタ)			t _{SPcyc}	4	65536	t _{Pcyc}	図 2.46
	SCKクロックサイクル入力(スレーブ)				6	65536		
	SCKクロック High レベルパルス幅			t _{SPCKWH}	0.4	0.6	t _{SPcyc}	
	SCKクロック Low レベルパルス幅			t _{SPCKWL}	0.4	0.6	t _{SPcyc}]
	SCKクロック立ち上がり/ 立ち下がり時間		1.8V以上	t _{SPCKr,} t _{SPCKf}	_	20	ns	
			1.6V以上		_	30		
	データ入力セット アップ時間	マスタ	2.7V以上	t _{SU}	45	_	ns	図 2.47~ 図 2.50
			2.4V以上		55	_		
			1.8V以上		80	_		
			1.6V以上		110	_		
		スレーブ	2.7V以上		40	_		
			1.6V以上		45	_		
	データ入力ホールド	マスタ		t _H	33.3	_	ns	1
	時間	スレーブ			40	_	1	
	SS入力セットアップ時間			t _{LEAD}	1	_	t _{SPcyc}]
	SS入力ホールド時間			t _{LAG}	1	_	t _{SPcyc}	
	データ出力遅延時間	マスタ	1.8V以上	t _{OD}	_	40	ns	1
			1.6V以上		_	50		
		スレーブ	2.4V以上		_	65		
			1.8V以上		_	100		
			1.6V以上		_	125		
	データ出力ホールド時間	マスタ	2.7V以上	t _{OH}	-10	_	ns]
			2.4V以上		-20	_		
			1.8V以上		-30	_		
			1.6V以上		-40	_		
		スレーブ			-10	_		
	データ立ち上がり/ 立ち下がり時間	マスタ	1.8V以上	t _{Dr} , t _{Df}	_	20	ns	
			1.6V以上		_	30		
			1.8V以上		_	20		
			1.6V以上		_	30		
簡易 SPI	スレーブアクセス時間			t _{SA}	_	10(PCLKA > 32MHz), 6(PCLKA ≦ 32MHz)	t _{Pcyc}	図 2.49および 図 2.50
	スレーブ出力開放時間			t _{REL}		10(PCLKA > 32MHz), 6(PCLKA ≦ 32MHz)	t _{Pcyc}	




図 2.46 SCI 簡易 SPI モードクロックタイミング




図 2.47 SCI 簡易 SPI モードタイミング(マスタ、CKPH = 1)




図 2.48 SCI 簡易 SPI モードタイミング(マスタ、CKPH = 0)




図 2.49 SCI 簡易 SPI モードタイミング(スレーブ、CKPH = 1)




図 2.50 SCI 簡易 SPI モードタイミング(スレーブ、CKPH = 0)

表 2.35 SCIタイミング (3)

条件: VCC = 2.7~5.5V

	項目	シンボル	Min	Max	単位	測定条件
簡易I ² C	SDA入力立ち上がり時間	t _{Sr}	_	1000	ns	図 2.51
(標準モード)	SDA入力立ち下がり時間	t _{Sf}	_	300	ns	
	SDA入力スパイクパルス除去時間	t _{SP}	0	4×t _{IICcyc} ^(注1)	ns	
	データ入力セットアップ時間	t _{SDAS}	250	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDAの負荷容量	C _b (注2)	_	400	pF	
簡易I ² C	SDA入力立ち上がり時間	t _{Sr}	_	300	ns	図 2.51
(ファストモード)	SDA入力立ち下がり時間	t _{Sf}	_	300	ns	「P408以外の全ポートについ 「ては、中駆動の
	SDA入力スパイクパルス除去時間	t _{SP}	0	4×t _{IICcyc} ^(注1)	ns	PmnPFS.DSCRを使用してく
	データ入力セットアップ時間	t _{SDAS}	100	_	ns	「ださい。 - P408ポートについては、IIC
	データ入力ホールド時間	t _{SDAH}	0	_	ns	ファストモード用の中駆動の
	SCL、SDAの負荷容量	C _b (注1)	_	400	pF	PmnPFS.DSCR1/DSCRを使用してください。

- 注 1. t_{IICcyc}: SMR.CKS[1:0] ビットによって選択されたクロックの周期
- 注 2. Cb はバスラインの容量総計を意味します。




図 2.51 SCI 簡易 IIC モードタイミング

SPI タイミング 2.3.9

表 2.36 SPI タイミング (1/2) 条件: PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

	項目	l		シンボル	Min	Max	単位 (注1)	測定条件
SPI	RSPCKクロックサ	マスタ		t _{SPcyc}	2 (注4)	4096	t _{Pcyc}	図 2.52
	イクル	スレーブ			6	4096		
	RSPCKクロック High レベルパルス幅	マスタ			(t _{SPcyc} - t _{SPCKr} - t _{SPCKf}) / 2 - 3	_	ns	
		スレーブ			3 × t _{Pcyc}	_		
	RSPCKクロック Low レベルパルス幅	マスタ		t _{SPCKWL}	(t _{SPcyc} - t _{SPCKr} - t _{SPCKf}) / 2 - 3	_	ns	
		スレーブ			3 × t _{Pcyc}	_		
	RSPCKクロック立	出力	2.7V以上	t _{SPCKr,}	_	10	ns	
	ち上がり/立ち下が り時間		2.4V以上	t _{SPCKf}	_	15		
	グル引用		1.8V以上		_	20		
			1.6V以上		_	30		
		入力			_	1	μs	
	データ入力セット	マスタ		t _{SU}	10	_	ns	図 2.53~
	アップ時間	スレーブ	2.4V以上	1	10	_		図 2.58
			1.8V以上		15	_		
			1.6V以上		20	_		
	データ入力ホールド 時間	マスタ (RSPCKは	PCLKA/2)	t _{HF}	0	_	ns	
		マスタ (RSPCKは	マスタ (RSPCKは上記以外)		t _{Pcyc}	_		
		スレーブ		t _H	20	_		
	SSLセットアップ時	マスタ	1.8V以上	t _{LEAD}	-30 + N × t _{Spcyc} (注2)	_	ns	
	間		1.6V以上		-50 + N × t _{Spcyc} ^(注2)	_		
		スレーブ	レーブ		6 × t _{Pcyc}	_		
	SSLホールド時間	マスタ		t _{LAG}	-30 + N × t _{Spcyc} ^(注3)	_		
		スレーブ			6 × t _{Pcyc}	_		

表 2.36 SPI タイミング (2/2) 条件: PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

	項目	l		シンボル	Min	Max	単位 (注1)	測定条件
SPI	データ出力遅延時間	マスタ	2.7V以上	t _{OD}	_	14	ns	図 2.53~
			2.4V以上		_	20		図 2.58
			1.8V以上		_	25		
			1.6V以上		_	30		
		スレーブ	2.7V以上		_	50		
			2.4V以上		_	60		
			1.8V以上		_	85		
			1.6V以上		_	110		
	データ出力ホールド	マスタ		t _{OH}	0	_	ns	
	時間	スレーブ			0	_		
	連続転送遅延時間	マスタ		t _{TD}	t _{SPcyc} + 2 × t _{Pcyc}	8 × t _{SPcyc} + 2 × t _{Pcyc}	ns	
		スレーブ			6 × t _{Pcyc}	-		
	MOSI、MISO立ち上	出力	2.7V以上	t _{Dr,} t _{Df}	_	10	ns	
	がり/立ち下がり時 間		2.4V以上		_	15		
	[#J		1.8V以上		_	20		
			1.6V以上		_	30		
		入力			_	1	μs	
	SSL立ち上がり/立	出力	2.7V以上	t _{SSLr,} t _{SSLf}	_	10	ns	
	ち下がり時間		2.4V以上		_	15		
			1.8V以上		_	20		
			1.6V以上		_	30		
		入力			_	1	μs	
	スレーブアクセス時間		2.4V以上	t _{SA}	_	2 × t _{Pcyc} + 100	ns	図 2.57およ
			1.8V以上		_	2 × t _{Pcyc} + 140		び 図 2.58
			1.6V以上		_	2 × t _{Pcyc} + 180		四 4.50
	スレーブ出力開放時間	レーブ出力開放時間 2.4V 以上		t _{REL}	_	2 × t _{Pcyc} + 100	ns	
			1.8V以上		_	2 × t _{Pcyc} + 140		
			1.6V以上		_	2 × t _{Pcyc} + 180		

t_{Pcyc} : PCLKA の周期 注 1.

N は SPCKD レジスタにより、 $1 \sim 8$ の整数に設定されます。 N は SSLND レジスタにより、 $1 \sim 8$ の整数に設定されます。 注 2.

注 3.

RSPCK の上限は 16MHz です。 注 4.




図 2.52 SPI クロックタイミング




図 2.53 SPI タイミング(マスタ、CPHA = 0)(ビットレート: PCLKA を 2 分周以外に設定)




図 2.54 SPI タイミング(マスタ、CPHA = 0)(ビットレート: PCLKA を 2 分周に設定)




図 2.55 SPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKA を 2 分周以外に設定)




図 2.56 SPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKA を 2 分周に設定)




図 2.57 SPI タイミング(スレーブ、CPHA = 0)




図 2.58 SPI タイミング(スレーブ、CPHA = 1)

2.3.10 IIC タイミング

表 2.37 IIC タイミング

条件: VCC = 2.7~5.5V

	項目	シン ボル	Min ^(注1)	Max	単位	測定条件
IIC	SCL入力サイクル時間	t _{SCL}	6(12) × t _{IICcyc} + 1300	_	ns	図 2.59
(標準モード、 SMBus)	SCL 入力 High レベルパルス幅	t _{SCLH}	3(6) × t _{IICcyc} + 300	_	ns	
Sivibus)	SCL 入力 Low レベルパルス幅	t _{SCLL}	3(6) × t _{IICcyc} + 300	_	ns	
	SCL、SDA入力立ち上がり時間	t _{Sr}	_	1000	ns	
	SCL、SDA入力立ち下がり時間	t _{Sf}	_	300	ns	
	SCL、SDA入力スパイクパルス除去 時間	t _{SP}	0	1(4) × t _{IICcyc}	ns	
	SDA入力バスフリー時間 (ウェイクアップ機能無効時)	t _{BUF}	3(6) × t _{IICcyc} + 300	_	ns	
	SDA 入力バスフリー時間 (ウェイクアップ機能有効時)	t _{BUF}	3(6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	_	ns	
	START条件入力ホールド時間 (ウェイクアップ機能無効時)	t _{STAH}	t _{IICcyc} + 300	_	ns	
	START条件入力ホールド時間 (ウェイクアップ機能有効時)	t _{STAH}	1(5) × t _{IICcyc} + t _{Pcyc} + 300	_	ns	
	再送START条件入力セットアップ時間	t _{STAS}	1000		ns	
	STOP条件入力セットアップ時間	t _{STOS}	1000	_	ns	
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDAの負荷容量	C _b	_	400	pF	
IIC	SCL入力サイクル時間	t _{SCL}	6(12) × t _{IICcyc} + 600	_	ns	図 2.59
(ファストモード)	SCL入力High レベルパルス幅	t _{SCLH}	3(6) × t _{IICcyc} + 300	_	ns	P408以外 の全ポー
	SCL入力Low レベルパルス幅	t _{SCLL}	3(6) × t _{IICcyc} + 300	_	ns	トについ
	SCL、SDA入力立ち上がり時間	t _{Sr}	_	300	ns	ては、中 駆動の
	SCL、SDA入力立ち下がり時間	t _{Sf}	_	300	ns	严勁の PmnPFS.
	SCL、SDA入力スパイクパルス除去時間	t _{SP}	0	1(4) × t _{IICcyc}	ns	DSCR を 使用して
	SDA入力バスフリー時間 (ウェイクアップ機能無効時)	t _{BUF}	3(6) × t _{IICcyc} + 300	_	ns	仮用して ください。 P408ポー
	SDA入力バスフリー時間 (ウェイクアップ機能有効時)	t _{BUF}	3(6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	_	ns	トについ ては、IIC
	START条件入力ホールド時間 (ウェイクアップ機能無効時)	t _{STAH}	t _{IICcyc} + 300	_	ns	ファスト モード用 の中駆動
	START条件入力ホールド時間 (ウェイクアップ機能有効時)	t _{STAH}	1(5) × t _{IICcyc} + t _{Pcyc} + 300	_	ns	の PmnPFS.
	再送START条件入力セットアップ時間	t _{STAS}	300	_	ns	DSCR1/ DSCRを
	STOP条件入力セットアップ時間	t _{STOS}	300	_	ns	使用して
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns	ください。
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDAの負荷容量	C _b	_	400	pF	

注. t_{IICcyc} : IIC 内部基準クロック(IIC ϕ)の周期、 t_{Pcyc} : PCLKB の周期

注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0] が 11b であると () 内の値が適用されます。




図 2.59 IIC パスインタフェース入出力タイミング

2.3.11 SSIE タイミング

表 2.38 SSIE タイミング

条件: VCC = 1.6~5.5V

	項目		シンボル	Min	Max	単位	測定条件
SSI	AUDIO_CLK入力周	2.7V以上	t _{AUDIO}	_	25	MHz	_
	波数	1.6V以上		_	4		
	出カクロック周期	出カクロック周期		250	_	ns	図 2.60
	入力クロック周期		t _l	250	_	ns	
	クロック High レベ	1.8V以上	t _{HC}	100	_	ns	
	ルパルス幅	1.6V以上		200	_		
	クロックLow レベ	1.8V以上	t _{LC}	100	_	ns	
	ルパルス幅	1.6V以上		200	_		
	クロック立ち上がり	時間	t _{RC}	_	25	ns	
	データ遅延時間	2.7V以上	t _{DTR}	_	65	ns	図 2.61、
		1.8V以上		_	105		図 2.62
		1.6V以上		_	140		
	セットアップ時間	2.7V以上	t _{SR}	65	_	ns	
		1.8V以上		90	_		
		1.6V以上		140	_		
	ホールド時間		t _{HTR}	40	_	ns	
	SSILRCK0/SSIFS0	1.8V以上	T _{DTRW}	_	105	ns	図 2.63
	変化時からの SSITXD0出力遅延	1.6V以上		_	140		




図 2.60 SSIE クロック入出力タイミング




図 2.61 SSIE データ送受信タイミング (SSICR.BCKP = 0)




図 2.62 SSIE データ送受信タイミング (SSICR.BCKP = 1)




図 2.63 SSILRCK0/SSIFS0 変化時からの SSIE データ出力遅延

2.3.12 CLKOUT タイミング

表 2.39 CLKOUTタイミング

	項目		シンボル	Min	Max	単位 (注1)	測定条件
CLKOUT	CLKOUT端子出力サイクル ^(注1)	VCC = 2.7V以上	t _{Ccyc}	62.5	_	ns	図 2.64
		VCC = 1.8V以上		125	_		
		VCC = 1.6V以上		250	_		
	CLKOUT端子High レベルパルス幅 ^(注2)	VCC = 2.7V以上	t _{CH}	15	_	ns	
		VCC = 1.8V以上		30	_		
		VCC = 1.6V以上		150	_		
	CLKOUT端子Low レベルパルス幅 ^(注2)	VCC = 2.7V以上	t _{CL}	15	—	ns	
		VCC = 1.8V以上		30	_		
		VCC = 1.6V以上		150	_		
	CLKOUT端子出力立ち上がり時間	VCC = 2.7V以上	t _{Cr}	_	12	ns	
		VCC = 1.8V以上		_	25		
		VCC = 1.6V以上		_	50		
	CLKOUT端子出力立ち下がり時間	VCC = 2.7V以上	t _{Cf}	_	12	ns	
		VCC = 1.8V以上		_	25		
		VCC = 1.6V以上		_	50		

- 注 1. EXTAL 外部クロック入力または発振器を使用して 1 分周(CKOCR.CKOSEL[2:0] ビット = 011b かつ CKOCR.CKODIV[2:0] ビット = 000b)を CLKOUT から出力する場合は、入力デューティサイクル 45 ~ 55% で上記を満たします。
- 注 2. クロック出力ソースに MOCO が選択されている場合 (CKOCR.CKOSEL[2:0] ビットが 001b)、クロック出力分周比選択を 2 分周 (CKOCR.CKODIV[2:0] ビットを 001b) に設定してください。




図 2.64 CLKOUT 出力タイミング

2.4 USB 特性

2.4.1 USBFS タイミング

表 2.40 USB 特性

条件: $VCC = VCC_USB = 3.0 \sim 3.6 \text{V}$ 、 $Ta = -20 \sim +85 ^{\circ}\text{C}$ (USBCLKSEL = 1)、 $Ta = -40 \sim +105 ^{\circ}\text{C}$ (USBCLKSEL = 0)

	項目		シンボル	Min	Max	単位	測定条件
入力特性	入力High レベル電原	Ŧ	V _{IH}	2.0	_	V	_
	入力Low レベル電圧	E	V _{IL}	_	0.8	V	_
	差動入力感度		V _{DI}	0.2	_	V	USB_DP - USB_DM
	差動コモンモードし	ノンジ	V _{CM}	0.8	2.5	V	_
出力特性	出力High レベル電原	±	V _{OH}	2.8	VCC_USB	V	I _{OH} = -200μA
	出力Low レベル電圧	E	V _{OL}	0.0	0.3	V	I _{OL} = 2mA
	クロスオーバー電圧	E	V _{CRS}	1.3	2.0	V	図 2.65、
	立ち上がり時間	FS	t _r	4	20	ns	図 2.66、 図 2.67
		LS		75	300		区 2.07
	立ち下がり時間	FS	t _f	4	20	ns	
		LS		75	300		
	立ち上がり/立ち	FS	t _r /t _f	90	111.11	%	
	下がり時間比	LS		80	125		
	出力抵抗		Z _{DRV}	28	44	Ω	(外部素子の抵抗値調整は 不要)
VBUS特性	VBUS入力電圧		V _{IH}	VCC × 0.8	_	V	_
			V _{IL}	_	VCC × 0.2	V	_
プルアップ、	プルダウン抵抗		R _{PD}	14.25	24.80	kΩ	_
プルダウン	プルアップ抵抗		R _{PUI}	0.9	1.575	kΩ	アイドル状態の間
			R _{PUA}	1.425	3.09	kΩ	受信中
バッテリチャー	D+シンク電流		I _{DP_SINK}	25	175	μA	_
ジング規格 Ver 1.2	D- シンク電流		I _{DM_SINK}	25	175	μA	_
	DCDソース電流		I _{DP_SRC}	7	13	μA	_
	データ検出電圧		V _{DAT_REF}	0.25	0.4	V	_
	D+ソース電圧		V _{DP_SRC}	0.5	0.7	V	出力電流 = 250µA
	D- ソース電圧		V _{DM_SRC}	0.5	0.7	V	出力電流 = 250μA




図 2.65 USB_DP および USB_DM 出力タイミング




図 2.66 フルスピード (FS) 接続の測定回路




図 2.67 ロースピード (LS) 接続の測定回路

2.4.2 USB 外部供給

表 2.41 USB レギュレータ

項	Min	Тур	Max	単位	測定条件	
VCC_USB供給電流	VCC_USB_LDO ≥ 3.8V	_	_	50	mA	_
	VCC_USB_LDO ≥ 4.5V	_	_	100	mA	_
VCC_USB電源電圧		3.0	_	3.6	٧	_

2.5 ADC14 特性




図 2.68 AVCC0 ~ VREFH0 電圧範囲

表 2.42 高速A/D変換モードにおけるA/D変換特性(1)(1/2)

条件: VCC = AVCC0 = 4.5~5.5V、VREFH0 = 4.5~5.5V

	頁目		Min	Тур	Max	単位	測定条件
周波数			1	 -	64	MHz	_
アナログ入力容量 (注2)	Cs	_	_	8 (参考データ)	pF	高精度チャネル
			_	1-	9 (参考データ)	pF	通常精度チャネル
アナログ入力抵抗		Rs	_	1-	2.5 (参考データ)	kΩ	高精度チャネル
			_	1-	6.7 (参考データ)	kΩ	通常精度チャネル
アナログ入力電圧範囲		Ain	0	1-	VREFH0	V	_
12ビットモード		•	1.	. N		•	•
分解能			_	_	12	ビット	_
変換時間 ^(注1) (PCLKC = 64MHzで	許容信号源 ンス Max =	インピーダ 0.3kΩ	0.70	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0Dh
動作時)			1.13	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 28h
オフセット誤差			_	± 0.5	± 4.5	LSB	高精度チャネル
			_		± 6.0	LSB	上記以外
フルスケール誤差			_	± 0.75	± 4.5	LSB	高精度チャネル
			_		± 6.0	LSB	上記以外
量子化誤差			_	± 0.5	_	LSB	_
絶対精度			_	± 1.25	± 5.0	LSB	高精度チャネル
			_		± 8.0	LSB	上記以外
DNL微分非直線性誤差			_	± 1.0	_	LSB	_
INL積分非直線性誤差			_	± 1.0	± 3.0	LSB	_
14 ビットモード			•	•	•	•	•
分解能			_	_	14	ビット	_

表 2.42 高速A/D変換モードにおけるA/D変換特性 (1) (2/2) 条件: VCC = AVCC0 = 4.5~5.5V、VREFH0 = 4.5~5.5V

I	頁目	Min	Тур	Max	単位	測定条件
変換時間 ^(注1) (PCLKC = 64MHzで	許容信号源インピーダ ンス Max = 0.3kΩ	0.80	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0Dh
動作時)		1.22	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 28h
オフセット誤差		_	± 2.0	± 18	LSB	高精度チャネル
		_		± 24.0	LSB	上記以外
フルスケール誤差		_	± 3.0	± 18	LSB	高精度チャネル
		_		± 24.0	LSB	上記以外
量子化誤差		_	± 0.5	_	LSB	_
絶対精度		_	± 5.0	± 20	LSB	高精度チャネル
		_		± 32.0	LSB	上記以外
DNL微分非直線性誤差		_	± 4.0	_	LSB	_
INL積分非直線性誤差		_	± 4.0	± 12.0	LSB	_

- 注. 14 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差 は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は 含まれていません。
- 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。 注 1.
- 注 2. I/O 入力容量 (C_{in}) 以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。

表 2.43 高速 A/D 変換モードにおける A/D 変換特性 (2) 条件: VCC = AVCC0 = 2.7~5.5V、VREFH0 = 2.7V~5.5V

Į	頁目		Min	Тур	Max	単位	測定条件
周波数			1	_	48	MHz	_
アナログ入力容量(注2	2)	Cs	_	1-	8 (参考データ)	pF	高精度チャネル
			_	_	9 (参考データ)	pF	通常精度チャネル
アナログ入力抵抗		Rs	_	_	2.5 (参考データ)	kΩ	高精度チャネル
			_	_	6.7 (参考データ)	kΩ	通常精度チャネル
アナログ入力電圧範囲	プナログ入力電圧範囲 Ain		0	_	VREFH0	V	_
12ビットモード				•			
分解能			_	_	12	ビット	_
変換時間 ^(注1) (PCLKC = 48MHzで	許容信号源 ンス Max =	•	0.94	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0Dh
動作時)			1.50	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 28h
オフセット誤差			_	± 0.5	± 4.5	LSB	高精度チャネル
			_		± 6.0	LSB	上記以外
フルスケール誤差				± 0.75	± 4.5	LSB	高精度チャネル
			_	1	± 6.0	LSB	上記以外
量子化誤差			_	± 0.5	_	LSB	_
絶対精度			_	± 1.25	± 5.0	LSB	高精度チャネル
			_	1	± 8.0	LSB	上記以外
DNL微分非直線性誤差			_	± 1.0	_	LSB	_
INL積分非直線性誤差			_	± 1.0	± 3.0	LSB	_
14ビットモード							
分解能			_	_	14	ビット	_
変換時間 ^(注1) (PCLKC = 48MHzで	許容信号源 ンス Max =		1.06	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0Dh
動作時)			1.63	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 28h
オフセット誤差	•		_	± 2.0	± 18	LSB	高精度チャネル
			_	7	± 24.0	LSB	上記以外
フルスケール誤差			_	± 3.0	± 18	LSB	高精度チャネル
		_		± 24.0	LSB	上記以外	
量子化誤差			_	± 0.5	_	LSB	
絶対精度			_	± 5.0	± 20	LSB	高精度チャネル
			_	7	± 32.0	LSB	上記以外
DNL微分非直線性誤差	1		_	± 4.0	_	LSB	_
INL積分非直線性誤差			_	± 4.0	± 12.0	LSB	_

¹⁴ ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差 注. は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は 含まれていません。

注 1. 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量(C_{in})以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。

表 2.44 高速 A/D 変換モードにおける A/D 変換特性 (3) 条件: VCC = AVCC0 = 2.4~5.5V、VREFH0 = 2.4V~5.5V

Í	頁目		Min	Тур	Max	単位	測定条件
周波数			1	_	32	MHz	_
アナログ入力容量(注2	2)	Cs	_	<u> </u>	8 (参考データ)	pF	高精度チャネル
			_	_	9 (参考データ)	pF	通常精度チャネル
アナログ入力抵抗	アナログ入力抵抗 Rs		_	_	2.5 (参考データ)	kΩ	高精度チャネル
			_	_	6.7 (参考データ)	kΩ	通常精度チャネル
アナログ入力電圧範囲	プナログ入力電圧範囲 Ain		0	<u> </u>	VREFH0	V	_
12ビットモード				•		•	
分解能			_	<u> </u>	12	ビット	_
変換時間 ^(注1) (PCLKC = 32MHzで	許容信号源 ンス Max =		1.41	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0Dh
動作時)			2.25	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 28h
オフセット誤差			_	± 0.5	± 4.5	LSB	高精度チャネル
			_		± 6.0	LSB	上記以外
フルスケール誤差				± 0.75	± 4.5	LSB	高精度チャネル
			_		± 6.0	LSB	上記以外
量子化誤差			_	± 0.5	_	LSB	_
絶対精度			_	± 1.25	± 5.0	LSB	高精度チャネル
			_		± 8.0	LSB	上記以外
DNL微分非直線性誤差			_	± 1.0	_	LSB	_
INL積分非直線性誤差			_	± 1.0	± 3.0	LSB	_
14 ビットモード							
分解能			_	-	14	ビット	_
変換時間 ^(注1) (PCLKC = 32MHzで	許容信号源 ンス Max =		1.59	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0Dh
動作時)			2.44	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 28h
オフセット誤差			_	± 2.0	± 18	LSB	高精度チャネル
			_	7	± 24.0	LSB	上記以外
フルスケール誤差			_	± 3.0	± 18	LSB	高精度チャネル
		_	7	± 24.0	LSB	上記以外	
量子化誤差	量子化誤差		_	± 0.5	_	LSB	_
絶対精度	絶対精度		_	± 5.0	± 20	LSB	高精度チャネル
			_	7	± 32.0	LSB	上記以外
DNL微分非直線性誤差	<u> </u>		_	± 4.0	_	LSB	_
INL積分非直線性誤差			_	± 4.0	± 12.0	LSB	_

¹⁴ ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差 注. は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は 含まれていません。

注 1. 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量(C_{in})以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。

表 2.45 低消費電力A/D変換モードにおけるA/D変換特性(4)

条件: VCC = AVCC0 = 2.7~5.5V、VREFH0 = 2.7V~5.5V

Í	頁目		Min	Тур	Max	単位	測定条件	
周波数			1	_	24	MHz	_	
アナログ入力容量(注2	2)	Cs	_	_	8 (参考データ)	pF	高精度チャネル	
			_	_	9 (参考データ)	pF	通常精度チャネル	
アナログ入力抵抗		Rs	_	_	2.5 (参考データ)	kΩ	高精度チャネル	
			_	_	6.7 (参考データ)	kΩ	通常精度チャネル	
アナログ入力電圧範囲		Ain	0	_	VREFH0	V	_	
12ビットモード								
分解能			_	_	12	ビット	_	
変換時間 ^(注1) (PCLKC = 24MHzで	許容信号源 ンス Max =		2.25	_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh	
動作時)			3.38	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28h	
オフセット誤差		_	± 0.5	± 4.5	LSB	高精度チャネル		
			_		± 6.0	LSB	上記以外	
フルスケール誤差		_	± 0.75	± 4.5	LSB	高精度チャネル		
		_		± 6.0	LSB	上記以外		
量子化誤差	量子化誤差		_	± 0.5	_	LSB	_	
絶対精度	絶対精度		_	± 1.25	± 5.0	LSB	高精度チャネル	
			_		± 8.0	LSB	上記以外	
DNL微分非直線性誤差			_	± 1.0	_	LSB	_	
INL積分非直線性誤差			_	± 1.0	± 3.0	LSB	_	
14 ビットモード								
分解能			_	_	14	ビット	_	
変換時間 ^(注1) (PCLKC = 24MHzで	許容信号源 ンス Max =		2.50		_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh	
動作時)			3.63	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28h	
オフセット誤差	•		_	± 2.0	± 18	LSB	高精度チャネル	
			_		± 24.0	LSB	上記以外	
フルスケール誤差			_	± 3.0	± 18	LSB	高精度チャネル	
			_		± 24.0	LSB	上記以外	
量子化誤差			_	± 0.5	_	LSB		
絶対精度			_	± 5.0	± 20	LSB	高精度チャネル	
			_		± 32.0	LSB	上記以外	
DNL微分非直線性誤差	1		_	± 4.0	_	LSB	_	
INL積分非直線性誤差			<u> </u>	± 4.0	± 12.0	LSB	_	

注. 14 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量(C_{in})以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。

表 2.46 低消費電力A/D変換モードにおけるA/D変換特性(5)

条件: VCC = AVCC0 = 2.4~5.5V、VREFH0 = 2.4V~5.5V

周波数	Į	頁目		Min	Тур	Max	単位	測定条件	
Part	周波数			1	_	16	MHz	_	
アナログ入力抵抗 Rs 2.5 (参考データ) kΩ 高精度チャネル 6.7 (参考データ) kΩ 通常精度チャネル 6.7 (参考データ) kΩ	アナログ入力容量 (注2	2)	Cs	_	_	8 (参考データ)	pF	高精度チャネル	
Part				_	_	9 (参考データ)	pF	通常精度チャネル	
Page	アナログ入力抵抗		Rs	_	_	2.5 (参考データ)	kΩ	高精度チャネル	
12ピットモード				_	_	6.7 (参考データ)	kΩ	通常精度チャネル	
分解能 ー ー 12 ビット 一 変換時間 (注1)	アナログ入力電圧範囲		Ain	0	_	VREFH0	V	_	
変換時間(注)	12ビットモード			•	•				
(PCLKC = 16MHzで 動作時) ADSSTRA.SST[7:0] = 0Dh 動作時) ンス Max = 2.2kΩ - - - B 通常精度チャネル ADSSTRA.SST[7:0] = 28h オフセット誤差 - ± 0.5 ± 4.5 LSB 上記以外 フルスケール誤差 - ± 0.5 - LSB 上記以外 量子化誤差 - ± 0.5 - LSB 上記以外 量子化誤差 - ± 1.25 ± 5.0 LSB 上記以外 DNL 微分非直線性誤差 - ± 1.0 - LSB 上記以外 DNL 微分非直線性誤差 - ± 1.0 - LSB 上記以外 14ビットモード 分解能 - ± 1.0 + 1.0 LSB - 14ビットモード 分解能 - - 14 ビット - ADCSR ADHSC = 1 ADSSTRn.SST[7:0] = 0bh 素持度チャネル ADCSR ADHSC = 1 ADSSTRn.SST[7:0] = 28h - - 上記以外 ADCSR ADHSC = 1 ADSSTRn.SST[7:0] = 28h オフセット誤差 - ± 18 LSB 高精度チャネル ADCSR ADHSC = 1 ADSSTRn.SST[7:0] = 28h オフセット ランス Max = 2.2kΩ - ± 18 LSB 高精度チャネル ADCSR ADHSC = 1 ADSSTRn.SST[7:0] = 28h <td< td=""><td>分解能</td><td></td><td></td><td>_</td><td>_</td><td>12</td><td>ビット</td><td>_</td></td<>	分解能			_	_	12	ビット	_	
おのして	(PCLKC = 16MHzで			3.38	_	_	μs	ADCSR.ADHSC = 1	
日本の	動作時)			5.06	_	_	μѕ	ADCSR.ADHSC = 1	
フルスケール誤差 ー ± 0.75 ± 4.5 LSB 高精度チャネル 量子化誤差 ー ± 0.5 ー LSB 一 総対精度 ー ± 1.25 ± 5.0 LSB 高精度チャネル 地域分非直線性誤差 ー ± 1.0 ー LSB ー INL積分非直線性誤差 ー ± 1.0 ー LSB ー 14ビットモード ー ± 1.0 ± 3.0 LSB ー 今解能 ー ー 14 ビット ー (PCLKC = 16MHzで動作時) 許容信号源インビーダンス Max = 2.2kΩ ー ー μs 高精度チャネル ADCSR ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh カフセット誤差 ー ± 2.0 上 18 LSB 高精度チャネル ADSSTRn.SST[7:0] = 28h オフセット誤差 ー ± 2.0 LSB 上記以外 フルスケール誤差 ー ± 3.0 ± 18 LSB 高精度チャネル 量子化誤差 ー ± 0.5 ー LSB 上記以外 量子化誤差 ー ± 5.0 上 20 LSB 高精度チャネル 量子化誤差 ー ± 5.0 上 20 LSB 高精度チャネル 量子化誤差	オフセット誤差	オフセット誤差		_	± 0.5	± 4.5	LSB	高精度チャネル	
- ± 0.0 LSB 上記以外 量子化誤差 - ± 0.5 - LSB -				_		± 6.0	LSB	上記以外	
量子化誤差	フルスケール誤差	フルスケール誤差		_	± 0.75	± 4.5	LSB	高精度チャネル	
総対精度				_		± 6.0	LSB	上記以外	
±8.0	量子化誤差	量子化誤差		_	± 0.5	_	LSB	_	
DNL微分非直線性誤差	絶対精度	絶対精度		_	± 1.25	± 5.0	LSB	高精度チャネル	
NL 積分非直線性誤差				_		± 8.0	LSB	上記以外	
14 ビットモード 分解能	DNL微分非直線性誤差			_	± 1.0	_	LSB	_	
分解能ーー14ビットー変換時間 (注1) (PCLKC = 16MHzで動作時)許容信号源インピーダンス Max = 2.2kΩ3.75ーーμs高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dhカフセット誤差ー± 2.0± 18LSB高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28hフルスケール誤差ー± 3.0± 18LSB上記以外ラルスケール誤差ー± 3.0± 18LSB高精度チャネル量子化誤差ー± 0.5ーLSB上記以外量子化誤差ー± 0.5ーLSB一絶対精度ー± 5.0± 20LSB高精度チャネル上記以外上記以外DNL微分非直線性誤差ー± 4.0ーLSB上記以外	INL積分非直線性誤差			_	± 1.0	± 3.0	LSB		
変換時間 (注1) (PCLKC = 16MHzで 動作時)許容信号源インピーダンス Max = 2.2kΩ3.75——μs高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dhま44———μs通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28hオフセット誤差—± 2.0± 18LSB高精度チャネル ± 24.0フルスケール誤差—± 3.0± 18LSB上記以外量子化誤差—± 3.0± 18LSB声精度チャネル量子化誤差—± 0.5—LSB—絶対精度—± 5.0± 20LSB高精度チャネルDNL微分非直線性誤差—± 4.0—LSB上記以外	14ビットモード								
ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh Max = 2.2kΩ	分解能			_	_	14	ビット	_	
ADSSTRN.SST[7:0] = 28h EDSTRN.SST[7:0] =	(PCLKC = 16MHzで			3.75	_	_	μs	ADCSR.ADHSC = 1	
ー ± 24.0 LSB 上記以外 フルスケール誤差 ー ± 3.0 ± 18 LSB 高精度チャネル ー ± 24.0 LSB 上記以外 量子化誤差 ー ± 0.5 ー LSB ー 絶対精度 ー ± 5.0 ± 20 LSB 高精度チャネル ー ± 32.0 LSB 上記以外 DNL微分非直線性誤差 ー ± 4.0 ー LSB ー	動作時)			5.44	_	_	μs	ADCSR.ADHSC = 1	
フルスケール誤差 ± 3.0 ± 18 LSB 高精度チャネル 量子化誤差 - ± 24.0 LSB 上記以外 絶対精度 - ± 5.0 ± 20 LSB 高精度チャネル - ± 32.0 LSB 上記以外 DNL微分非直線性誤差 - ± 4.0 - LSB -	オフセット誤差			_	± 2.0	± 18	LSB	高精度チャネル	
一 ± 24.0 LSB 上記以外 量子化誤差 一 ± 0.5 — LSB — 絶対精度 一 ± 5.0 ± 20 LSB 高精度チャネル 一 ± 32.0 LSB 上記以外 DNL微分非直線性誤差 一 ± 4.0 — LSB —				_	1	± 24.0	LSB	上記以外	
量子化誤差 - ± 0.5 - LSB - 絶対精度 - ± 5.0 ± 20 LSB 高精度チャネル - ± 32.0 LSB 上記以外 DNL微分非直線性誤差 - ± 4.0 - LSB -	フルスケール誤差			_	± 3.0	± 18	LSB	高精度チャネル	
絶対精度 - ± 5.0 ± 20 LSB 高精度チャネル - ± 32.0 LSB 上記以外 DNL微分非直線性誤差 - ± 4.0 - LSB -				_]	± 24.0	LSB	上記以外	
一 ± 32.0 LSB 上記以外 DNL微分非直線性誤差 — ± 4.0 — LSB —	量子化誤差	量子化誤差		_	± 0.5	_	LSB	_	
DNL 微分非直線性誤差 — ± 4.0 — LSB —	絶対精度			_	± 5.0	± 20	LSB	高精度チャネル	
				_]	± 32.0	LSB	上記以外	
INL 積分非直線性誤差 — ± 4.0 ± 12.0 LSB —	DNL微分非直線性誤差			_	± 4.0	_	LSB	_	
	INL積分非直線性誤差			_	± 4.0	± 12.0	LSB	_	

注. 14 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量(C_{in})以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。

表 2.47 低消費電力 A/D 変換モードにおける A/D 変換特性 (6)

条件: VCC = AVCC0 = 1.8~5.5V(VCC < 2.0VのときAVCC0 = VCC)、VREFH0 = 1.8~5.5V 基準電圧範囲をVREFH0 およびVREFL0に印加

ĵ	項目		Min	Тур	Max	単位	測定条件	
周波数			1	_	8	MHz	_	
アナログ入力容量(注	2)	Cs	_	_	8 (参考データ)	pF	高精度チャネル	
			_	_	9 (参考データ)	pF	通常精度チャネル	
アナログ入力抵抗		Rs	_	_	3.8 (参考データ)	kΩ	高精度チャネル	
			_	_	8.2 (参考データ)	kΩ	通常精度チャネル	
アナログ入力電圧範囲		Ain	0	_	VREFH0	V	_	
12ビットモード			•		•	•	•	
分解能			_	_	12	ビット	_	
変換時間 ^(注1) (PCLKC = 8MHzで	許容信号源 ンス Max =	インピーダ 5kΩ	6.75	_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh	
動作時)			10.13	_		μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28h	
オフセット誤差		_	± 1.0	± 7.5	LSB	高精度チャネル		
			_		± 10.0	LSB	上記以外	
フルスケール誤差		_	± 1.5	± 7.5	LSB	高精度チャネル		
		_		± 10.0	LSB	上記以外		
量子化誤差	量子化誤差		_	± 0.5	_	LSB	_	
絶対精度	絶対精度		_	± 3.0	± 8.0	LSB	高精度チャネル	
			_		± 12.0	LSB	上記以外	
DNL微分非直線性誤差	É		_	± 1.0	_	LSB	_	
INL積分非直線性誤差			_	± 1.0	± 3.0	LSB	_	
14 ビットモード								
分解能			_	_	14	ビット	_	
変換時間 ^(注1) (PCLKC = 8MHzで	許容信号源 ンス Max =	インピーダ 5kΩ	7.50	_		μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh	
動作時)			10.88	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28h	
オフセット誤差			_	± 4.0	± 30.0	LSB	高精度チャネル	
			_	7	± 40.0	LSB	上記以外	
フルスケール誤差			_	± 6.0	± 30.0	LSB	高精度チャネル	
			_		± 40.0	LSB	上記以外	
量子化誤差			_	± 0.5	_	LSB	_	
絶対精度			_	± 12.0	± 32.0	LSB	高精度チャネル	
			_		± 48.0	± 48.0 LSB 上記以5		
DNL微分非直線性誤差	Ē		_	± 4.0	_	LSB	_	
INL積分非直線性誤差			_	± 4.0	± 12.0	LSB	_	

注. 14 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量(C_{in})以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。

表 2.48 低消費電力 A/D 変換モードにおける A/D 変換特性 (7)

条件: VCC = AVCC0 = 1.6~5.5V(VCC < 2.0VのときAVCC0 = VCC)、VREFH0 = 1.6~5.5V 基準電圧範囲をVREFH0 およびVREFL0 に印加

;	項目		Min	Тур	Max	単位	測定条件
周波数			1	_	4	MHz	_
アナログ入力容量 ^{(注}	2)	Cs	_	_	8 (参考データ)	pF	高精度チャネル
			_	_	9 (参考データ)	pF	通常精度チャネル
アナログ入力抵抗		Rs	_	_	13.1 (参考データ)	kΩ	高精度チャネル
			_	_	14.3 (参考データ)	kΩ	通常精度チャネル
アナログ入力電圧範囲	アナログ入力電圧範囲 Ain		0	_	VREFH0	V	_
12ビットモード						•	
分解能			_	_	12	ビット	_
変換時間 ^(注1) (PCLKC = 4MHzで	許容信号源 ンス Max =		13.5	_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh
動作時)			20.25			μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28h
オフセット誤差		_	± 1.0	± 7.5	LSB	高精度チャネル	
		_		± 10.0	LSB	上記以外	
フルスケール誤差		_	± 1.5	± 7.5	LSB	高精度チャネル	
		_		± 10.0	LSB	上記以外	
量子化誤差	量子化誤差		_	± 0.5	_	LSB	_
絶対精度		_	± 3.0	± 8.0	LSB	高精度チャネル	
			_		± 12.0	LSB	上記以外
DNL微分非直線性誤差	É		_	± 1.0	_	LSB	_
INL積分非直線性誤差			_	± 1.0	± 3.0	LSB	_
14 ビットモード							
分解能			_		14	ビット	_
変換時間 ^(注1) (PCLKC = 4MHzで	許容信号源 ンス Max =		15.0	_		μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0Dh
動作時)			21.75	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 28h
オフセット誤差			_	± 4.0	± 30.0	LSB	高精度チャネル
			_		± 40.0	LSB	上記以外
フルスケール誤差			_	± 6.0	± 30.0	LSB	高精度チャネル
			_		± 40.0	LSB	上記以外
量子化誤差			_	± 0.5	_	LSB	_
絶対精度			_	± 12.0	± 32.0	LSB	高精度チャネル
			_		± 48.0	LSB	上記以外
DNL微分非直線性誤差	<u></u>			± 4.0	_	LSB	_
INL積分非直線性誤差			_	± 4.0	± 12.0	LSB	_

注. 14 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間はサンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量(C_{in})以外は、2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性を参照してください。




図 2.69 アナログ入力の等価回路

表 2.49 14 ビットA/Dコンパータチャネル分類

分類	チャネル	条件	注意点
高精度チャネル	AN000~AN014	AVCC0 = 1.6 ~ 5.5V	A/Dコンバータ使用時AN000~
通常精度チャネル	AN016~AN025		AN014端子は、汎用入出力端子、 IRQ2、IRQ3入力端子、TS送信端子 としては使用できません。
内部基準電圧入力チャネル	内部基準電圧	AVCC0 = 2.0 ~ 5.5V	_
温度センサ入力チャネル	温度センサ出力	AVCC0 = 2.0 ~ 5.5V	_

表 2.50 A/D内部基準電圧特性

条件: VCC = AVCC0 = VREFH0 = 2.0~5.5V (注1)

項目	Min	Тур	Max	単位	測定条件
内部基準電圧入力チャネル ^(注2)	1.36	1.43	1.50	V	_
周波数 ^(注3)	1	_	2	MHz	_
サンプリング時間 ^(注4)	5.0	_	_	μs	_

- 注 1. AVCC0 < 2.0V のとき、入力チャネルに内部基準電圧は選択できません。
- 注 2. 14 ビット A/D 内部基準電圧は、内部基準電圧が 14 ビット A/D コンバータに入力されたときの電圧を示します。
- 注 3. 内部基準電圧が高電位基準電圧として使用される場合の ADC14 用パラメータです。
- 注 4. 内部基準電圧が ADC14 のアナログ入力チャネルに選択された場合の ADC14 用パラメータです。




図 2.70 14 ビット A/D コンバータ特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅(1LSB幅)の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 VREFH0 = 3.072V の場合、1LSB幅は 0.75mVになり、アナログ入力電圧には 0mV、0.75mV、1.5mVが使用されます。 ± 5 LSB の絶対精度とは、アナログ入力電圧が 0mV の場合、理論的 A/D 変換特性から期待される出力コードが 008hであっても、実際の A/D 変換結果は 003h ~ 0 00h の範囲になることを意味します。

積分非直線性誤差(INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロとした場合の理想的な直線と、実際の出力コードとの最大偏差です。

微分非直線性誤差(DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と、実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と、実際の最後の出力コードとの差です。

2.6 DAC12 特性

表 2.51 D/A 変換特性 (1)

条件:VCC = AVCC0 = 1.8~5.5V 基準電圧 = VREFHまたはVREFL選択時

項目	Min	Тур	Max	単位	測定条件
分解能	_	_	12	ビット	_
負荷抵抗	30	_	_	kΩ	_
負荷容量	_	_	50	pF	_
出力電圧範囲	0.35	_	AVCC0 - 0.47	V	_
DNL微分非直線性誤差	_	± 0.5	± 1.0	LSB	_
INL積分非直線性誤差	_	± 2.0	± 8.0	LSB	_
オフセット誤差	_	_	± 20	mV	_
フルスケール誤差	_	_	± 20	mV	_
出カインピーダンス	_	5	_	Ω	_
変換時間	_	_	30	μs	_

表 2.52 D/A 変換特性 (2)

条件: VCC = AVCC0 = 1.8~5.5V 基準電圧 = AVCC0またはAVSS0選択時

項目	Min	Тур	Max	単位	測定条件
分解能	_	_	12	ビット	_
負荷抵抗	30	_	_	kΩ	_
負荷容量	_	_	50	pF	_
出力電圧範囲	0.35	_	AVCC0 - 0.47	V	_
DNL微分非直線性誤差	_	± 0.5	± 2.0	LSB	_
INL積分非直線性誤差	_	± 2.0	± 8.0	LSB	_
オフセット誤差	_	_	± 30	mV	_
フルスケール誤差	_	_	± 30	mV	_
出力インピーダンス	_	5	_	Ω	_
変換時間	_	_	30	μs	_

表 2.53 D/A 変換特性 (3)

条件: VCC = AVCC0 = 1.8~5.5V 基準電圧 = 内部基準電圧選択時

項目	Min	Тур	Max	単位	測定条件
分解能	_	_	12	ビット	_
内部基準電圧(Vbgr)	1.36	1.43	1.50	V	_
負荷抵抗	30	_	_	kΩ	_
負荷容量	_	_	50	pF	_
出力電圧範囲	0.35	_	Vbgr	V	_
DNL微分非直線性誤差	_	± 2.0	± 16.0	LSB	_
INL積分非直線性誤差	_	± 8.0	± 16.0	LSB	_
オフセット誤差	_	_	± 30	mV	_
出力インピーダンス	_	5	_	Ω	_
変換時間	_	_	30	μs	_




図 2.71 D/A コンパータ特性用語の解説図

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロとした場合の理想的な変換特性に基づく理想的な出力電圧と、実際の出力電圧との最大偏差です。

微分非直線性誤差(DNL)

微分非直線性誤差とは、理想的 D/A 変換特性に基づく 1LSB の電圧幅と、実際の出力電圧幅との差です。

オフセット誤差

オフセット誤差とは、出力下限を下回る一番高い実際の出力電圧と、その入力コードに基づく理想的な出力電圧との差です。

フルスケール誤差

フルスケール誤差とは、出力上限を上回る一番低い実際の出力電圧と、その入力コードに基づく理想的な 出力電圧との差です。

2.7 TSN 特性

表 2.54 TSN特性

条件: VCC = AVCC0 = 2.0~5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
相対精度	_	_	± 1.5	_	°C	2.4V以上
	_	_	± 2.0	_	°C	2.4V未満
温度傾斜	_	_	-3.65	_	mV/°C	_
出力電圧 (25℃)	_	_	1.05	_	V	VCC = 3.3V
温度センサ起動時間	t _{START}	_	_	5	μs	_
サンプリング時間	_	5	_	_	μs	_

2.8 OSC 停止検出特性

表 2.55 発振停止検出回路特性

項目	シンボル	Min	Тур	Max	単位	測定条件
検出時間	t _{dr}	_	_	1	ms	図 2.72




図 2.72 発振停止検出タイミング

2.9 POR/LVD 特性

表 2.56 パワーオンリセット回路、電圧検出回路の特性(1)

	項目	シンボル	Min	Тур	Max	単位	測定条件
電圧検出レベル (注1)	パワーオンリセット(POR)	V _{POR}	1.27	1.42	1.57	V	図 2.73、 図 2.74
	電圧検出回路(LVD0)(注2)	V _{det0_0}	3.68	3.85	4.00	V	図 2.75
		V _{det0_1}	2.68	2.85	2.96		VCC立ち下がり エッジ時
		V _{det0_2}	2.38	2.53	2.64		
		V _{det0_3}	1.78	1.90	2.02		
		V _{det0_4}	1.60	1.69	1.82		
	電圧検出回路(LVD1) ^(注3)	V _{det1_0}	4.13	4.29	4.45	٧	図 2.76
		V _{det1_1}	3.98	4.16	4.30		VCC立ち下がり エッジ時
		V _{det1_2}	3.86	4.03	4.18		
		V _{det1_3}	3.68	3.86	4.00		
		V _{det1_4}	2.98	3.10	3.22		
		V _{det1_5}	2.89	3.00	3.11		
		V _{det1_6}	2.79	2.90	3.01		
		V _{det1_7}	2.68	2.79	2.90		
		V _{det1_8}	2.58	2.68	2.78		
		V _{det1_9}	2.48	2.58	2.68		
		V _{det1_A}	2.38	2.48	2.58		
		V _{det1_B}	2.10	2.20	2.30		
		V _{det1_C}	1.84	1.96	2.05		
		V _{det1_D}	1.74	1.86	1.95		
		V _{det1_E}	1.63	1.75	1.84		
		V _{det1_F}	1.60	1.65	1.73		
	電圧検出回路(LVD2)(注4)	V _{det2_0}	4.11	4.31	4.48	٧	図 2.77
		V _{det2_1}	3.97	4.17	4.34		VCC立ち下がり エッジ時
		V _{det2_2}	3.83	4.03	4.20		
		V _{det2_3}	3.64	3.84	4.01		

注 1. これらの特性は、ノイズが電源に重畳されていない場合に適用されます。設定により電圧検出レベルが電圧検出回路のそれと重複する場合、LVD1と LVD2 のどちらを電圧検出に使用するかを指定できません。

注 2. $V_{det0_\#}$ の # は OFS1.VDSEL1[2:0] ビットの値を示しています。

注3. V_{det1 #}の#はLVDLVLR.LVD1LVL[4:0] ビットの値を示しています。

注 4. V_{det2 #}の#はLVDLVLR.LVD2LVL[2:0] ビットの値を示しています。

表 2.57 パワーオンリセット回路、電圧検出回路の特性(2)

項目		シンボル	Min	Тур	Max	単位	測定条件
パワーオンリセット解除 後の待機時間	LVD0:有効	t _{POR}	_	1.7	_	ms	_
العالبة كلاما الداحة كلا	LVD0:無効	t _{POR}	_	1.3	_	ms	_
電圧監視0、1、2リセット解除後の待機時間	LVD0:有効 ^(注1)	t _{LVD0,1,2}	_	0.6	_	ms	_
1 [*] 年 赤 女 フ 寸 及 寸 日	LVD0:無効 ^(注2)	t _{LVD1,2}	_	0.2	_	ms	_
応答遅延時間 ^(注3)		t _{det}	_	_	350	μs	図 2.73、 図 2.74
最小VCC低下時間		t _{VOFF}	450	_	_	μs	図 2.73、 VCC = 1.0V以上
パワーオンリセット有効時間		t _{W (POR)}	1	_	_	ms	図 2.74、 VCC = 1.0V未満
LVD動作安定時間(LVD有効切り替え後)		t _{d (E-A)}	_	_	300	μs	図 2.76、 図 2.77
ヒステリシス幅(POR)	ヒステリシス幅(POR)		_	110	_	mV	_
ヒステリシス幅(LVD0, LVD1, LVD2)		V _{LVH}	_	60	_	mV	LVD0選択時
			_	100	_	mV	V _{det1_0} ~V _{det1_2} 選択時
			_	60	_		V _{det1_3} ~V _{det1_9} 選択時
			_	50	_		V _{det1_A} ~V _{det1_B} 選択時
			_	40	_		V _{det1_C} ~V _{det1_F} 選択時
	_		60	_		LVD2選択時	

- 注 1. OFS1.LVDAS = 0 のとき
- 注 2. OFS1.LVDAS = 1 のとき
- 注 3. 最小 VCC 低下時間は、VCC が POR/LVD の電圧検出レベル V_{POR} 、 V_{det0} 、 V_{det1} 、 V_{det2} の min 値を下回っている時間です。




図 2.73 電圧検出リセットタイミング




図 2.74 パワーオンリセットタイミング




図 2.75 電圧検出回路タイミング(V_{det0})




図 2.76 電圧検出回路タイミング(V_{det1})




図 2.77 電圧検出回路タイミング (V_{det2})

2.10 バッテリバックアップ機能特性

表 2.58 バッテリバックアップ機能特性

条件: VCC = AVCC0 = 1.6V ~ 5.5V、VBATT = 1.6 ~ 3.6V

項目	シンボル	Min	Тур	Max	単位	測定条件	
バッテリバックアップ切り替え電圧レイ	$V_{DETBATT}$	1.99	2.09	2.19	V	図 2.78、	
バッテリバクアップへの切り替えヒスラ	V_{VBATTH}	_	100	_	mV	図 2.79	
電源切り替えVCCオフ期間	t _{VOFFBATT}	300	_	_	μs	_	
電圧検出レベル VBATTパワーオンリセット(VBATT_F	$V_{VBATPOR}$	1.30	1.40	1.50	V	図 2.78、 図 2.79	
VBATT_PORリセット時間解除後の待根	t _{VBATPOR}	_	_	3	ms	_	
VBATT端子の電圧降下検出レベル	VBTLVDLVL[1:0] = 10b	V _{DETBATLVD}	2.11	2.2	2.29	V	☑ 2.80
(立ち下がり)	VBTLVDLVL[1:0] = 11b		1.92	2	2.08	V	
VBATT端子LVDのヒステリシス幅	$V_{VBATLVDTH}$	_	50	_	mV		
VBATT端子LVD動作安定時間	t _{d_vbat}	_	_	300	μs	図 2.80	
VBATT端子LVD応答遅延時間	t _{det_vbat}	_	_	350	μs		
許容電圧変化の立ち上がり/立ち下がり	dt/dVCC	1.0	_	_	ms/V	_	
VBATTバックアップレジスタアクセス	V_BKBATT	1.8	_	_	V	_	

注. 電源切り替え VCC オフ期間は、VCC がバッテリバックアップ切り替え電圧レベル V_{DETBATT} の min 値を下回っている時間です。




図 2.78 電源切り替えおよび LVD0 リセットタイミング




図 2.79 VBATT_POR リセットタイミング




図 2.80 VBATT 端子電圧検出回路タイミング

表 2.59 VBATTのI/O特性

項目			シンボル	Min	Тур	Max	単位	測定条件
VBATWIOnの	$VCC > V_{DETBATT}$	VCC = 4.0 ~ 5.5V	V _{OH}	VCC - 0.8	_	_	V	I _{OH} = -200μA
I/O出力特性 (n = 0~2)			V _{OL}	_	_	0.8		I _{OL} = 200μA
(11 = 0 × - 2)		VCC = 2.7 ~ 4.0V	V _{OH}	VCC - 0.5	_	_		I _{OH} = -100μA
			V _{OL}	_	_	0.5		I _{OL} = 100μA
		VCC = V _{DETBATT} ~ 2.7V	V _{OH}	VCC - 0.3	_	_		I _{OH} = -50μA
			V _{OL}	_	_	0.3		I _{OL} = 50μA
	VCC < V _{DETBATT}	VBATT = 2.7 ~ 3.6V	V _{OH}	V _{BATT} - 0.5	_	_		I _{OH} = -100μA
			V _{OL}	_	_	0.5		I _{OL} = 100μA
		VBATT = 1.6 ~ 2.7V	V _{OH}	V _{BATT} - 0.3	_			I _{OH} = -50μA
			V _{OL}	_	_	0.3		I _{OL} = 50μA

2.11 CTSU 特性

表 2.60 CTSU特性

条件: VCC = AVCC0 = 1.8~5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
TSCAP端子に接続された外付け容量	C _{tscap}	9	10	11	nF	
TS端子の負荷容量	C _{base}	_	_	50	pF	
許容大電流出力	ΣΙοΗ	_	_	-24	mA	相互容量方式適用時

2.12 セグメント LCD コントローラ特性

2.12.1 抵抗分割方式

[スタティック表示モード]

表 2.61 抵抗分割方式LCD特性(1)

条件:VL4≦VCC≦5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
LCD駆動電圧	V_{L4}	2.0	_	VCC	V	_

[1/2 バイアス法、1/4 バイアス法]

表 2.62 抵抗分割方式LCD特性(2)

条件:VL4≦VCC≦5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
LCD駆動電圧	V_{L4}	2.7	_	VCC	V	_

[1/3 バイアス法]

表 2.63 抵抗分割方式 LCD特性(3)

条件:VL4≦VCC≦5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
LCD駆動電圧	V_{L4}	2.5	_	VCC	V	_

2.12.2 内部昇圧方式

[1/3 バイアス法]

表 2.64 内部昇圧方式LCD特性

条件: VCC = 1.8V~5.5V

項目	シン ボル	条件		Min	Тур	Max	単位	測定条件
LCD出力電圧可変範囲	V _{L1}	C1~C4 ^(注1) =	VLCD = 04h	0.90	1.0	1.08	V	_
		0.47µF	VLCD = 05h	0.95	1.05	1.13	V	_
			VLCD = 06h	1.00	1.10	1.18	V	_
			VLCD = 07h	1.05	1.15	1.23	V	_
			VLCD = 08h	1.10	1.20	1.28	V	_
			VLCD = 09h	1.15	1.25	1.33	V	_
			VLCD = 0Ah	1.20	1.30	1.38	V	_
			VLCD = 0Bh	1.25	1.35	1.43	V	_
			VLCD = 0Ch	1.30	1.40	1.48	V	_
		7	VLCD = 0Dh	1.35	1.45	1.53	V	_
			VLCD = 0Eh	1.40	1.50	1.58	V	_
			VLCD = 0Fh	1.45	1.55	1.63	V	_
			VLCD = 10h	1.50	1.60	1.68	V	_
			VLCD = 11h	1.55	1.65	1.73	V	_
			VLCD = 12h	1.60	1.70	1.78	V	_
			VLCD = 13h	1.65	1.75	1.83	V	_
ダブラ出力電圧	V _{L2}	C1~C4 ^(注1) = 0.47µ	F	2 × V _{L1} - 0.1	2 × V _{L1}	2 × V _{L1}	V	_
トリプラ出力電圧	V_{L4}	C1~C4 ^(注1) = 0.47µ	C1~C4 ^(注1) = 0.47µF		3 × V _{L1}	3 × V _{L1}	V	_
基準電圧セットアップ 時間 ^(注2)	t _{VL1S}	·		5	_	_	ms	図 2.81
LCD出力電圧可変範囲 (注3)	t _{VLWT}	C1~C4 ^(注1) = 0.47µ	F	500	_	_	ms	

- 注 1. LCD 駆動用電圧端子間に接続するコンデンサです。
 - C1: CAPH と CAPL の間に接続するコンデンサ
 - C2: VL1 と GND の間に接続するコンデンサ
 - C3: VL2 と GND の間に接続するコンデンサ
 - C4: VL4 と GND の間に接続するコンデンサ
 - $C1 = C2 = C3 = C4 = 0.47 \mu F \pm 30\%$
- 注 2. VLCD レジスタで基準電圧を設定(基準電圧をデフォルト値で使用する場合は、LCDM0 レジスタの MDSET[1:0] ビットを 01b にして内部昇圧方式を選択)してから、昇圧を開始する(VLCON = 1)までに必要な時間です。
- 注3. 昇圧を開始(VLCON=1)してから表示が可能になる(LCDON=1)までの待機時間です。

[1/4 バイアス法]

表 2.65 内部昇圧方式 LCD 特性

条件: VCC = 1.8V~5.5V

項目	シンボル	条件		Min	Тур	Max	単位	測定条件
LCD出力電圧可変範囲	V_{L1}	C1~C5 ^(注1) =	VLCD = 04h	0.90	1.0	1.08	V	_
		0.47μF	VLCD = 05h	0.95	1.05	1.13	V	_
			VLCD = 06h	1.00	1.10	1.18	V	_
			VLCD = 07h	1.05	1.15	1.23	V	_
			VLCD = 08h	1.10	1.20	1.28	V	_
			VLCD = 09h	1.15	1.25	1.33	V	_
			VLCD = 0Ah	1.20	1.30	1.38	V	_
			VLCD = 0Bh	1.25	1.35	1.43	V	_
			VLCD = 0Ch	1.30	1.40	1.48	V	_
ダブラ出力電圧	V_{L2}	C1~C5 ^(注1) = 0.47µF		2V _{L1} - 0.08	2V _{L1}	2V _{L1}	V	_
トリプラ出力電圧	V_{L3}	C1~C5 ^(注1) = 0.47µF		3V _{L1} - 0.12	3V _{L1}	3V _{L1}	V	_
クアドロプラ出力電圧	V _{L4} (注4)	C1~C5 ^(注1) = 0.47µF		4V _{L1} - 0.16	4V _{L1}	4V _{L1}	V	_
基準電圧セットアップ 時間 ^(注2)	t _{VL1S}			5	_	_	ms	図 2.81
LCD出力電圧可変範囲 (注3)	t _{VLWT}	C1~C5 ^(注1) = 0.47µF		500	_	_	ms	

注 1. LCD 駆動用電圧端子間に接続するコンデンサです。

C1: CAPH と CAPL の間に接続するコンデンサ

C2: V_{L1} と GND の間に接続するコンデンサ

C3: V_{L2} と GND の間に接続するコンデンサ

C4: V_{L3} と GND の間に接続するコンデンサ

C5: V_{L4} と GND の間に接続するコンデンサ

 $C1 = C2 = C3 = C4 = C5 = 0.47 \mu F \pm 30\%$

注 2. VLCD レジスタで基準電圧を設定(基準電圧をデフォルト値で使用する場合は、LCDM0 レジスタの MDSET1 ビットと MDSET0 ビットを 01b にして内部昇圧方式を選択)してから、昇圧を開始する(VLCON = 1)までに必要な時間です。

注 3. 昇圧を開始 (VLCON = 1) してから表示が可能になる (LCDON = 1) までの待機時間です。

注 4. V_{L4} は 5.5V 以下でなければなりません。

2.12.3 容量分割方式

[1/3 バイアス法]

表 2.66 内部昇圧方式LCD特性

条件: VCC = 2.2V~5.5V

項目	シン ボル	条件	Min	Тур	Max	単位	測定条件
VL4電圧 ^(注1)	V_{L4}	C1~C4 = 0.47µF (注2)	_	VCC	_	٧	_
VL2電圧 ^(注1)	V _{L2}	C1~C4 = 0.47µF (注2)	2/3 × V _{L4} - 0.07	2/3 × V _{L4}	2/3 × V _{L4} + 0.07	٧	_
VL1電圧 ^(注1)	V _{L1}	C1~C4 = 0.47µF (注2)	1/3 × V _{L4} - 0.08	1/3 × V _{L4}	1/3 × V _{L4} + 0.08	٧	_
容量分割待機時間 (注1)	t _{WAIT}		100	_	_	ms	図 2.81

注 1. 降圧を開始(VLCON = 1)してから表示が可能になる(LCDON = 1)までの待機時間です。

注 2. LCD 駆動用電圧端子間に接続するコンデンサです。

C1: CAPH と CAPL の間に接続するコンデンサ

C2: V_{L1} と GND の間に接続するコンデンサ

C3: V_{L2} と GND の間に接続するコンデンサ

 $C4: V_{L4} \ \ \, \mbox{C4D olice Bis of C4}$

 $C1 = C2 = C3 = C4 = 0.47 \mu F \pm 30\%$




図 2.81 LCD 基準電圧セットアップ時間、昇圧待機時間、容量分割待機時間

2.13 コンパレータ特性

表 2.67 ACMPLP特性

条件: VCC = 1.8~5.5V

	項目		シンボル	Min	Тур	Max	単位	測定条件
基準電圧範囲	標準モード	VREF	0	_	VCC - 1.4	V	_	
	ウィンドウ	IVREF1	VREFH	1.4	_	VCC	V	_
	モード (注2)	IVREF0	VREFL	0	_	VCC - 1.4	V	_
入力電圧範囲			VI	0	_	VCC	V	_
内部基準電圧		_	1.36	1.44	1.50	V	_	
出力遅延時間	High-speed モー	۴	Td	_	_	1.2	μs	VCC = 3.0
	Low-speed モ ー	۴		_	_	5	μs	入力信号のスルー レート>50mV/µs
	ウィンドウモー	۴		_	_	2	μs	1 / σοιπν/μο
オフセット電圧 (注1)	High-speed モー	۴	_	_	_	50	mV	_
	Low-speedモード		_	_	_	40	mV	_
	ウィンドウモー	۴	_	_	_	60	mV	_
動作安定待機時間			T _{cmp}	100	_	_	μs	_

注 1. 8 ビット DAC 出力が基準電圧として使用されている場合、オフセット電圧は最大 2.5 × VCC/256 まで増加します。

注 2. ウィンドウモードでは、IVREF1 - IVREF0 \geq 0.2V でなければなりません。

2.14 OPAMP 特性

表 2.68 OPAMP特性

条件: VCC = AVCC0 = 1.8~5.5V (VCC < 2.0VのときAVCC0 = VCC)

製品	E- ド		0.2	_	AVCC0 - 0.5	V
出力電圧範囲 Vo1 低消費電力 Vo2 High-speed 入力オフセット電圧 Vioff 3σ オープンゲイン Av ゲイン帯域幅(GB) GBW1 低消費電力 吸出 GBW2 High-speed 位相マージン PM CL = 20pF ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz	: − ド		0.3			
In Jack Page 18 (A) (B) (B) (B) (B) (B) (B) (B) (B) (B) (B			0.0	_	AVCC0 - 0.6	V
入力オフセット電圧 Vioff 3σ オープンゲイン Av ゲイン帯域幅 (GB) GBW1 低消費電力モ GBW2 位相マージン PM CL = 20pF ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz		0.1	_	AVCC0 - 0.1	V	
オープンゲイン Av ゲイン帯域幅 (GB) GBW1 低消費電力モ GBW2 位相マージン PM CL = 20pF ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz	Eード		0.1	_	AVCC0 - 0.1	V
ゲイン帯域幅 (GB) GBW1 低消費電力モ 製品 GBW2 High-speed = 位相マージン PM CL = 20pF ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz	<u> </u>				10	mV
製品 GBW2 High-speed = GBW2 位相マージン PM CL = 20pF ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz					_	dB
GBW2 High-speed = 位相マージン PM CL = 20pF ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz	低消費電力モード -		_	0.04	_	MHz
ゲインマージン GM CL = 20pF 入力換算ノイズ Vnoise1 f = 1kHz	igh-speed モード -		_	1.7	_	MHz
入力換算ノイズ Vnoise1 f = 1kHz			50	_	_	deg
70310371			10	_	_	dB
Vnoise2 f = 10kHz		低消費電力モード	_	230	_	nV/√Hz
			_	200	_	nV/√Hz
Vnoise3 f = 1kHz		High-speedモード	_	90	_	nV/√Hz
Vnoise4 f = 2kHz			_	70	_	nV/√Hz
電源低減比 PSRR		•	_	90	_	dB
コモンモード信号低減 比			_	90	_	dB
安定待機時間 Tstd1 CL = 20pF	(>+4)	低消費電力モード	650	_	_	μs
Tstd2)み起動 ^(注1)	High-speedモード	13	_	_	μs
Tstd3 CL = 20pF	## # ####	低消費電力モード	650	_	_	μs
Tstd4 時に起動	: 基準電流回路が同	High-speedモード	13	_	_	μs
安定時間 Tset1 CL = 20pF		低消費電力モード	_	_	750	μs
Tset2		High-speedモード	_	_	13	μs
スルーレート Tslew1 CL = 20pF		低消費電力モード	_	0.02	_	V/µs
Tslew2		High-speedモード	_	1.1	_	V/µs
負荷電流 lload1 低消費電力モ	<u>-</u> ⊬	•	-100	_	100	μA
Iload2 High-speed =	E-F		-100	_	100	μA
負荷容量 CL			ı			

注 1. 事前にオペアンプ基準電流回路が起動している場合

2.15 フラッシュメモリ特性

2.15.1 コードフラッシュメモリ特性

表 2.69 コードフラッシュ特性(1)

項目		シンボル	Min	Тур	Max	単位	測定条件
再プログラム/イレースサイクル ^(注1)		N _{PEC}	1000	_	_	回	_
データ保持時間	1000回のN _{PEC} の後	t _{DRP}	20 (注2) (注3)	_	_	年	T _a = +85°C

- 注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回(n = 1000)の場合、ブロックごとにそれぞれ n 回ずつ消去することが可能です。たとえば、2KB のブロックについて、それぞれ異なる番地に 8 バイト書き込みを 256 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません(上書き禁止)。
- 注 2. 弊社提供のフラッシュメモリプログラマおよびセルフプログラミングライブラリを使用した場合の特性です。
- 注 3. 信頼性試験から得られた結果です。

表 2.70 コードフラッシュ特性 (2)

High-speedモード 条件:VCC=2.7~5.5V

		シン		FCLK = 1MI	Ηz	F	CLK = 32M	Hz	
項目		ボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	8バイト	t _{P8}	_	116	998	_	54	506	μs
イレース時間	2KB	t _{E2K}	_	9.03	287	_	5.67	222	ms
ブランクチェック時間	8バイト	t _{BC8}	_	_	56.8	_	_	16.6	μs
	2KB	t _{BC2K}	_	_	1899	_	_	140	μs
イレースサスペンド時間]	t _{SED}	_	_	22.5	_	_	10.7	μs
スタートアップ領域入れ	替え設定時間	t _{SAS}	_	21.7	585	_	12.1	447	ms
アクセスウィンドウ時間]	t _{AWS}	_	21.7	585	_	12.1	447	ms
OCD/ シリアルプログラマID記	设定時間	t _{osis}	_	21.7	585	_	12.1	447	ms
フラッシュメモリモート	·遷移待機時間1	t _{DIS}	2	1-	_	2	_	_	μs
フラッシュメモリモード	:遷移待機時間2	t _{MS}	5	_	_	5	_	_	μs

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。
- 注. FCLK の周波数精度は±3.5% でなければなりません。クロックソースの周波数精度を確認してください。

表 2.71 コードフラッシュ特性 (3)

Middle-speed モード

条件: VCC = 1.8 ~ 5.5V、T_a = -40 ~ +85 ℃

		シン		FCLK = 1MI	Hz	I	FCLK = 8MI	-lz	
項目		ボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	8バイト	t _{P8}	_	157	1411	_	101	966	μs
イレース時間	2KB	t _{E2K}	_	9.10	289	_	6.10	228	ms
ブランクチェック時間	8バイト	t _{BC8}	_	_	87.7	_	_	52.5	μs
	2KB	t _{BC2K}	_	_	1930	_	_	414	μs
イレースサスペンド時間		t _{SED}	_	_	32.7	_	_	21.6	μs
スタートアップ領域入れ	替え設定時間	t _{SAS}	_	22.5	592	_	14.0	464	ms
アクセスウィンドウ時間		t _{AWS}	_	22.5	592	_	14.0	464	ms
OCD/シリアルプログラ	マID設定時間	t _{OSIS}	_	22.5	592	_	14.0	464	ms
フラッシュメモリモード	遷移待機時間1	t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモード	遷移待機時間2	t _{MS}	720	_	_	720	_	_	ns

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。

注. FCLK の周波数精度は±3.5% でなければなりません。クロックソースの周波数精度を確認してください。

2.15.2 データフラッシュメモリ特性

表 2.72 データフラッシュ特性(1)

	項目	シンボル	Min	Тур	Max	単位	測定条件
再プログラム/~	イレースサイクル ^(注1)	N _{DPEC}	100000	1000000	_	回	_
データ保持時間	10000回のN _{DPEC} の後	t _{DDRP}	20 (注2) (注3)	_	_	年	T _a = +85°C
	100000回のN _{DPEC} の後		5 (注2) (注3)	_	_	年	
	1000000回のN _{DPEC} の後		_	1 (注2) (注3)	_	年	T _a = +25°C

- 注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回(n = 100000)の場合、ブロックごとにそれぞれ n 回ずつ消去することが可能です。たとえば、1 バイトのブロックについて、それぞれ異なる番地に 1 バイト書き込みを 1000 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。
- 注 2. 弊社提供のフラッシュメモリプログラマおよびセルフプログラミングライブラリを使用した場合の特性です。
- 注3. 信頼性試験から得られた結果です。

表 2.73 データフラッシュ特性(2)

High-speedモード 条件:VCC = 2.7~5.5V

			FCLK = 4MHz		FCLK = 32MHz				
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	52.4	463	_	42.1	387	μs
イレース時間	1KB	t _{DE1K}	_	8.98	286	_	6.42	237	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	24.3	_	_	16.6	μs
	1KB	t _{DBC1K}	_	_	1872	_	_	512	μs
イレース実行中のサスへ	ペンド時間	t _{DSED}	_	_	13.0	_	_	10.7	μs
データフラッシュ STOF	2復帰時間	t _{DSTOP}	5	_	_	5	_	_	μs

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。
- 注. FCLK の周波数精度は±3.5% でなければなりません。クロックソースの周波数精度を確認してください。

表 2.74 データフラッシュ特性 (3)

Middle-speed モード

条件: VCC = 1.8 ~ 5.5V、T_a = -40 ~ +85 °C

			FCLK = 4MHz		FCLK = 8MHz				
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	94.7	886	_	89.3	849	μs
イレース時間	1KB	t _{DE1K}	_	9.59	299	_	8.29	273	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	56.2	_	_	52.5	μs
	1KB	t _{DBC1K}	_	_	2.17	_	_	1.51	ms
イレース実行中のサスへ	ペンド時間	t _{DSED}	_	_	23.0	_	_	21.7	μs
データフラッシュ STOF	P復帰時間	t _{DSTOP}	720	_	_	720	_	_	ns

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラム/イレース時、FCLK の下限周波数は 1MHz です。FCLK を 4MHz 未満で使用する場合、設定可能な周波数は 1MHz、2MHz、3MHz のいずれかです。1.5MHz などの非整数周波数は使用できません。
- 注. FCLK の周波数精度は±3.5% でなければなりません。クロックソースの周波数精度を確認してください。

2.16 バウンダリスキャン

表 2.75 パウンダリスキャン

条件: VCC = AVCC0 = 2.4~5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
TCKクロックサイクル時間	t _{TCKcyc}	100	_	_	ns	図 2.82
TCKクロック High レベルパルス幅	t _{TCKH}	45	_		ns	
TCKクロックLow レベルパルス幅	t _{TCKL}	45	_		ns	
TCKクロック立ち上がり時間	t _{TCKr}	_	_	5	ns	
TCKクロック立ち下がり時間	t _{TCKf}	_	_	5	ns	
TMSセットアップ時間	t _{TMSS}	20	_		ns	図 2.83
TMSホールド時間	t _{TMSH}	20	_	_	ns	
TDIセットアップ時間	t _{TDIS}	20	_	_	ns	
TDIホールド時間	t _{TDIH}	20	_	_	ns	
TDOデータ遅延時間	t _{TDOD}	_	_	70	ns	
バウンダリスキャン回路起動時間 (注1)	t _{BSSTUP}	t _{RESWP}	_	_	_	図 2.84

注 1. パワーオンリセットが無効になるまで、バウンダリスキャンは機能しません。




図 2.82 パウンダリスキャン TCK タイミング




図 2.83 パウンダリスキャン入出力タイミング




図 2.84 パウンダリスキャン回路起動タイミング

2.17 ジョイントテストアクショングループ (JTAG)

表 2.76 JTAG (デバッグ) 特性 (1)

条件: VCC = 2.4~5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
TCKクロックサイクル時間	t _{TCKcyc}	80	_	_	ns	図 2.85
TCKクロック High レベルパルス幅	t _{TCKH}	35	_	_	ns	
TCKクロック Low レベルパルス幅	t _{TCKL}	35	_	_	ns	
TCKクロック立ち上がり時間	t _{TCKr}	_	_	5	ns	
TCKクロック立ち下がり時間	t _{TCKf}	_	_	5	ns	
TMSセットアップ時間	t _{TMSS}	16	_	_	ns	図 2.86
TMSホールド時間	t _{TMSH}	16	_	_	ns	
TDIセットアップ時間	t _{TDIS}	16	_	_	ns	
TDIホールド時間	t _{TDIH}	16	_	_	ns	
TDOデータ遅延時間	t _{TDOD}	_	_	70	ns	

表 2.77 JTAG (デバッグ) 特性 (2)

条件: VCC = 1.6~2.4V

項目	シンボル	Min	Тур	Max	単位	測定条件
TCKクロックサイクル時間	t _{TCKcyc}	250	_	_	ns	図 2.85
TCKクロック High レベルパルス幅	t _{TCKH}	120	_	_	ns	
TCKクロックLow レベルパルス幅	t _{TCKL}	120	_	_	ns	
TCKクロック立ち上がり時間	t _{TCKr}	_	_	5	ns	
TCKクロック立ち下がり時間	t _{TCKf}	_	_	5	ns	
TMSセットアップ時間	t _{TMSS}	50	_	_	ns	図 2.86
TMSホールド時間	t _{TMSH}	50	_	_	ns	
TDIセットアップ時間	t _{TDIS}	50	_	_	ns	
TDIホールド時間	t _{TDIH}	50	_	_	ns	
TDOデータ遅延時間	t _{TDOD}	_	_	150	ns	




図 2.85 JTAG TCK タイミング




図 2.86 JTAG 入出力タイミング

2.17.1 シリアルワイヤデバッグ (SWD)

表 2.78 SWD特性 (1)

条件: VCC = 2.4~5.5V

項目	シンボル	Min	Тур	Max	単位	測定条件
SWCLKクロックサイクル時間	t _{SWCKcyc}	80	_	_	ns	図 2.87
SWCLKクロック High レベルパルス幅	t _{SWCKH}	35	_	_	ns	
SWCLKクロック Low レベルパルス幅	t _{SWCKL}	35	_	_	ns	
SWCLKクロック立ち上がり時間	t _{SWCKr}	_	_	5	ns	
SWCLKクロック立ち下がり時間	t _{SWCKf}	_	_	5	ns	
SWDIOセットアップ時間	t _{SWDS}	16	_	_	ns	図 2.88
SWDIOホールド時間	t _{SWDH}	16	_	_	ns	
SWDIOデータ遅延時間	t _{SWDD}	2	_	70	ns	

表 2.79 SWD特性 (2)

条件: VCC = 1.6~2.4V

項目	シンボル	Min	Тур	Max	単位	測定条件
SWCLKクロックサイクル時間	t _{SWCKcyc}	250	_	_	ns	図 2.87
SWCLKクロック High レベルパルス幅	t _{SWCKH}	120	_	_	ns	
SWCLKクロック Low レベルパルス幅	t _{SWCKL}	120	_	_	ns	
SWCLKクロック立ち上がり時間	t _{SWCKr}	_	_	5	ns	
SWCLKクロック立ち下がり時間	t _{SWCKf}	_	_	5	ns	
SWDIOセットアップ時間	t _{SWDS}	50	_	_	ns	図 2.88
SWDIOホールド時間	t _{SWDH}	50	_	_	ns	
SWDIOデータ遅延時間	t _{SWDD}	2	_	150	ns	




図 2.87 SWD SWCLK タイミング




図 2.88 SWD 入出力タイミング

付録 1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社ウェブサイトの「パッケージ」を参照してください。




図 1.1 100-pin LGA







図 1.2 100-pin LQFP

JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP64-10x10-0.50	PLQP0064KB-C	_	0.3

Unit: mm







- NOTE)


 1. DIMENSIONS "*1" AND "*2" DO NOT INCLUDE MOLD FLASH.

 2. DIMENSION "*3" DOES NOT INCLUDE TRIM OFFSET.

 3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.

 4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.

Reference	Dimensi	ons in mi	llimeters
Symbol	Min	Nom	Max
D	9.9	10.0	10.1
Е	9.9	10.0	10.1
A ₂	_	1.4	_
H _D	11.8	12.0	12.2
HE	11.8	12.0	12.2
Α	_	_	1.7
A ₁	0.05	_	0.15
bp	0.15	0.20	0.27
С	0.09	_	0.20
θ	0°	3.5°	8°
е	_	0.5	_
х	_	_	0.08
у			0.08
Lp	0.45	0.6	0.75
L ₁	_	1.0	_



© 2015 Renesas Electronics Corporation. All rights reserved.

図 1.3 64-pin LQFP




図 1.4 64-pin QFN (1)




図 1.5 64-pin QFN (2)




図 1.6 48-pin LQFP




図 1.7 48-pin QFN (1)







図 1.8 48-pin QFN (2)


JEITA Package code	RENESAS code	Previous code	MASS(TYP.)[g]
P-HWQFN40-6x6-0.50	PWQN0040KC-A	P40K8-50-4B4-5	0.09














Referance	Dimens	sion in Mil	limeters
Symbol	Min	Nom	Max
D	5.95	6.00	6.05
Е	5.95	6.00	6.05
Α			0.80
A ₁	0.00		
b	0.18	0.25	0.30
е		0.50	
Lp	0.30	0.40	0.50
х			0.05
у			0.05
Z _D		0.75	
Z _E		0.75	
C ₂	0.15	0.20	0.25
D ₂		4.50	
E ₂		4.50	

図 1.9 40-pin QFN (1)

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-HWQFN040-6x6-0.50	PWQN0040KD-A	0.08







Reference Symbol	Dimension in Millimeters			
	Min.	Nom.	Max.	
Α	_	_	0.80	
A ₁	0.00 0.02		0.05	
A ₃	0.203 REF.			
b	0.18 0.25		0.30	
D	6.00 BSC			
E	6.00 BSC			
е	0.50 BSC			
L	0.30	0.40	0.50	
K	0.20	_	_	
D ₂	4.45	4.50	4.55	
E ₂	4.45 4.50		4.55	
aaa	0.15			
bbb	0.10			
ccc	0.10			
ddd	0.05			
eee	0.08			
fff	0.10			

図 1.10 40-pin QFN (2)

RA4M1グループ 改訂記録

改訂記録	RA4M1 グループデータシート
------	------------------

Rev.	発行日	章	改訂内容
1.00	2020.03.24	_	初版発行
1.10	2023.09.29	_	第1.10 版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、 著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器 (自動車、電車、船舶等)、交通制御 (信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体 デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲 内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責 任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に 支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒 135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属し ます。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/