第 3 章　數位積體電路

林銘波 教授
Ming-Bo Lin
Department of Electronic and Computer Engineering
National Taiwan University of Science and Technology

 Copyright @ 2003~2017

第 3 章　數位積體電路（ 改版 ）

授課教師：王文楓 老師

Wen-Fong Wang

Dept. of Computer Science & Information Engineering

National Yunlin University of Science & Technology


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
- Verilog HDL


授課大綱

- 邏輯閘相關參數
  - 電壓轉換特性
  - 雜音邊界
  - 扇入與扇出
- TTL 邏輯族系
- CMOS 邏輯族系
- Verilog HDL

電壓轉換特性




CMOS反相器




雙極性電晶體反相器


(a)電路



(c) 邏輯符號



(b) 電壓轉換特性



(d) 相關的傳播延遲定義


電壓相關參數定義

- V_{IH} (high-level input voltage)
- V_{IL} (low-level input voltage)
- V_{OH} (high-level output voltage)
- V_{OL} (low-level output voltage)


電流相關參數定義

- I_{IH} (high-level input current)
- I_{IL} (low-level input current)
- I_{OH} (high-level output current)
- I_{OL} (low-level output current)

輸出電流與輸出電壓的關係



(a)等效電路



(b) I_{OUT}與V_{OUT}的關係曲線

授課大綱

- 邏輯閘相關參數
  - 電壓轉換特性
  - 雜音邊界
  - 扇入與扇出
- TTL 邏輯族系
- CMOS 邏輯族系
- Verilog HDL

雜音邊界




圖3.1-3　雜音邊界定義

 Copyright @ 2003~2017

授課大綱

- 邏輯閘相關參數
  - 電壓轉換特性
  - 雜音邊界
  - 扇入與扇出
- TTL 邏輯族系
- CMOS 邏輯族系
- Verilog HDL

扇入與扇出


在使用任何一個實際的邏輯閘電路時，有兩個基本的參數必須考慮：扇入(fanin)與扇出(fanout)。扇入為一個邏輯閘電路具有的輸入端數目，此值為固定值，它由該邏輯閘的電路結構決定；扇出則為一個邏輯閘的輸出端在最壞的操作情形之下仍未超出其負載規格時，所能推動(即外接)的其它邏輯閘輸入端的個數。扇出的多寡通常由 V_{IL} 、 I_{IL} 、 V_{IH} 、 I_{IH} 、 V_{OL} 、 I_{OL} 、 V_{OH} 、 I_{OH} 等八個參數所能容忍的量決定。

一般為方便討論，定義 N_L 為低電位輸出的扇出數目； N_H 為高電位輸出的扇出數目。


$$N_L = -\frac{I_{OL}}{I_{IL}}$$

$$N_H = -\frac{I_{OH}}{I_{IH}}$$

扇入與扇出



(a) 輸出為低電位




(b) 輸出為高電位

授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
  - **二極體與電晶體**
  - 標準 TTL NOT 閘
  - TTL 基本邏輯閘
  - TTL 邏輯族系輸出級電路
- CMOS 邏輯族系
- Verilog HDL

二極體的符號與轉換特性




(a) 符號　(b) 理想二極體轉換特性　(c) 實際二極體的轉換特性

二極體的電路模式


由於二極體導通時，其陽極(A)與陰極(K)兩端的電阻值並不為 0 Ω，實際上的大小為電壓電流轉換特性曲線在順向偏壓時的斜率之倒數，如圖 3.2-2(c)所示，因此在圖 3.2-2(b)中使用一個電阻值為 R_f 的電阻器表示此電阻。R_f 的值一般在 20 Ω到 50 Ω之間。因為流經電阻器 R_f 的電流將在該元件上產生一個電壓降，因此在其後各節中，我們將使用下列數值：二極體的切入電壓為 0.6 V；導通電壓為 0.7 V；深度導通電壓為 0.8 V。

在實際應用上，當使用二極體元件時，通常必須使用一個適當電阻值的外加電阻器，限制流經該二極體的電流在其所能承受的電流值極限內，以避免該二極體因為過熱而燒燬。

二極體的電路模式


A
K
+ V < 0.6 V -
(a) 反向偏壓
A
K
+ V ≥ 0.6 V -
R_f
$V_\lambda = 0.6$ V
(b) 順向偏壓
I
斜率
$=1/R_f$
V
V_λ
(c) 順向偏壓的轉換特性

二極體 AND 閘電路



(a) 電路

0~2V

3~5V


輸入 x	輸入 y	輸出 V_{OUT}
V_{LOW}	V_{LOW}	V_{LOW}
V_{LOW}	V_{HIGH}	V_{LOW}
V_{HIGH}	V_{LOW}	V_{LOW}
V_{HIGH}	V_{HIGH}	V_{HIGH}

(b) 真值表

V_{high}:=max{V_{high} +0.7V, 5V}

V_{low}:=min{V_{low} +0.7V, 5V}

電晶體的結構與符號



(a) NPN電晶體　　(b) PNP電晶體

電晶體的開關模式

依據電晶體中的兩個二極體的接面電壓為順向偏壓或是反向偏壓的組合關係，電晶體的基本工作模式可以分成三種：截止模式(cut-off mode)、活動模式(active mode)與飽和模式(saturation mode)。在截止模式中，電晶體的基-集接面電壓(V_{BC})與基-射極接面電壓(V_{BE})均為反向偏壓；在活動模式中，電晶體的基-集接面電壓(V_{BC})為反向偏壓而基-射極接面電壓(V_{BE})為順向偏壓；在飽和模式中，電晶體的基-集接面電壓(V_{BC})與基-射極接面電壓(V_{BE})均為順向偏壓。


在截止模式中，由於電晶體的基-集接面電壓(V_{BC})與基-射極接面電壓(V_{BE})均為反向偏壓，因此基極與射極端的二極體及基極與集極端的二極體均截止，所以基極電流(I_b)、集極電流(I_c)與射極電流(I_e)均為 0 mA。

電晶體的開關模式


在飽和模式中，由於電晶體的基-射極接面電壓(V_{BE})與基-集極接面電壓(V_{BC})均為順向偏壓，因此在基-射極的二極體與基-集極的二極體內均有一個大電流流動，此電流促使集極與射極兩個端點間形成一個類似短路的低電阻值路徑，如圖 3.2-5(b)所示。在飽和模式時，V_{BE}的值稱為基-射極的飽和電壓($V_{BE(sat)}$)，而V_{CE}的值稱為集-射極的飽和電壓($V_{CE(sat)}$)。此時電晶體的集極與射極端的電壓值最小，約為 0.1 V 到 0.3 V 之間，由流經該電晶體的集極電流與集極與射極端的飽和電阻($R_{CE(sat)}$)的值與集極與射極端的飽和電壓($V_{CE(sat)}$)值決定，詳細的電路模式如圖 3.2-5(b)所示。

在數位電路的應用上，電晶體通常工作於截止模式與飽和模式，然而當電晶體由截止模式欲進入飽和模式時，必須經過活動模式，反之亦然。

電晶體的開關模式



(a) 當V_{BE} < 0.6V時




(b) 當V_{BE} ≥ 0.8 V時


簫特基電晶體

由上述理由可以得知：若希望電晶體在當基-射極電壓增加時，其基-集極端電壓(V_{BC})不會隨之增加而超過切入電壓的方法，可以如圖 3.2-6(b)所示方式在基-集極端並接一個切入電壓小於一般 *pn*-接面的二極體，稱為簫特基二極體(Schottky diode)。由於簫特基二極體的切入電壓約為 0.3 V 到 0.5 V，小於一般 *pn*-接面二極體的 0.6 V，當基-射極電壓增加時，其基-集極端電壓(V_{BC})不會隨之增加而被箝位在簫特基二極體的切入電壓 0.3 V 到 0.5 V 上，因此該基-集極端的二極體不會進入導通狀態，而保持電晶體工作在活動模式。圖 3.2-6(c)為圖 3.2-6(b)的電路符號。


簫特基電晶體



(a) 未加入簫特基二極體時



(b) 加入簫特基二極體後



(c) 簫特基電晶體的符號

授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
  - 二極體與電晶體
  - 標準 TTL NOT 閘
  - TTL 基本邏輯閘
  - TTL 邏輯族系輸出級電路
- CMOS 邏輯族系
- Verilog HDL

標準 TTL NOT 閘

標準的 TTL NOT 閘電路與電壓轉換特性曲線如圖 3.2-7(a)所示。它與其它的基本 TTL 邏輯閘電路一樣可以分成三級：輸入級、分相器(phase splitter)與輸出級。圖中輸入端的二極體為箝位二極體，在正常工作時對電路並無影響，其主要作用為防止負雜音脈波(箝位在-0.7 V)。電晶體 Q_1 為輸入級，提供必要的邏輯函數；電晶體 Q_2 稱為分相器，因其分別由射極與集極提供兩個相位相反的信號輸出予輸出級；電晶體 Q_3 與 Q_4 組成圖騰柱輸出級電路(totem-pole output stage)，以提供低阻抗的輸出推動器電路。

當輸入端 x 的電位增加時，電晶體 Q_1 的集級電壓亦隨之增加，即當 $V_{C1} = V_{B2} = 0.7$ V 時，電晶體 Q_2 開始導通，產生特性曲線上的第一個轉折點(BP1)，如圖 3.2-7(b)所示。


當輸入端 x 的電位繼續增加時，電晶體 Q_3 開始導通，而發生第二個轉折點(BP2)。此時電晶體 Q_2 依然工作於活動模式，因此輸出電壓為 $V_{OUT} = V_{C2} - 2V_{BE(on)} = 3.9 - 1.4 = 2.5$ V，因為 $I_{C2} = 0.7$ mA，$V_{C2} = 5 - 0.7 \times 1.6 = 3.9$ V。由於此時電晶體 Q_2 與 Q_3 均導通，而電晶體 Q_1 工作在飽和模式，所以輸入端電壓 V_{IN} 為：$V_{IN} = V_{C1} - V_{CE1(sat)} = 2V_{BE(on)} - V_{CE1(sat)} = 1.4 - 0.1 = 1.3$ V，如圖 3.2-7(b)所示。

當輸入端 x 的電位繼續增加時，電晶體 Q_3 進入飽和模式，而發生第三個轉折點(BP3)，此時 $V_{OUT} = V_{CE3(sat)} = 0.1$ V；由於電晶體 Q_2 也進入飽和模式，所以 $V_{C1} = V_{BE2(sat)} + V_{BE3(sat)} = 1.6$ V，$V_{IN} = V_{C1} - V_{CE1(sat)} = 1.6 - 0.1 = 1.5$ V。這時的 V_{IN} 與 V_{OUT} 的值也即是 V_{IH} 與 V_{OL} 的值，如圖 3.2-7(b)所示。


當 $1.5 \text{ V} < V_{IN} < 2.3\text{V}$ 時，電晶體 Q_1 的基極被箝位在：$V_{BC1(on)} + V_{BE2(sat)} + V_{BE3(sat)} = 0.7 + 0.8 + 0.8 = 2.3$ V。注意電晶體 Q_1 工作在反向飽和模式(reverse saturation mode)。因為電晶體 Q_1 的基-射極與基-集極兩個接面皆為順向偏壓，但是邏輯閘的輸入電流是流向射極。在此模式下，射極與集極的角色互換。

當 $V_{IN} \geq 2.3$ V 時，電晶體 Q_1 將離開反向飽和模式而進入工作在反向活動模式(reverse active mode)，因為此時基-集極接面為順向偏壓，而基-射極接面為反向偏壓。在此模式下，射極與集極的角色互換。

標準 TTL NOT 閘



(a) 電路



(b) 電壓轉換特性

授課大綱


- 邏輯閘相關參數
- TTL 邏輯族系
  - 二極體與電晶體
  - 標準 TTL NOT 閘
  - TTL 基本邏輯閘
  - TTL 邏輯族系輸出級電路
- CMOS 邏輯族系
- Verilog HDL

 Copyright @ 2003~2017

標準 TTL NAND 閘

1. x=y=1, Q1 反向， Q2 、 Q3 飽和， $V_{out}=V_{OL}$

2. x 或 y=0, Q1 飽和， Q2 、 Q3 截止， $V_{out}=V_{OH}$




眞值表

輸入 x	輸入 y	輸出 V_{OUT}
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\ge V_{OH}$
$\ge V_{IH}$	$\le V_{IL}$	$\ge V_{OH}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

標準 TTL NOR 閘

1. x=y=0, Q1 、 Q5 飽和， Q2 、 Q6 、 Q3 截止， Q4 、 D1 導通， $V_{out}=V_{OH}$

2. x 或 y=1, Q1 (或 Q5) 反向， Q2 (或 Q6) 、 Q3 飽和， $V_{out}=V_{OL}$




眞值表

輸入 x	輸入 y	輸出 V_{OUT}
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\le V_{OL}$
$\ge V_{IH}$	$\le V_{IL}$	$\le V_{OL}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
  - 二極體與電晶體
  - 標準 TTL NOT 閘
  - TTL 基本邏輯閘
  - TTL 邏輯族系輸出級電路
- CMOS 邏輯族系
- Verilog HDL

圖騰柱輸出級電路



輸出端由兩個電晶體 Q3 、 Q4 所組成

眞值表


輸入 x	輸入 y	輸出 V_{OUT}
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\ge V_{OH}$
$\ge V_{IH}$	$\le V_{IL}$	$\ge V_{OH}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

開路集極輸出級

圖 3.2-10(a)的電路工作原理如下：當輸入端 x 與 y 皆為高電位(即 $\geq V_{IH}$)時，電晶體 Q_2 導通，而電晶體 Q_6 與 Q_3 皆截止，此時輸出端的電壓 $V_{OUT} = V_C$，即為高電位。當輸入端 x 與 y 中至少有一個為低電位(即 $\leq V_{IL}$)時，箝特基二極體 D_1 與 D_2 中至少有一個導通，因此電晶體 Q_2 截止，而電晶體 Q_6 與 Q_3 皆導通。此時，輸出端的電壓 $V_{OUT} = V_{CE3(on)} \approx 0.3$ V，即為低電位(V_{OL})，所以為一個 AND 邏輯閘電路。


開路集極輸出級

1. 唯一電晶體
Q3
2.*f* 端加提升電阻




(a) 電路

應用一：推動較高的外部附載
應用二：實現**線接 AND 閘**




(b) 邏輯符號

線接 AND 閘



(a)電路




(b)邏輯符號

三態輸出級

這一種具有三態輸出級的邏輯閘稱為三態輸出邏輯閘(tristate-output logic gate)。這種邏輯閘它除了具有正常的高電位(邏輯 1)與低電位(邏輯 0)輸出外，也具有一個當兩個輸出電晶體(Q_{3D} 與 Q_{4D})皆截止時的高阻抗狀態(high-impedence state)輸出。

基本的三態輸出邏輯閘(74LS125)電路如圖 3.2-12 所示，其中陰影部分電路為控制電路，而其餘的電路則組成一個非反相緩衝器電路。在正常工作下，致能輸入端(E)為低電位($\leq V_{IL}$)，控制電路中的反相器的輸出端為高電位，因而電晶體 Q_{7D} 、箝特基二極體 D_{2D} 與 D_{5D} 均截止。

三態輸出級


$+V_{CC} = +5\ V$
18 kΩ
6 kΩ
4 kΩ
50 Ω
Q_{5D}
Q_{2D}
Q_{4D}
D_{1D}
D_{6D}
Q_{1D}
Q_{7D}
x
D_{2D}
D_{5D}
20 kΩ
f
E
Q_{3D}
1.5 kΩ
750 Ω
D_{3D}
D_{4D}
Q_{6D}

授課大綱


- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用
- Verilog HDL

基本原理


CMOS 邏輯閘的主要優點是當不考慮漏電流造成的功率消耗時，它無論在邏輯 0 或是邏輯 1 時，都不消耗靜態功率，只在轉態期間才消耗功率，因此目前已經成為 VLSI 電路的主流技術，然而它也有商用的邏輯電路。

在圖 3.3-1(a)中，當在閘極與源極之間加上一個大於 0 V 的電壓 V_{GS} 時，p-型基質中的電子將因為閘極於基質表面建立的正電場之吸引，逐漸往基質表面集中。然而由於閘極與基質表面之間有一層絕緣體(二氧化矽)，這些電子無法越過該絕緣體抵達閘極，而累積於基質表面上。若 V_{GS} 的值足夠大時，聚集於基質表面上的電子濃度約略與 p-型基值中的電洞濃度相等，而形成一層 n-型電子層，稱為 n-通道(channel)，因此連接兩端的源極與吸極，形成一個低電阻值路徑。

基本原理




(a) nMOS電晶體




(b) pMOS電晶體

nMOS 電晶體的開關動作



pMOS 電晶體的開關動作



(b) $V_{IN} = 0$ V

串聯開關動作




圖3.3-4　串聯開關動作

 Copyright @ 2003~2017

並聯開關動作




圖3.3-5　並聯開關動作

 Copyright @ 2003~2017

開關邏輯設計原理

❖ 基本規則

規則 1：輸出端 f（或是信號匯流點）必須始終連接在 1 或 是 0

規則 2：輸出端 f（或是信號匯流點）不能同時連接到 1 與 0

在此方法中，使用 pMOS 電晶體組成 f 函數的電路，以在當 f 的邏輯值為 1 時，將輸出端 f 提升至 V_{DD} (即邏輯"1")，因為 pMOS 電晶體對於"1"信號不會衰減；使用 nMOS 電晶體組成 f' 函數的電路，以在當 f' 的邏輯值為 1 時，將輸出端 f 拉至 0 V(即邏輯"0")，因為 nMOS 電晶體對於"0"信號不會衰減。






圖3.3-6 *f/f'* 樣式設計

開關邏輯電路例



(a)開關邏輯電路




(b) CMOS邏輯電路


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用
- Verilog HDL

NOT 閘




(a) NOT閘



(b) 電壓轉換特性


由於兩個輸入端的 NAND 閘的交換函數為 $f(x,y) = (xy)' = x' + y'$ 而 $f'(x,y) = xy$，所以 $f(x,y)$ 為 OR 運算，使用兩個 pMOS 電晶體並聯，而 $f'(x,y)$ 為 AND 運算，使用兩個 nMOS 電晶體串聯，完整的開關邏輯電路如圖 3.3-9(a)所示。圖 3.3-9(b)為真值表；圖 3.3-9(c)為邏輯符號。



(a)電路


輸入 x	輸入 y	輸出 f
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\ge V_{OH}$
$\ge V_{IH}$	$\le V_{IL}$	$\ge V_{OH}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

(b)眞值表



(c)邏輯符號


由於兩個輸入端的 NOR 閘的交換函數為 $f(x,y) = (x + y)' = x'y'$ 而 $f'(x,y) = x + y$，所以 $f(x,y)$ 為 AND 運算，使用兩個 pMOS 電晶體串聯，而 $f'(x,y)$ 為 OR 運算，使用兩個 nMOS 電晶體並聯，完整的開關邏輯電路如圖 3.3-10(a)所示。圖 3.3-10(b)為真值表；圖 3.3-10(c)為邏輯符號。



(a)電路


輸入 x	輸入 y	輸出 f
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\le V_{OL}$
$\ge V_{IH}$	$\le V_{IL}$	$\le V_{OL}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

(b)眞值表




(c)邏輯符號

傳輸閘



(a)電路



(b)邏輯符號


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用
- Verilog HDL

CMOS 邏輯族系輸出級電路

當使用一個邏輯閘電路時，其輸出級電路的結構決定了所能提供的負載電流之能力，因而一般又稱為功率推動器。在CMOS邏輯族中，除了前面基本邏輯閘中的圖騰柱輸出級(totem-pole output stage)外，尚有兩種不同的輸出級電路：開路吸極輸出(open-drain output，簡稱 OD)與三態輸出(tri-state output)，以提供不同應用之需要。下列將分別說明這三種輸出級電路的主要特性與基本應用。


圖騰柱輸出級


pMOS 導通，V_{out}—>V_{OH}
V_{DD}
V_{DD}
Q_{1p}
Q_{2p}
Q_{1p}
Q_{2p}
I
X
Y
Gnd
Q_{2n}
Q_{2n}
V_{DD}
V_{DD}
Q_{1n}
Q_{1n}
V_{DD}
nMOS 導通，V_{out}—>V_{OL}
提升為V_{DD}
拉到Gnd

開路吸極輸出級

兩個 nMOS 串聯，$f = V_{out}$— 需使用提升電阻


應用一：推動較高的外部附載
應用二：實現線接 AND 閘



(a)電路


			出
$\le V_{IL}$	$\le V_{IL}$	截止 截止	開路
$\le V_{IL}$	$\ge V_{IH}$	截止 導通	開路
$\ge V_{IH}$	$\le V_{IL}$	導通 截止	開路
$\ge V_{IH}$	$\ge V_{IH}$	導通 導通	$\le V_{OL}$

(b)功能表




(c)邏輯符號

線接 AND 邏輯電路




(a)電路




$f = (wx)'(yz)'$

(b)邏輯符號

基本三態輸出邏輯閘電路



(a)電路



(b)符號


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用
- Verilog HDL

三態反相器與緩衝器


三態邏輯閘通常有兩種類型：反相緩衝器(NOT 閘)與非反相緩衝閘。控制端也有兩種型式：高電位致能(enable，或稱啟動 active)與低電位致能。因此組合後，一共有四種類型，如圖 3.3-16 所示。

三態反相器與緩衝器




當$E=0$時，$f=x$
否則 $f=$ 高阻抗

(a)低電位致能緩衝器




當$E=1$時，$f=x$
否則 $f=$ 高阻抗

(b)高電位致能緩衝器



當$E=0$時，$f=x'$
否則 $f=$ 高阻抗


(c)低電位致能NOT閘



當$E=1$時，$f=x'$
否則 $f=$ 高阻抗

(d)高電位致能NOT閘


三態邏輯閘的簡單應用



D(方向控制)

當$D=0$時，$B \leftarrow A$
當$D=1$時，$A \leftarrow B$

(a) 雙向匯流排



S (來源選擇)

當$S=0$時，$f=x$
當$S=1$時，$f=y$

(b)資料選擇電路

授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
- Verilog HDL

開關邏輯元件

```
// CMOS NAND gate -- figure 3.3-6(a)
module prog351 (input x, y, output f);
// Internal declaration
supply1  vdd;
supply0  gnd;
wire     a;        // terminal between two nMOS
// NAND gate body
    pmos p1 (f,vdd,x); // source connected to vdd
    pmos p2 (f,vdd,y); // parallel connection
    nmos n1 (f,a,x);   // serial connection
    nmos n2 (a,gnd,y); // source connected to ground
endmodule
```

三態邏輯閘

```
// Data selector -- figure 3.3-14
module prog352 (input x, y, s, output tri f);
// Descritpion of data selector
   bufif0 b1 (f,x, s); // enable if s = 0
   bufif1 b2 (f,y, s); // enable if s = 1
endmodule
```

線接邏輯閘

```
// Wired AND logic gate-- figure 3.3-11(b)
module prog353 (input w, x, y, z, output wand f);

// Wired AND logic gate
    nand n1 (f,w,x);
    nand n2 (f,y,z);
endmodule
```