第 3 章　數位積體電路

林銘波 教授
Ming-Bo Lin
Department of Electronic and Computer Engineering
National Taiwan University of Science and Technology

 Copyright @ 2003~2017

第 3 章　數位積體電路 (改版 Part2)

授課教師：王文楓 老師

Wen-Fong Wang

Dept. of Computer Science & Information Engineering

National Yunlin University of Science & Technology

授課大綱


- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用

基本原理


CMOS 邏輯閘的主要優點是當不考慮漏電流造成的功率消耗時，它無論在邏輯 0 或是邏輯 1 時，都不消耗靜態功率，只在轉態期間才消耗功率，因此目前已經成為 VLSI 電路的主流技術，然而它也有商用的邏輯電路。

在圖 3.3-1(a)中，當在閘極與源極之間加上一個大於 0 V 的電壓 V_{GS} 時，p-型基質中的電子將因為閘極於基質表面建立的正電場之吸引，逐漸往基質表面集中。然而由於閘極與基質表面之間有一層絕緣體(二氧化矽)，這些電子無法越過該絕緣體抵達閘極，而累積於基質表面上。若 V_{GS} 的值足夠大時，聚集於基質表面上的電子濃度約略與 p-型基值中的電洞濃度相等，而形成一層 n-型電子層，稱為 n-通道(channel)，因此連接兩端的源極與吸極，形成一個低電阻值路徑。

基本原理




(a) nMOS電晶體




(b) pMOS電晶體

nMOS 電晶體的開關動作



pMOS 電晶體的開關動作



(b) V_{IN} = 0 V

串聯開關動作




圖3.3-4　串聯開關動作

 Copyright @ 2003~2017

並聯開關動作




圖3.3-5　並聯開關動作

 Copyright @ 2003~2017

開關邏輯設計原理

❖ 基本規則

規則 1 ：輸出端 f（或是信號匯流點）必須始終連接在 1 或 是 0

規則 2 ：輸出端 f（或是信號匯流點）不能同時連接到 1 與 0

在此方法中，使用 pMOS 電晶體組成 f 函數的電路，以在當 f 的邏輯值為 1 時，將輸出端 f 提升至 V_{DD} (即邏輯"1")，因為 pMOS 電晶體對於"1"信號不會衰減；使用 nMOS 電晶體組成 f' 函數的電路，以在當 f' 的邏輯值為 1 時，將輸出端 f 拉至 0 V(即邏輯"0")，因為 nMOS 電晶體對於"0"信號不會衰減。






圖3.3-6　*f*/*f*′樣式設計

 Copyright @ 2003~2017

開關邏輯電路例



(a)開關邏輯電路




(b) CMOS邏輯電路


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用

NOT 閘




(a) NOT閘



(b) 電壓轉換特性


由於兩個輸入端的 NAND 閘的交換函數為 $f(x,y) = (xy)' = x' + y'$ 而 $f'(x,y) = xy$，所以 $f(x,y)$ 為 OR 運算，使用兩個 pMOS 電晶體並聯，而 $f'(x,y)$ 為 AND 運算，使用兩個 nMOS 電晶體串聯，完整的開關邏輯電路如圖 3.3-9(a)所示。圖 3.3-9(b)為真值表；圖 3.3-9(c)為邏輯符號。



(a)電路


輸入 x	輸入 y	輸出 f
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\ge V_{OH}$
$\ge V_{IH}$	$\le V_{IL}$	$\ge V_{OH}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

(b)眞值表



(c)邏輯符號


由於兩個輸入端的 NOR 閘的交換函數為 $f(x,y) = (x + y)' = x'y'$ 而 $f'(x,y) = x + y$，所以 $f(x,y)$ 為 AND 運算，使用兩個 pMOS 電晶體串聯，而 $f'(x,y)$ 為 OR 運算，使用兩個 nMOS 電晶體並聯，完整的開關邏輯電路如圖 3.3-10(a)所示。圖 3.3-10(b)為真值表；圖 3.3-10(c)為邏輯符號。



(a)電路


輸入 x	輸入 y	輸出 f
$\le V_{IL}$	$\le V_{IL}$	$\ge V_{OH}$
$\le V_{IL}$	$\ge V_{IH}$	$\le V_{OL}$
$\ge V_{IH}$	$\le V_{IL}$	$\le V_{OL}$
$\ge V_{IH}$	$\ge V_{IH}$	$\le V_{OL}$

(b)眞值表




(c)邏輯符號

傳輸閘



(a)電路



(b)邏輯符號


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用

CMOS 邏輯族系輸出級電路

當使用一個邏輯閘電路時，其輸出級電路的結構決定了所能提供的負載電流之能力，因而一般又稱為功率推動器。在CMOS邏輯族中，除了前面基本邏輯閘中的圖騰柱輸出級(totem-pole output stage)外，尚有兩種不同的輸出級電路：開路吸極輸出(open-drain output，簡稱 OD)與三態輸出(tri-state output)，以提供不同應用之需要。下列將分別說明這三種輸出級電路的主要特性與基本應用。


圖騰柱輸出級


pMOS 導通，V_{out}—>V_{OH}
V_{DD}
V_{DD}
Q_{1p}
Q_{2p}
Q_{1p}
Q_{2p}
I
X
Y
Gnd
Q_{2n}
Q_{2n}
V_{DD}
V_{DD}
Q_{1n}
Q_{1n}
V_{DD}
nMOS 導通，V_{out}—>V_{OL}
提升為V_{DD}
拉到Gnd

開路吸極輸出級

兩個 nMOS 串聯，$f = V_{out}$— 需使用提升電阻


應用一：推動較高的外部附載
應用二：實現線接 AND 閘



(a)電路


			出
$\leq V_{IL}$	$\leq V_{IL}$	截止 截止	開路
$\leq V_{IL}$	$\geq V_{IH}$	截止 導通	開路
$\geq V_{IH}$	$\leq V_{IL}$	導通 截止	開路
$\geq V_{IH}$	$\geq V_{IH}$	導通 導通	$\leq V_{OL}$

(b)功能表




(c)邏輯符號

線接 AND 邏輯電路




(a)電路




$f = (wx)'(yz)'$

(b)邏輯符號

基本三態輸出邏輯閘電路



(a)電路



(b)符號


授課大綱

- 邏輯閘相關參數
- TTL 邏輯族系
- CMOS 邏輯族系
  - 基本原理
  - CMOS 基本邏輯閘
  - CMOS 邏輯族系輸出級電路
  - 三態緩衝閘類型與應用

三態反相器與緩衝器


三態邏輯閘通常有兩種類型：反相緩衝器(NOT 閘)與非反相緩衝閘。控制端也有兩種型式：高電位致能(enable，或稱啟動 active)與低電位致能。因此組合後，一共有四種類型，如圖 3.3-16 所示。

三態反相器與緩衝器




當$E=0$時，$f=x$
否則 $f=$ 高阻抗

(a)低電位致能緩衝器




當$E=1$時，$f=x$
否則 $f=$ 高阻抗

(b)高電位致能緩衝器



當$E=0$時，$f=x'$
否則 $f=$ 高阻抗


(c)低電位致能NOT閘



當$E=1$時，$f=x'$
否則 $f=$ 高阻抗

(d)高電位致能NOT閘


三態邏輯閘的簡單應用



D(方向控制)

當$D=0$時，$B \leftarrow A$
當$D=1$時，$A \leftarrow B$

(a) 雙向匯流排



S (來源選擇)

當$S=0$時，$f=x$
當$S=1$時，$f=y$

(b)資料選擇電路