基于PCM和Hamming编码的FSK调制通信系统

李铠峰 袁振钊 王治

- 基于PCM和Hamming编码的FSK调制通信系统
 - 。 一、实验原理
 - 。 二、设计框图
 - 。 三、各部分的具体实现方法
 - 1、Top——主连接模块
 - 模块功能:
 - 实现原理:
 - 2、FreDivisions——分频模块
 - 模块功能:
 - 实现原理:
 - 3、Multi_fredivision——分频模块
 - 模块功能:
 - 实现原理:
 - 4、create_data——信号产生模块
 - 模块功能:
 - 实现原理:
 - 5、PCM_encode——PCM编码模块
 - 模块功能:
 - 实现原理:
 - 6、Ham_encode——hamming编码模块
 - 模块功能:
 - 实现原理:
 - 7、FSK_modulate——FSK调制模块
 - 模块功能:
 - 实现原理:
 - 8、信道
 - 模块功能:
 - 9、FSK_demodulate——FSK解调模块
 - 模块功能:
 - 实现原理:
 - 10、Ham_decode——hamming解码模块
 - 模块功能:
 - 实现原理:
 - 11、PCM_decode——PCM解码模块
 - 模块功能:
 - 实现原理:
 - 四、实验结果及分析
 - 1、实验仿真
 - 代码模块
 - 仿真结果

■ 2、烧录测试

- 五、小组分工
- o 六、总结


一、实验原理

此次实验具体步骤如下:

- 1. 数据输入模块将原始数据输入到数字PCM编码器中,将模拟信号转换为数字信号。
- 2. 数字PCM编码器将数字信号转换为PCM输出。
- 3. PCM输出经过数字汉明编码器进行错误检测和纠正, 生成ham_code。
- 4. FSK调制器将ham_code转换为fsk信号进行传输。
- 5. 在接收端,FSK解调器将fsk信号解调并通过数字汉明解码器和数字PCM解码器还原为原始数据输出。

二、设计框图

模块设计及其逻辑关系如下:



三、各部分的具体实现方法

1、Top——主连接模块

模块功能:

将下述各个小模块按照系统设计框图连接起来

实现原理:

- FreDivisions和Multi_fredivision为两个分频模块
- create_data为信号产生模块
- PCM_encode为PCM编码模块
- Ham_encode为hamming编码模块
- FSK_modulate为FSK调制模块
- FSK_demodulate为FSK解调模块
- Ham_decode为hamming解码模块
- PCM_decode为PCM解码模块

2、FreDivisions——分频模块

模块功能:

将125MHz的晶振分频为31.25Hz作为驱动主频率clkIn

实现原理:

使用了一个名为counterclkout的计数器变量,它的取值范围是2位二进制数。当计数器的值为01时,表示已经计数到2,此时将计数器重置为00,并将输出时钟信号clkout取反

```
always @(posedge reset or posedge clk)
begin
    if(reset) begin
    counterclkout <= 0;
    end
    else begin
        if(counterclkout == 1) begin
             counterclkout <= 0;
      temp <= ~temp;</pre>
        end
        else begin
             counterclkout<=counterclkout+1;</pre>
        end
    end
end
endmodule
```

3、Multi_fredivision——分频模块

模块功能:

- 将clkIn 2分频得到FSK_clk,用于控制FSK信道的信号传输
- 将clkln 32分频得到clk_bitTransferRate,作为控制每个bit传输的时钟
- 将clkln 32x14=448分频得到clk_character_rate, 作为控制每个Byte传输的时钟

```
module Multi_fredivision(
    input clkIn,
    input reset,
    output reg clk_serialAD, //字符速率
    output reg clk2,
    output reg [3:0] counter2,
    output reg clkforAD,
    output reg [4:0] counter_serialAD, //32fre
    output reg [8:0] counterforAD,
    output reg clkAD, //448fre
    output reg [7:0] counterAD //比特速率
);
always @(posedge clkIn or posedge reset)
begin
    if (reset) begin
        clk serialAD <= 1'b0;</pre>
        clk2 <= 1'b0;
        counter2 <= 4'b0;</pre>
        clkforAD <= 1'b0:
        counter_serialAD <= 5'b0;</pre>
        counterforAD <= 9'b0;</pre>
        counterAD <= 8'b0;</pre>
    end
    else begin
        if (clkIn) begin
             clk2 <= ~clk2; // 2分频得到约15.625MHz的clk2
             if (counter_serialAD == 4'b1111) begin // 32分频得到约976.6kHz的
clk serialAD
                 counter_serialAD <= 5'b0;</pre>
                 clk_serialAD <= ~clk_serialAD;</pre>
             end
             else begin
                 counter_serialAD <= counter_serialAD + 1;</pre>
             end
             if (counterAD == 8'd223) begin // 32*14=448分频得到约69.75kHz的
clkAD
                 counterAD <= 8'b0;</pre>
                 clkAD <= ~clkAD;
             end
             else begin
                 counterAD <= counterAD + 1;</pre>
             end
             if (counterforAD == 9'b10111) begin // 48分频得到651kHz的AD时钟信
믁
                 counterforAD <= 9'b0;</pre>
                 clkforAD <= ~clkforAD;</pre>
```

4、create_data——信号产生模块

模块功能:

产生用于传输的8bit信号, 共1Byte

实现原理:

```
module create_data(
    input clk_character_rate,
    input reset,
    output reg [7:0] datain
);

always @(posedge clk_character_rate or posedge reset)
begin
    if (reset) begin
        datain <= 8'b0;
    end
    else begin
        datain <= 8'b00010101;
    end
end
end</pre>
```

5、PCM_encode——PCM编码模块

模块功能:

读入8bit均匀量化数据,产生13bit线性PCM

```
always @(posedge clk_character_rate or posedge reset)
begin
  if (reset) begin
    readytopcm <= 13'b0;</pre>
```

```
PCMout <= 8'b0;
end
else begin
    readytopcm[12:5] <= datain[7:0];
    readytopcm[4:0] <= 5'b00000;
end
end</pre>
```

再根据线性PCM~对数PCM转换表,得到8bit对数PCM编码

信号幅度部分取值范围。	$b_{11}b_{10}b_{9}b_{8}b_{7}b_{6}b_{5}b_{4}b_{3}b_{2}b_{1}b_{0}$	$M_2 M_3 M_4 M_5 M_6 M_7 M_8$ \circ
$0000 \le x < 0032$	0 0 0 0 0 0 0 W X Y Z 1+	0 0 0 W X Y Z
$0032 \le x < 0064$	0 0 0 0 0 0 1 W X Y Z 1+	0 0 1 W X Y Z+
$0064 \le x < 0128$	000001WXYZ1*	0 1 0 W X Y Z↔
$0128 \le x < 0256$	00001WXYZ1**	0 1 1 W X Y Z+
$0256 \le x < 0512$	0 0 0 1 W X Y Z 1 * * *	1 0 0 W X Y Z↔
$0512 \le x < 1024$	0 0 1 W X Y Z 1 * * * *	1 0 1 W X Y Z↔
$1024 \leqslant x < 2048 $	0 1 W X Y Z 1 *****	1 1 0 W X Y Z+
$2048 \le x < 4096$	1 W X Y Z 1 * * * * * *	1 1 1 W X Y Z

```
always @(*)
begin
    if(readytopcm[11:5] == 7'b0000000) begin
        PCMout <= {readytopcm[12], 3'b000, readytopcm[4:1]};</pre>
    if(readytopcm[11:5] == 7'b0000001) begin
        PCMout <= {readytopcm[12], 3'b001, readytopcm[4:1]};</pre>
    end
    if(readytopcm[11:6] == 6'b000001) begin
        PCMout <= {readytopcm[12], 3'b010, readytopcm[5:2]};
    end
    if(readytopcm[11:7] == 5'b00001) begin
        PCMout <= {readytopcm[12], 3'b011, readytopcm[6:3]};</pre>
    if(readytopcm[11:8] == 4'b0001) begin
        PCMout <= {readytopcm[12], 3'b100, readytopcm[7:4]};
    end
    if(readytopcm[11:9] == 3'b001) begin
        PCMout <= {readytopcm[12], 3'b101, readytopcm[8:5]};</pre>
    end
    if(readytopcm[11:10] == 2'b01) begin
        PCMout <= {readytopcm[12], 3'b110, readytopcm[9:6]};</pre>
    end
    if(readytopcm[11] == 1'b1) begin
        PCMout <= {readytopcm[12], 3'b111, readytopcm[10:7]};</pre>
    end
end
```

6、Ham_encode——hamming编码模块

模块功能:

将8bit对数PCM编码用两个(7, 4)hamming编码转换为14bit hamming码

实现原理:

(7, 4) hamming编码所用G矩阵如下:

```
always @(*)
begin
    ham_code[6:3] <= PCMcode[3:0];
    ham_code[2] <= PCMcode[1]^PCMcode[2]^PCMcode[3];
    ham_code[1] <= PCMcode[0]^PCMcode[2]^PCMcode[3];
    ham_code[0] <= PCMcode[1]^PCMcode[0]^PCMcode[3];

ham_code[13:10] <= PCMcode[7:4];
    ham_code[9] <= PCMcode[5]^PCMcode[6]^PCMcode[7];
    ham_code[8] <= PCMcode[4]^PCMcode[6]^PCMcode[7];
    ham_code[7] <= PCMcode[5]^PCMcode[4]^PCMcode[7];
end</pre>
```

7、FSK_modulate——FSK调制模块

模块功能:

将14bit hamming码依次进行FSK调制,每个bit占用16个FSK_clk时钟周期

实现原理:

在每个上升沿(posedge)的FSK_clk信号上,根据输入比特信号,改变输出信号(FSK)的频率: 当输入比特为 '1' 时,输出信号的频率是 FSK_clk 的一半; 当输入比特为 '0' 时,输出信号的频率是 FSK_clk 的 1/4。输出信号的频率改变后,在上升沿(posedge)之间维持 16 个FSK_clk 时钟周期,即计数器(counter)值为 15

```
always @(posedge clk2 or posedge reset)
begin
  if (reset) begin
    counter <= 4'b0;
    clk_send <= 1'b0;
    i <= 4'b0;
    count <= 4'b0;
    end</pre>
```

```
else begin
        if (counter == 4'b1111) begin //1bit的持续周期数(16个clk2)
            counter <= 4'b0;</pre>
            if (i == 4'd13) begin
                 i \le 4'b0;
            end
            else begin
                i \le i + 1;
            end
        end
        else begin
            counter <= counter + 1;</pre>
        if (Hamcode[i] == 1'b1) begin
            clk_send <= ~clk_send;</pre>
        end
        else begin
            if (count == 1'b0) begin
                count <= 1'b1;
                 clk send <= ~clk send;
            end
            else begin
                count <= 1'b0;
            end
        end
    end
end
assign fsk = clk_send; // FSK 调制后的信号输出
```

8、信道

模块功能:

设置为无损信道

9、FSK_demodulate——FSK解调模块

模块功能:

将接收到的FSK信号依次解调为14bit的hamming码

- 三个计数器变量: serialSignalCount_ctr (负责计算接收到的串行信号的数目),
- serialConversion_flag (在clk_serialAD的低电平时打开串并转换,在高电平时关闭串并转换,保证在一个clk_receive的周期内只有一次的输出),
- pulseCount_ctr (用于计算收到的脉冲的数目,用以后面的判断来决定收到的是0还是1)

```
always @(posedge fsk signal or posedge reset)
begin
    if (reset) begin
        serialSignalCount ctr <= 4'd13;</pre>
        serialConversion flag <= 1'b0;</pre>
        pulseCount ctr <= 3'b000;</pre>
    end
    else begin
        if (clk bitTransferRate) begin
            // serialConversion_flag = 1
            if (serialConversion flag) begin
                // 接收的FSK信号共存储了14bit信息,接收完停止接收
                if (serialSignalCount_ctr == 4'd13) begin
                    serialSignalCount_ctr <= 4'd0;</pre>
                end
                // 继续接收下个信号
                else begin
                    serialSignalCount ctr <= serialSignalCount ctr + 1;</pre>
                end
            end
            // 统计接收到的脉冲
            pulseCount_ctr <= pulseCount_ctr + 1;</pre>
            serialConversion_flag <= 1'b0;</pre>
        end
        else begin // 当clk bitTransferRate
            if (pulseCount ctr > 3) begin
                if (!serialConversion_flag) begin
                    dataout recoding[serialSignalCount ctr] <= 1'b1;</pre>
                    serialConversion_flag <= 1'b1; // 如果收到的过零数大于4就判
断为收到的是1信号
                end
            end
            else begin
                if (!serialConversion_flag) begin
                    dataout_recoding[serialSignalCount_ctr] <= 1'b0; // 如
果收到的过零数小于4就判断为收到的是信号
                    serialConversion_flag <= 1'b1;</pre>
                end
            end
            pulseCount_ctr <= 3'b000;</pre>
        end
        // the component for recoding
        if (serialSignalCount_ctr == 4'd0) begin // 14bit信号全部接收完时输出
            Hamcode <= dataout_recoding[13:0];</pre>
        end
    end
end
```

10、Ham_decode——hamming解码模块

模块功能:

两个(7,4)hamming编码组成的14bit(位) hamming码解码为8bit(位)对数PCM码,同时具备1位纠错的功能

实现原理:

用于hamming解码的H矩阵如下:

```
always @(*)
begin
    s1[2] <= ham code[6]^ham code[5]^ham code[4]^ham code[2];</pre>
    s1[1] <= ham code[6]^ham code[5]^ham code[3]^ham code[1];</pre>
    s1[0] \leftarrow ham\_code[6]^ham\_code[4]^ham\_code[3]^ham\_code[0];
    s2[2] <= ham_code[13]^ham_code[12]^ham_code[11]^ham_code[9];</pre>
    s2[1] <= ham_code[13]^ham_code[12]^ham_code[10]^ham_code[8];</pre>
    s2[0] \le ham code[13]^ham code[11]^ham code[10]^ham code[7];
    // 纠一位错
    if (s1 == 3'b111) begin
        PCMcode[3:0] \leftarrow {\sim ham code[6], ham code[5:3]};
    end
    if (s1 == 3'b110) begin
        PCMcode[3:0] \leftarrow \{ham code[6], \neg ham code[5], ham code[4:3]\};
    end
    if (s1 == 3'b101) begin
        PCMcode[3:0] \leftarrow \{ham code[6:5], \sim ham code[4], ham code[3]\};
    if (s1 == 3'b011) begin
        PCMcode[3:0] <= {ham_code[6:4],~ham_code[3]};
    end
    if (s2 == 3'b111) begin
        PCMcode[7:4] <= {~ham_code[13],ham_code[12:10]};
    end
    if (s2 == 3'b110) begin
        PCMcode[7:4] \le \{ham\_code[13], \sim ham\_code[12], ham\_code[11:10]\};
    end
    if (s2 == 3'b101) begin
        PCMcode[7:4] <= \{ham\_code[13:12], \sim ham\_code[11], ham\_code[10]\};
    end
    if (s2 == 3'b011) begin
        PCMcode[7:4] <= {ham_code[13:11],~ham_code[10]};
    end
    // 无错
    if (s1 == 3'b000|| s1 == 3'b001|| s1 == 3'b010|| s1 == 3'b100) begin
        PCMcode[3:0] <= {ham_code[6:3]};
    end
    if (s2 == 3'b000|| s2 == 3'b001|| s2 == 3'b010|| s2 == 3'b100) begin
        PCMcode[7:4] \leftarrow {ham\_code[13:10]};
```

```
end
end
```

11、PCM_decode——PCM解码模块

模块功能:

根据线性PCM~对数PCM转换表,从8bit对数PCM码得到13bit线性PCM编码,再将线性PCM的高8位提取出来作为最终传输结果

```
always @(*)
begin
    linearoutput[12] <= datain[7];</pre>
    case (datain[6:4])
        3'b000:
             begin
                  linearoutput[11:5] <= 7'b00000000;
                  linearoutput[4:1] <= datain[3:0];</pre>
                  linearoutput[0] <= 1'b1;</pre>
             end
         3'b001:
             begin
                  linearoutput[11:5] <= 7'b0000001;
                  linearoutput[4:1] <= datain[3:0];</pre>
                  linearoutput[0] <= 1'b1;</pre>
             end
         3'b010:
             begin
                  linearoutput[11:6] <= 6'b000001;
                  linearoutput[5:2] <= datain[3:0];</pre>
                  linearoutput[1:0] <= 2'b10;</pre>
             end
         3'b011:
             begin
                  linearoutput[11:7] <= 5'b00001;
                  linearoutput[6:3] <= datain[3:0];</pre>
                  linearoutput[2:0] <= 3'b100;</pre>
             end
         3'b100:
             begin
                  linearoutput[11:8] <= 4'b0001;
                  linearoutput[7:4] <= datain[3:0];</pre>
                  linearoutput[3:0] <= 4'b1000;</pre>
             end
         3'b101:
             begin
                  linearoutput[11:9] <= 3'b001;
```

```
linearoutput[8:5] <= datain[3:0];</pre>
                  linearoutput[4:0] <= 5'b10000;
             end
        3'b110:
             beain
                  linearoutput[11:10] <= 2'b01;
                  linearoutput[9:6] <= datain[3:0];</pre>
                  linearoutput[5:0] <= 6'b100000;
             end
        3'b111:
             begin
                  linearoutput[11] <= 1'b1;</pre>
                  linearoutput[10:7] <= datain[3:0];</pre>
                  linearoutput[6:0] <= 7'b1000000;
             end
        default:
                  begin
                  linearoutput[11] <= 1'b1;</pre>
                  linearoutput[10:7] <= datain[3:0];</pre>
                  linearoutput[6:0] <= 7'b1000000;
             end
    endcase
end
assign PCMout[7:0] = linearoutput[12:5];
```

四、实验结果及分析

1、实验仿真

实验使用verilog语言在vivado软件中进行仿真

代码模块

根据"具体实验方法",对各个模块进行封装,文件目录如下:

```
    top (top.v) (9)
    FreDivisions1: FreDivisions (FreDivisions.v)
    Multi_fredivision1: Multi_fredivision (Multi_fredivisions.v)
    create_data1: create_data (create_data.v)
    PCM_encode1: PCM_encode (PCM_encode.v)
    Ham_encode1: Ham_encode (Ham_encode.v)
    FSK_modulate1: FSK_modulate (FSK_modulate.v)
    FSK_demodulate1: FSK_demodulate (FSK_demodulate.v)
    Ham_decode1: Ham_decode (Ham_decode.v)
    PCM_decode1: PCM_decode (PCM_decode.v)
```

仿真结果

为了验证该系统的准确性,将输入信号datain设置为00010101,观察各个模块的输出及波形图

• 信号输入: datain (理论结果: 00010101)

∨ w datain[7:0]	15	Array
₩ [7]	0	Logic
₩ [6]	0	Logic
₩ [5]	0	Logic
₩ [4]	1	Logic
₩ [3]	0	Logic
₩ [2]	1	Logic
₩ [1]	0	Logic
₩ [O]	1	Logic

• 对数PCM编码: PCMout (理论结果: 01010101)

∨ ■ PCM out[7:0]	55	Array
₩ [7]	0	Logic
₩ [6]	1	Logic
₩ [5]	0	Logic
₩ [4]	1	Logic
₩ [3]	0	Logic
₩ [2]	1	Logic
₩ [1]	0	Logic
₩ [O]	1	Logic

• 汉明分组编码: ham_code (理论结果: 0101101010101), ham_code由2个(7, 4)汉明码组成

√ w ham_code[13:	16ad	Array
₩ [13]	0	Logic
₩ [12]	1	Logic
₩ [11]	0	Logic
₩ [10]	1	Logic
₩ [9]	1	Logic
₩ [8]	0	Logic
₩ [7]	1	Logic
₩ [6]	0	Logic
₩ [5]	1	Logic
₩ [4]	0	Logic
₩ [3]	1	Logic
₩ [2]	1	Logic
₩ [1]	0	Logic
₩ [0]	1	Logic

• FSK调制: 串行输出汉明码0101101010101



01011010101101

• FSK解调: ham_code (理论结果: 01011010101101)

∨ W Hamcode[13:0]	16ad	Array
₩ [13]	0	Logic
₩ [12]	1	Logic
₩ [11]	0	Logic
₩ [10]	1	Logic
₩ [9]	1	Logic
₩ [8]	0	Logic
₩ [7]	1	Logic
₩ [6]	0	Logic
₩ [5]	1	Logic
₩ [4]	0	Logic
₩ [3]	1	Logic
₩ [2]	1	Logic
₩ [1]	0	Logic
₩ [0]	1	Logic

• 汉明分组解码: PCMcode (理论结果: 01010101)

∨ W PCM code[7:0]	55	Array
₩ [7]	0	Logic
₩ [6]	1	Logic
₩ [5]	0	Logic
₩ [4]	1	Logic
₩ [3]	0	Logic
₩ [2]	1	Logic
₩ [1]	0	Logic
₩ [0]	1	Logic

• 对数PCM解码: dataout (理论结果: 00010101)

∨ W PCM out[7:0]	15	Array
₩ [7]	0	Logic
₩ [6]	0	Logic
₩ [5]	0	Logic
₩ [4]	1	Logic
₩ [3]	0	Logic
₩ [2]	1	Logic
₩ [1]	0	Logic
W [0]	1	Logic

🍅 仿真结果显示,该系统可以实现所有预期功能

2、烧录测试

在实验室,我们将上述代码烧录到了FPGA板中,并提前设定好输入(00010101),按下reset数秒后,我们得到了该通信系统接收到的信号输出:



实验系统的接收结果与我们设定的输入相同,说明该系统成功实现了**基于PCM和Hamming编码的FSK调制 通信系统**

五、小组分工

小组成员 成员分工

李铠峰	框架搭建、汉明码编解码、FSK调制、PCM码代码编写、实验仿真、实验报告撰写
袁振钊	汉明码编解码、FSK调制、PCM码代码编写、烧录测试、实验报告撰写
王治	—————————————————————————————————————

六、总结

本次实验取得了良好的进展,提前一周左右就成功完成了。我们首先开始进行了一个跑马灯的示例,通过这个例子逐渐学会了如何使用该板子。随后,我们迅速确定了选题并开始分工。我们将整个实验划分为几个模块,并在明确了代码逻辑和规范后,三个人分别负责不同的模块开发。同时,我们采用了Git进行工程管理,以便更好地协同合作。

在编写代码后,我们进行了Vivado仿真调试。虽然一开始的结果不尽如人意,但我们仔细分析并逐步追踪问题的源头,最终找到了问题所在并进行了解决。在这个过程中,我们深入理解和掌握了Verilog语言。

最后,我们只用了一次实验的时间就成功完成了Sim2Real实验。这可能得益于我们之前仿真结果的准确性,再加上对该板子的熟练掌握,我们迅速将其应用到实际管脚上,并进一步调试,最终获得了我们期望的结果。

最后,我们要感谢助教和老师的帮助。我们在实验过程中遇到了许多问题,他们都耐心地解答了我们的疑问,为我们提供了宝贵的指导和支持。非常感谢他们!