# 数字逻辑与处理器基础 实验

Xilinx 实验版 V8 EGo1

课程教学组 2018/3/1

# 目录

实验安排		2
注意事项		2
时钟设置		3
实验演示	数码管七段译码器	4
实验一	计数器设计	6
实验二	序列检测器设计	8
实验三	频率计设计	9
实验四	串口收发器设计	13

# 实验安排

分数根据现场完成情况和实验报告综合评定,思考题完成比较好可以酌情加分。 实验具体安排见下表:

序号	实验名称	实验学时	备注
1	实验 1: 计数器	6	单独提交实验报告,现 场验收截至第8周
2	实验 2: 序列检测器	6	单独提交实验报告,现 场验收截至第 11 周
3	实验 3: 频率计	6	单独提交实验报告,现 场验收截至第 13 周
4	实验 4: 异步串口收发器	6	单独提交实验报告,验 收截至第 15 周


# 注意事项

- 1. 每人一套实验器材,领用和归还实验器材需登记。
- 2. 实验共四组,实验按顺序进行,每组实验完成后才能开始下一组实验。
- 3. 每个实验硬件调试通过后,务必请助教进行现场验收;验收必须在规定时间点以前现场进行,每人每次实验最多 2 次验收机会;验收方式:自行准备验收表,助教现场填写并回收,学生在验收表上签字确认。
- 4. 现场验收与实验报告各占该实验成绩的 50%,实验报告请在每次实验现场验收截止时间后一周内提交。
- 5. 实验时间:根据二级选课严格按照选课时间进行,每组实验没有完成现场验收前 必须按时到实验室进行实验,完成现场验收后,该实验后续时间可以根据个人情况自由安排。
- 6. FPGA 管脚分配一定要按照实验要求进行,否则可能造成短路,烧毁芯片。
- 7. 注意使用 U 盘或其他方法保存备份设计文件和工程。
- 8. 实验报告内容包括:实验目的;设计方案(原理说明及框图);关键代码及文件清单;仿真结果及分析;综合情况(面积和时序性能);硬件调试情况。
- 9. 提交方式:实验报告(word 或者 pdf)和设计代码打包后提交到网络学堂,提交打包文件名按照"学号\_姓名\_实验编号"的规则命名。

有抄袭(实验报告或者设计代码出现雷同)的实验报告核实后按零分处理。

# 时钟设置

在实验中如果要求采用外部按键(例如 S2)作为时钟输入,通过按动按键产生有效的时钟边沿,由于机械按键存在抖动现象,表现在输入信号上会出现段时间内的震荡现象。所以,需要在设计内部首先对按键输入信号进行消抖动处理,



时钟按键可以使用防抖代码去除扰动,防抖代码可以使用 debounce.v。使用方法如下:

'include "debounce.v"

Module instance\_name(system\_clk, clk\_i, other\_inputoutput);

Input system\_clk,clk\_i;

\*\*\*

debounce xdebounce(.clk(system\_clk),.key\_i(clk\_i),.key\_o(clk\_o));

\*\*\*

# Endmodule

其中,system\_clk 绑定到系统时钟 P17 上,clk\_i 是用户自己的时钟,使用按键实现,使用防抖代码输出的 clk\_o 作为最后的时钟使用。

# 实验演示 数码管七段译码器

7个 LED 管排列成图 0.1 所示的模式,这样就形成了不同的位。EGo1 开发板上有 8 个 共阴极的 7 段显示管。在共阴极的情况下,FPGA 引脚输出 1 将点亮 LED,输出 0 则关掉 LED。下表所示的真值表给出了显示 0~F 的十六进制数所需的 a~g 的输出阴极值。




图 0.1 包含 7 个发光二极管(LED)的 7 段显示管

	表 0.1	显示十	·六讲制数	∩~F	的:	7 段代和
--	-------	-----	-------	-----	----	-------

x	а	b	С	d	е	f	g
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0
2	1	1	0	1	1	0	1
3	1	1	1	1	0	0	1
4	0	1	1	0	0	1	1
5	1	0	1	1	0	1	1
6	1	0	1	1	1	1	1
7	1	1	1	0	0	0	0
8	1	1	1	1	1	1	1
9	1	1	1	1	0	1	1
Α	1	1	1	0	1	1	1
В	0	0	1	1	1	1	1

С	1	0	0	1	1	1	0
D	0	1	1	1	1	0	1
E	1	0	0	1	1	1	1
F	1	0	0	0	1	1	1

设计一个 BCD 码到 7 段码的译码器,输入是一个 4 位的 BCD 码 X[3:0],输出是一个 7 段的数值。根据表 0.1 给出的真值表,可以画出每一段的卡诺图,得出 a~g 段的逻辑方程。

图 0.2 是 4 位 7 段数码管显示电路图。EGo1 开发板使用扫描显示电路来控制 4 位数字显示,图 0.3 是扫描控制电路图。扫描电路驱动每一位的阴极信号和相应的阳极模式,以高于人眼能察觉的速率不断扫描更新。每一位数字被点亮的时间只有四分之一,但由于人的眼睛具有视觉暂留特性,如果眼睛在数字变亮之前感觉不到数字变暗过程,就会感觉数字一直都是亮的。如果"刷新"速率放慢到 45Hz 左右,大多数人会感觉到显示闪烁。为了使 4 位数字持续明亮,应该每隔 1 到 16ms 刷新一次,即刷新频率为 60Hz 到 1kHz。




图 0.2 4 位 7 段数码管显示电路图




图 0.3 扫描显示电路图

对于 4 位 7 段显示管,每一个都可以用一个高电平信号(AN(3:0))使能。本实验中,通过 4 个拨码开关(SW0~SW3)分别控制 4 个 LED 数码管的显示,通过其他 4 个拨码(SW4~SW7)开关控制想要显示的 BCD 码。

# 实验一计数器设计

实验名称: 计数器设计

### 实验目的:

● 掌握简单时序逻辑电路的设计方法;

● 理解同步计数器和异步计数器的原理;

● 了解任意进制计数器的设计方法。

# 实验原理:

计数器是一种常用的时序电路,它按照规定的方式改变内部各触发器的状态,以记录输入的时钟脉冲的个数。按照规定的计数顺序的不同,计数器可以分为加法计数器、减法计数器、可逆计数器和不同进制的计数器;按照工作方式的不同,又可以分为异步计数器和同步计数器。

以二进制计数器为例,加法计数器在计数脉冲依次输入时,相应的二进制数据是依次增加的。表 1.1 给出了 4 位加法计数器的功能表。可以看出,每来一个计数脉冲,最低位 QA 的状态变化一次,其后各位则在低一位触发器的状态由 1 变为 0 时发生状态变化。这样,利用低一位的反相输出作为高一位的时钟输入,便可以构成加法计数器。

表 1.1 4位加法计数器的功能表

计数器脉冲数目		计数器	<b>器输出</b>	
	QD	QC	QB	QA
0	0	0	0	0
1	0	0	0	1
2	0	0	1	00
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1

减法计数器的计数规律与加法计数器相反,每来一个计数脉冲,计数器的值是减一。 利用 D 触发器可以方便地构成减法计数器,与加法计数器不同的是,减法计数器利用低一位的输出作为高一位的时钟输入,而加法计数器则是利用低一位的反相输出作为高一位的时钟输入。

上面介绍的加法计数器和减法计数器属于异步计数器,由于计数控制信号是在各级间逐级传递的,这种计数器从时钟脉冲上升沿达到最后一个触发器翻转到规定的状态,需要较长的延时;计数器位数越多,翻转到稳定状态的时间就越长。为了提高计数器的工作速度,可以采用同步计数器。在同步计数器中,各个触发器使用同一个计数控制时钟,每一位在时钟上升沿到来时是否翻转取决于比其低的位是否都是"1"。其中,触发器的翻转是在时钟上升沿同步进行的,其翻转稳定时间仅仅取决于单级触发器的翻转时间,而与计数器的位数无关。

其他进制的计数器的设计类似于二进制计数器,可以根据其功能表进行设计。

#### 实验内容:

- (1) 设计一个具有异步复位控制的 4bits 二进制同步加法计数器。
- (2) 设计一个具有异步复位控制的 4bits 二进制异步加法计数器。
- (3) 在上述计数器的基础上设计一个减法计数器(同步、异步均可)

#### 实验要求:

- (1) 采用**行为级设计**方法设计计数器;
- (2) 采用拨码开关 SWO 作为异步复位控制信号输入;
- (3) 调用 7 段译码器模块将计数结果输出到任意一个 LED 数码管显示;
- (4) 使用按键 S2 作为时钟输入,注意:按键需采用防抖措施。

SW0	R1	异步复位信号
数码管	{ B4, A4, A3, B1, A1, B3, B2, D5},	数码管7段输入,高电平
	G2	点亮,顺序为
		{CA,CB,CC,CD,CE,CF,CG,DP}
		数码管 BIT1 使能信号为
		G2,高电平有效
<b>S2</b>	R15	作为时钟输入,注意需要
		进行防抖处理

# 实验二序列检测器设计

实验名称: 序列检测器设计

#### 实验目的:

- 掌握有限状态机的实现原理和方法;
- 掌握序列检测的方法

#### 实验原理:

有限状态机(Finite State Machine, FSM)是逻辑电路设计中经常要遇到的,在数字电路中,经常需要通过建立有限状态机的方式来进行时序数字逻辑的设计。在复杂数字系统设计中,有限状态机主要通过硬件描述语言实现,硬件描述语言能够清晰的描述状态转移过程和输入输出变量关系,使得时序逻辑设计大大简化,进而极大降低系统设计复杂度,提高系统模块化程度。

有限状态机从本质上讲是由寄存器和组合逻辑构成的时序电路,各个状态之间的转移 总是在时钟的触发下进行的。可以通过建立原始状态表和状态化简来设计电路。

# 实验内容:

在连续输入的串行数据流中检测特定序列"101011", 一旦检测到一个"101011"就输出一个宽度为1个时钟周期的高电平脉冲。例如, 当输入为

- (1) 用有限状态机设计序列检测器,检测序列"101011"。
- (2) 用移位寄存器和组合逻辑实现序列检测器,检测序列"101011"。
- (3) 要求:按键去抖,状态机要求最简。

## 推荐外部电路连接方法

#### 状态机:

LED 0	K2	数据输出
LED5-7	G3, G4, F6	状态机状态编码
<b>S4</b>	U4	复位
<b>S2</b>	R15	作为时钟输入
SW1	N4	串行数据输入

#### 移位寄存器:

LED 0	K2	数据输出
LED1-7	J2, J3,H4 ,J4, G3, G4, F6	移位寄存器数据
<b>S4</b>	U4	复位
<b>S2</b>	R15	作为时钟输入
SW1	N4	串行数据输入

# 实验三 频率计设计

实验名称: 频率计设计

实验目的: 掌握频率计的原理和设计方法。

#### 实验原理:

频率计用于对一个未知频率的周期信号进行频率测量,在1s内对信号周期进行计数,即为此周期信号的频率。

频率计内部实现框图如下所示,其内部包括频率量程处理模块(10分频)、时钟频率产生模块、控制信号产生模块、十进制计数器模块、锁存器模块、译码显示模块等。




图 3.1 简单频率计内部结构框图

利用系统时钟产生1Hz的控制信号,在1s的时长内利用计数器对待测信号进行计数,将计数结果锁存(或者保存,不是指1atch)并输出到数码管中显示。其中频率量程模块负责根据设定的量程控制信号决定是否对输入信号进行10分频;系统时钟模块根据外部输入的参考时钟产生标准1Hz的控制信号;控制信号产生模块产生计数所需的使能、清零信号以及保存测量结果所需的锁存信号和扫描显示所需的扫描时钟信号;十进制计数模块在计数使能、清零信号控制下对外部输入信号(或其10分频信号)在1s周期内对其进行计数操作;锁存器模块在计数完成之后对计数结果进行锁存,保存上一测量周期的测量结果;译码显示模块将测量结果输出到LED数码管显示,采用扫描的方式实现多位数据的同时显示。

#### 实验内容:

- (1) 设计一个频率计,满足对不同频率范围信号的测量,设置两个档位,对于高频信号需要首先进行 10 分频;低频档直接进行测量。
  - a. 输入输出定义。

对应管脚	输入/输出	功能	
· · · · · · · · · · · · · · · · · · ·	1845 -184	74 140	

SW7	Input	量程选择开关
SW1	Input	测试信号选择[1]
SW0	Input	测试信号选择[0]
数码管	Output	频率计输出
LD7	Output	指示量程

具体管脚绑定见(i)。

- b. 频率量程处理。使用开关(SW7)来控制量程。低量程直接测量周期。高量程先对待测信号进行 10 分频。
- c. 系统时钟模块。开发板上 P17 端口提供 100MHz 时钟,需要根据系统时钟产生两个信号。一个是 1Hz 的控制信号,用来控制计数器行为以及锁存器。另外一个是输出到数码管的扫描信号,频率为 1kHz。
- d. 控制信号产生模块。利用 1Hz 时钟产生计数器使能信号,清零信号以及锁存器的锁存信号。
- e. 4 位十进制计数器。当 enable 有效时对计数器的 clock 信号进行十进制计数,reset 有效时对十进制计数器进行清零。
- f. 锁存器模块。Lock 信号有效时输出锁定,否则,输出透明显示计数器值。
- g. 译码显示模块。数码管是 4 个 7 段数码管,分别显示千百十个位。另外使用 LED 灯(LD7)区别高低量程。
- h. 测试方法:为了测试方便,在实验指导书的最后提供一个待测信号输入模块 *signalinput(testmode[1:0],sysclk,sigin)*,其中 testmode[1:0]接到 SW1~SW0 的开关输入,00,01,10,11 分别选择 4 个不同频率的信号。sysclk 是开发板提供的 100MHz 时钟,sigin 是输出的待测信号。

要求同学按照下图所示对测试信号输入模块以及自行设计的频率计模块进行连接:




图 3.2 测试系统结构图

顶层模块连接:由同学自行设计的频率计模块 frequency 假设接口如下: frequency (sigin,sysclk,modecontrol,highfreq,cathodes[7:0],AN[3:0]) 最终生成可烧写文件的顶层模块为:

module test(

input [1:0] testmode ,
input sysclk ,

```
input modecontrol,
  output higfreq,
  output [7:0]cathodes,
  output[3:0] AN
  );
  wire sigin;
  signalinput signalin(testmode,sysclk,sigin);
  frequency freq(sigin,sysclk,modecontrol,highfreq,cathodes,AN);
endmodule
```

i. 输入输出及管脚绑定(包括了测试信号模块)

信号	I/O	管脚绑定	信号描述
sysclk	Input	P17	全局时钟信号,100MHz
modecontrol	Input	P5	开关信号,控制量程, P5 为 SW7
testmode[1:0]	Input	N4,R1	测试频率控制,控制待测信号的频率,N4为SW1,R1为SW0
Highfreq	Output	F6	LED 灯,指示量程,高量程亮灯。F6 为 LD7
Cathodes[7:0]	Output	B4, A4, A3, B1, A1, B3, B2, D5	数码管 7 段输入,高电平点亮,顺序 为{CA,CB,CC,CD,CE,CF,CG,DP},
AN[3:0]	Output	G2, C2, C1, H1	扫描输入,高电平点亮,顺序为 {AN3,AN2,AN1,AN0}

- (2) 频率计的测量结果在数码管上显示。
- (3) 分析所测频率范围和精度。

# 附:测试信号程序: siginput.v

 $module\ signal input ($ 

input [1:0] testmode,//00,01,10,11 分别代表4种频率,分别为3125,6250,50,12500Hz,使用SW1~SW0来控制

```
input sysclk,//系统时钟100M
output sigin1//输出待测信号
);
reg[20:0] state;
reg[20:0] divide;
reg sigin;
assign sigin1=sigin;
initial
begin
sigin=0;
```

```
state=21'b0;
         divide = 21'b000000\_1111\_1010\_0000000;
    end
    always@(testmode)
    begin
         case(testmode[1:0])
         2'b00:divide=21'd32000;//3125Hz,分频比为32000
         2'b01:divide=21'd16000;//6250Hz, 分频比为16000
         2'b10:divide=21'd2000000;//50Hz,分频比为2000000
         2'b11:divide=21'd8000;//12500Hz, 分频比为8000
         endcase
    end
    always@(posedge sysclk)//接divide分频
         if(state == 0)
              sigin = \sim sigin;
         state = state + 21'd2;
         if(state = = divide)
              state=21'd0;
    end
endmodule
```

# 实验四串口收发器设计

实验名称: 串口收发器设计

实验目的: 了解和掌握 UART 的工作原理

#### 实验原理:

#### 1. 串口基本原理:

UART (Universal Asynchronous Receiver/Transmitter) 是一种通用串行数据总线,用于<mark>异步通信</mark>。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中,UART用来与PC进行通信,包括与监控调试器和其它器件。与UART相关的一个概念是RS232-C标准,该标准由美国电子工业协会EIA(Electronic Industry Association)制定的一种串行物理接口标准,其规定了若干标准的数据速率,并且采用较高电平来保证20米以内的有线传输。

UART是计算机与嵌入式系统中串行通信端口的关键部分,速率有规定的9600等波特率。在实际应用中,通用串口的电气特性兼容RS232规范信号,即逻辑"1"信号相对于地为-3到-15伏,而逻辑"0"相对于地为3到15伏。因此,当一个微控制器的UART与外界电路相连时,需要采用一个符合RS232标准的驱动器来将控制器管脚的CMOS电平或TTL电平转换为RS232标准电平。TTL电平是3.3V的,而RS232是负逻辑电平,如果没有类似MAX232的驱动芯片进行电平转换,这么高的电压很可能会把芯片烧坏。





图 4.1 串口时序示意图

图4.1表明在异步传送中串行发送一个数据字节的位定时关系(图中没有包括奇偶校验位)。发送一个完整的字节信息,首先是一个作为起始位的逻辑"0"位,接着是8个数据位,然后是1个、1+1/2个或2个停止位逻辑"1"位,数据线空闲时呈现为高或"1"状态。在字符的8位数据部分,先发送数据的最低位(LSB),最后发送最高位(MSB)。每位持续的时间是固定的,由发送器本地时钟控制,每秒发送的数据位个数,即为"波特率"。

起始位和停止位起着很重要的作用。显然,他们标志每个字符的开始和结束,但更重要的是他们<u>使接收器能把局部时钟与每个新开始接收的字符再同步</u>。异步通信没有可参照的时钟信号,发送器随时都可能发送数据,需要从任何边沿的出现时刻开始正确地采样紧接着的 10~11位(包括开始位、数据位和停止位)。接收器的时钟与发送器的时钟不是同一

个, 因此, 接收器采样点的间隔跟由发送器时钟所确定的位间隔时间不同, 接收器设计不好可能会导致采样错误。

# 2. EGo1 开发板相关电路介绍:



CP2102 标号	原理图标号	FPGA IO PIN
25	UART_RX	T4 (FPGA 串口发送端)
26	UART_TX	N5 (FPGA 串口接收端)

图 4.2 EGo UART 模块原理图及管脚约束

EGo1的串口模块采用了CP2102芯片,将UART转换成USB接口,其原理图和管脚约束如图 2所示。在PC机一侧通过串口调试助手选择对应的USB COM端口,设置波特率为9600,1位停止位,无硬件数据流控,无奇偶校验,如图3所示。



图 4.3 串口调试助手设置示意图

### 3. 实验设计原理:

串口收发器包括发送器和接收器两个模块。首先,通过串口接收器模块从外部接收数据,并将接收到的数据送给控制器模块,同时控制器模块根据接收的串口数据产生发送数据,并通过串口发送器模块将数据发送到外部。






图 4.4 串口收发器功能实现框图

串口接收器(UART Receiver)模块负责从串口中接收串行数据流,并根据UART通讯协议提取接收到的数据并发送给控制器。每当串口接收器收到一个完整的数据,在RX\_STATUS上输出一个高电平指示脉冲,并同时在RX\_DATA上输出接收到的有效数据,RX\_DATA上的接收数据一直有效到下一个RX\_STATUS脉冲位置。串口接收器与控制器之间的接口波形如此下图所示



由于从线路上接收到的串行数据帧与接收模块的时钟是异步的,所以接收器功能实现中的关键是接收器时钟与每个接收字符的同步。一个有效的方法是接收器采用高速率时钟对串行数据进行采样,通常采样频率是位时钟频率的整数倍。理论上倍数越高接收数据各位的分辨率越高,实际中,一般最大选择16倍。波特率发生器(Baud Rate Generator)模块负责根据System clock时钟产生所需的16倍(或者其他倍数)波特率的接收时钟。

接收器应该尽可能地在<u>靠近位周期的中心处对每位采样</u>。如果接收器能很好地预测起始位的开始,那么可在起始位的下降沿到来之后,等待半个位周期再采样数据位。此后,接收器每等待一个位周期采样一个数据位,直至收到最后一位为止。倘若接收时钟的频率足够接近发送时钟,使得最后位能在离该位的精确中心位置半个周期内对他采样,以上方案就能正确地工作。这意味着接收时钟相对于发送时钟在10~11个时钟周期内,其增加和减少应小于半个位的时间间隔。因此,要求收发双方2个时钟的误差容限在5%以内。







图 4.5 接收端采样示意图



图 4.6 UART 信号仿真示意图

串口发送器(UART Sender)从控制器接收待发送数据,然后根据UART通讯协议串行发送出去。当控制器检测到TX\_STATUS上出现高电平时,意味着此时串口发送器处于空闲状态可以接收一个新的发送数据,控制器在TX\_DATA上输出待发送的数据,并同时在TX\_EN上输出一个高电平脉冲,指示串口发送器启动一个新的数据发送。串口发送器与控制器之间的接口波形如下如所示



#### 实验内容:

设计一个具有固定波特率的 UART 串口收发器,可以实现 9600 波特率的串口通信,能够与 PC 机串口进行通信,支持 8 比特数据位、1 比特停止位、无校验、无硬件流控模式。

- (1) 实现串口接收器的行为级设计,满足上述串口通信要求。
- (2) 实现串口发送器的行为级设计,满足上述串口通信要求。
- (3) 实现控制器,根据接收数据产生发送数据,规则如下:如果接收数据的 MSB 为 '1',则产生接收数据的反码作为发送数据;如果接收数据的 MSB 为'0',则直接将接收数据的作为发送数据;
- (4) 将硬件平台的串口与计算机相连(USB接口),通过串口调试助手进行验证。

RXD	N5	UART 接收数据
TXD	T4	UART 发送数据