

太原理工大学先进计算机系统实验室（ACSL）

见习学员第四次学习路线


碎碎念：大家学完上周的学习内容后，已经学到了**同步电路搭建，同步异步电路分析**等重要知识点，这些是未来设计电路使用硬件设计语言时，你脑子中应该想出的电路图。

本周我们学的内容相对轻松很多，只需要了解各种计数器的设计，了解各计数器构成差别即可，重点在最后实践中搭建的电路，**这也是我们寒假前的技术路线学习最后一周**；接下来全力帮助大家期末考试（当然你学业复习的很好了，可以做一做前两周的拔高作业或者继续补技术基础），从22号开始工作室全天开放一直到实验室学长学姐们离开学校，大家届时可以来实验室学习课业，鼓励互相讨论解决学业上的难题。

数字电路

！ 注意事项


- 视频只是辅助学习知识点，最终以实践为主
- multisim软件不需要大家安装和使用（我们直接使用logisim），大家**只需要跟着课程学习电路搭建即可**，也需要你自己去Logisim中实现自己的想法
- 课程中的仿真环节看懂电路之后就可以跳过，仿真演示不需要全部看，我们的重心不在这里。
 - 如下视频中截图的示例，只需要搞懂这个电路有什么效果即可，各器件名称比如“74LS00D”等**不需要学习**



类似于这样的集成元件也不需要听，直接跳过即可

3、集成全加器：

双全加器 { TTL: 74LS183
CMOS: C661



计数器

搭建4位二进制计数器

你可以通过观看以下视频的第五章内容26-36节了解计数器相关知识。

(注意：了解各种计数器的设计与各计数器构成差别即可，视频中的搭建使用的jk触发器我们不需要掌握，电路搭建需要按照下述要求自己构思)。

建议提前下载好，因为这样可以倍速观看，度盘的下载速度大家都应该知道有多慢，下载到37节即可，第六章第七章内容我们不会进行学习。

链接: <https://pan.baidu.com/s/1N9jjB-78WJ9yrDIForphOw> 提取码: rhty

通过上周的4位寄存器和之前搭建的加法器，实现一个4位计数器，每次时钟到来时，寄存器中的值加1，加到最大值时重新从0开始。

? Tips

在Logisim中，你可以通过元件库中的 Wiring(线路) 类别下的 Constant(常数) 元件实例化一个常数，具体使用方式请RTFM。

实践环节

设计数列求和电路

尝试通过寄存器和加法器，算出 $1+2+\dots+10$ 的结果。为了容纳计算结果，你可以考虑实现8位的寄存器和加法器。


数码管最终显示：

时钟周期数	数码管显示数字 (10进制or16进制)
0	0
1	1
2	3
3	6
4	10(a)
5	15(f)
...	...

🎯 实现电子时钟

利用寄存器和七段数码管，实现一个电子时钟, 具备"分"和"秒"的功能。

实现效果类似于：



? Tips

使用 `Clock(时钟)` 元件可以自动产生时钟信号，无需像按钮那样手动点击。你可以在 Logisim元件库的 `Wiring(线路)` 类别下找到它，具体使用方式请RTFM。

✏️ 作业提交

1. 提交你们用Logisim搭建的电路，提交保存后的 `main.circ` 文件即可，并将这个文件复制到 `姓名-专业班级-Great-9` 文件夹中。
2. **数字电路部分**也需要提交你的**Markdown**笔记，也放在上述文件夹里并进行压缩。
3. 如果你学有余力完成了下面的拔高内容，则把文件夹重命名，格式为 `姓名-专业班级-NewStar-9`。
4. 将你的作业压缩为zip格式并提交到[见习学员第四周提交表单](#)中。

本周作业提交截止时间：**12月27号晚23:00**（如果因为自身原因未完成本周作业，在表单**请假说明**一栏填写原因，并写上你的预计提交时间即可）

学有余力的同学一定要去试试前两周的拔高作业。