

dce  
2018



# Tham khảo Verilog HDL

©2018, Tran Ngoc Thinh

Computer Engineering 2018

## Nội dung chính

1. Mô hình hành vi
2. Mô hình hành vi dựa trên phương trình boole
3. Mô hình hành vi vòng
4. Mô hình hành vi cho các khối cơ bản

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 2

Computer Engineering 2018

## Mô hình hành vi

- Khái quát mô hình hành vi
- Kiểu dữ liệu cho mô hình hành vi
- Các phép toán cho mô hình hành vi

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 3

Computer Engineering 2018

## Mô hình cấu trúc và mô hình hành vi trong HDLs

- **Cấu trúc (Structural)** chỉ ra cấu trúc phần cứng thật sự của mạch
  - Mức trừu tượng thấp
    - Các cổng cơ bản (ví dụ and, or, not)
    - Cấu trúc phân cấp thông qua các module
  - Tương tự lập trình hợp ngữ
- **Hành vi (Behavioral)** chỉ ra hoạt động của mạch trên các bit
  - Mức trừu tượng cao hơn
    - Biểu diễn bằng các biểu thức (ví dụ  $out = (a \& b) | c$ )
- **Không phải tất cả các đặc tả hành vi đều tổng hợp được**
  - Không nên sử dụng: / %

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 4

## Mô hình hành vi – đặc điểm



- Thiết kế các vi mạch lớn
- Mô tả chức năng (what) và cách xây dựng (how) phần cứng
- Không quan tâm đến trễ truyền lan (được quan tâm trong giai đoạn tổng hợp)
- Các bước thiết kế
  - Nhanh chóng đưa ra nguyên mẫu (prototype)
  - Kiểm tra chức năng
  - Dùng công cụ tổng hợp tối ưu và ánh xạ công nghệ

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 5

## Kiểu dữ liệu cho mô hình hành vi



- Biến trong Verilog biểu diễn một tín hiệu dạng nhị phân của mạch
- Tất cả các biến trong Verilog được định nghĩa kiểu trước khi sử dụng
  - net
  - register
- Net hoạt động như dây nối vật lý
  - **wire**
- Register hoạt động giống như biến trong các ngôn ngữ lập trình cấp cao
  - **reg**
  - **integer**
- Kích thước mặc định của kiểu dữ liệu **reg** và **wire** là 1 bit

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 6

## Các toán tử trong Verilog




Toán tử	Tên	Nhóm	Toán tử	Tên	Nhóm
[ ]	Chọn		<<	Dịch trái	Dịch
()	Ngoặc		>>	Dịch phải	Dịch
!	Phủ định (đảo)	Logical	>	Lớn hơn	Quan hệ
~	Phủ định (not)	Bit-wise	>=	Lớn hơn hay bằng	
&	Thu giảm AND	Thu giảm	<	Nhỏ hơn	
	Thu giảm OR		<=	Nhỏ hơn hay bằng	
~&	Thu giảm NAND		==	Bằng (logic)	So sánh bằng
~	Thu giảm NOR		!=	Không bằng (logic)	
^	Thu giảm XOR		===	Bằng (case)	
^~ or ^~	Thu giảm XNOR		!==	Không bằng (case)	
+	Dấu dương (một ngôi)	Số học	&	bit-wise AND	Bit-wise
-	Dấu âm (một ngôi)		^	bit-wise XOR	
{ }	Nối	Nối	^~ or ~^	bit-wise XNOR	
{ }	Nhân bản	Nhân bản		bit-wise OR	Logic
*	nhân	Số học	&&	logical AND	
/	chia			logical OR	
%	Chia lấy dư		?:	Điều kiện	Điều kiện
+	Cộng (hai ngôi)				
-	Trừ (hai ngôi)				

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 7

## Toán tử số học (+, -, \*, /, %)



- Bất kỳ bit nào trong toán hạng là **x** hoặc **z** thì kết quả là **x**
- Kích thước kết quả
  - Phép nhân thì kích thước kết quả bằng tổng kích thước 2 toán hạng
  - Các phép toán khác bằng chiều dài lớn nhất của toán hạng
- Biểu diễn dấu: MSB

A = 4'b0010 (2)

B = 4'b0101 (5)

C = 4'b1101 (13)

```
integer intA, intB;
intA = -12;
intB = -'d12;
```

```
intA/3 = -4 (1111111111111111111111111111111100)
intB/3 = 1431655761 (010101010101010101010101010001)
```

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 8

## Computer Engineering 2018

### Toán tử quan hệ (<, >, <=, >=)

- Return 1 if true, return 0 if false.
- "x" is returned if x or z in any operand.

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 9

## Computer Engineering 2018

### Toán tử bằng (==, ==~, !=, !=~)

- Bảng luận lý (== và !=)
  - Giá trị x và z tương tự như toán tử quan hệ
  - Kết quả có thể là x
- Case (=== và !==)
  - So sánh từng bit
  - x === x, z === z, x !== z
  - Kết quả luôn xác định (0 hoặc 1)
- Nếu kích thước 2 toán hạng không bằng nhau thì các bit 0 sẽ được thêm vào những bit trọng số cao của toán hạng có kích thước nhỏ

```
Data = 4'b11x0;
Addr = 4'b11x0;

Data == Addr //x
Data === Addr //1
```

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 10

## Computer Engineering 2018

### Toán tử luận lý (||, &&, !)

- Toán hạng là vector khác 0 được xem như 1
- Nếu bất kỳ bit nào của toán hạng có giá trị x hay z thì toán hạng được xem như x

```
ABus = 4'b0110;
BBus = 4'b0100;

ABus || BBus // 1
ABus && BBus // 1
!ABus       // giống như !BBus
           // 0
```

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 11

## Computer Engineering 2018

### Toán tử Bit-wise (&, |, ~, ^, ^~)

& (and)	0	1	x	z
0	0	0	0	0
1	0	1	x	x
x	0	x	x	x
z	0	x	x	x

(or)	0	1	x	z
0	0	1	x	x
1	1	1	1	1
x	x	1	x	x
z	x	1	x	x

^ (xor)	0	1	x	z
0	0	1	x	x
1	1	0	x	x
x	x	x	x	x
z	x	x	x	x

^~ (xnor)	0	1	x	z
0	1	0	x	x
1	0	1	x	x
x	x	x	x	x
z	x	x	x	x

~ (not)	0	1	x	z
	1	0	x	x

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 12

## Toán tử thu giảm

$\dots \dots \dots \rightarrow f \rightarrow 0/1/x$   
 $\dots x \dots \rightarrow f \rightarrow x$   
 $\dots 0 \dots \rightarrow f \rightarrow 0$   
 $\dots 1 \dots \rightarrow f \rightarrow 1$

**& (thu giảm and):**  $\&b_{n-1}b_{n-1} \dots b_0$   
 $\dots 0 \dots \rightarrow \& \rightarrow 0$   
 $1 \ 1 \ 1 \ 1 \rightarrow \& \rightarrow 1$

**~& (thu giảm nand):**  $\sim \&b_{n-1}b_{n-1} \dots b_0$   
 $\dots \dots \dots \rightarrow \& \rightarrow 0/1$   
 $0 \ 0 \ 0 \ 0 \rightarrow \& \rightarrow 0$

**| (thu giảm or):**  $|b_{n-1}b_{n-1} \dots b_0$   
 $\dots 1 \dots \rightarrow | \rightarrow 1$   
 $0 \ 0 \ 0 \ 0 \rightarrow | \rightarrow 0$

**~| (thu giảm nor):**  $\sim |b_{n-1}b_{n-1} \dots b_0$   
 $\dots \dots \dots \rightarrow | \rightarrow 0/1$   
 $0 \ 0 \ 0 \ 0 \rightarrow | \rightarrow 0$

**^ (thu giảm xor):**  $^b_{n-1}b_{n-1} \dots b_0$   
 If count( $b_i = 1$ ) mod 2 == 0,  
 kết quả 0 Ngược lại kết quả 1

**~^/^~ (thu giảm xnor):**  $\sim ^b_{n-1}b_{n-1} \dots b_0$

Thiết kế Vi mạch số dùng HDL

## Toán tử dịch (<<, >>)

$\dots x \dots \rightarrow f \rightarrow z \ z \ z$   
 $\dots z \dots \rightarrow f \rightarrow z \ z \ z$

**Dịch toán hạng bên trái số lần biểu diễn bởi toán hạng bên phải**

**Dịch trái**  
 $b_n \ b_{n-1} \dots b_2 \ b_1 \ b_0$   
 $b_{n-1} \ b_{n-2} \dots b_1 \ b_0 \ 0 \leftarrow 0$

**Dịch phải**  
 $b_n \ b_{n-1} \dots b_2 \ b_1 \ b_0$   
 $0 \rightarrow 0 \ b_n \dots b_3 \ b_2 \ b_1$

```

reg [0:7] Qreg;
Qreg = 4'b0111;
Qreg >> 2 // is 8'b0000_0001
wire [0:3] DecoderOut = 4'd1 << Address[0:1];
    
```

Thiết kế Vi mạch số dùng HDL

## Toán tử điều kiện

$Cond\_expr ? Expr1 : Expr2$

- Nếu  $Cond\_expr$  có chứa bất kỳ bit nào là  $x$  hoặc  $z$  thì kết quả là phép toán bit-wise trên  $Expr1$  và  $Expr2$  như sau
  - $0 \clubsuit 0 \Rightarrow 0$
  - $1 \clubsuit 1 \Rightarrow 1$
  - Trường hợp khác là  $x$
- Toán tử điều kiện có thể được lồng nhau vô tận

$Cond\_expr?$   
 yes  $\rightarrow Expr1$   
 no  $\rightarrow Expr2$

```

wire[15:0]bus_a = drive_a ? data : 16'bz;
/* drive_a = 1 thì data được gán vào bus_a
drive_a = 0 thì bus_a ở tổng trở cao
drive_a = x thì bus_a là x */
    
```

Thiết kế Vi mạch số dùng HDL

## Toán tử điều kiện

$Cond\_expr ? Expr1 : Expr2$

- Toán tử điều kiện có thể được lồng nhau vô tận

$Y = (A == B) ? C : D;$

```

wire [1:0] select;
wire [15:0] D1, D2, D3, D4;
wire [15:0] bus = (select == 2'b00) ? D1 :
(select == 2'b01) ? D2 :
(select == 2'b10) ? D3 :
(select == 2'b11) ? D4 : 16'bx
    
```

$Cond\_expr?$   
 yes  $\rightarrow Expr1$   
 no  $\rightarrow Expr2$

Thiết kế Vi mạch số dùng HDL

## Toán tử kết nối/nhân bản

- Kết nối {*expr1*, *expr2*, ..., *exprN*}
  - Những hằng số không biết kích thước không thể thực hiện kết nối

```
wire [7:0] Dbus;
wire [11:0] Abus;

assign Dbus[7:4] = {Dbus[0], Dbus[1], Dbus[2], Dbus[3]};

assign Dbus = {Dbus[3:0], Dbus[7:4]};

{Dbus, 5} // not allowed
```

- Nhân bản {*rep\_number* {*expr1*, *expr2*, ..., *exprN*}}

```
Abus = {3{4'b1011}};           // 12'b1011_1011_1011

{3{1'b1}} // 111
{3{Ack}}  // {Ack, Ack, Ack}
```

## Operator Precedence (Độ ưu tiên toán tử)

Operator precedence	Operator symbol
Highest	- ! ~ (unary)
	* / %
	+ - (binary)
	<< >>
	< <= > >=
	== != === !==
	& ~&
	^ ^~ ~^
	~
	&&
Lowest	? :

Dùng dấu ngoặc đơn ( )  
để tăng độ ưu tiên

## Nội dung chính

- Mô hình hành vi
- Mô hình hành vi dựa trên phương trình boole**
- Mô hình hành vi vòng
- Mô hình hành vi cho các khối cơ bản

## Mô hình hành vi dựa trên phương trình boole

- Phép gán liên tục
- Thời gian trễ truyền lan và phép gán liên tục
- Latch và mạch tích cực mức trong Verilog

## Phép gán liên tục

- Phép gán liên tục
  - `assign variable = boolean_expression`
  - `wire wire_name = boolean_expression`
  - Boolean\_expression được tính lại khi bất kỳ tín hiệu nào trong nó thay đổi
- Một module có thể có nhiều phát biểu gán liên tục được thực thi đồng thời

```

input x_in1, x_in2;
output y_out;
assign y_out = ~(x_in & x_in2);

```

Logic description      Verilog Description

Structure Schematic      Structure model

Truth table      User-Define Primitive

Boolean Expression      Continuous Assignments

Thiết kế Vi mạch số dùng HDL      ©2018, Trần Ngọc Thịnh      21

## Ví dụ - Full Adder

```

module fulladd (Cin, x, y, s, Cout);
  input Cin, x, y;
  output s, Cout;
  assign s = x ^ y ^ Cin;
  assign Cout = x&y | x&Cin | y&Cin;
endmodule

```

```

module fulladd (Cin, x, y, s, Cout);
  input Cin, x, y;
  output s, Cout;
  assign {Cout, s} = x + y + Cin;
endmodule

```

Thiết kế Vi mạch số dùng HDL      ©2018, Trần Ngọc Thịnh      22

## Ví dụ - Mux\_2\_32

```

1 module Mux_2_32 (mux_out, data1, data0, select);
2   parameter world_size = 32;
3   output [world_size - 1:0] mux_out;
4   input [world_size - 1:0] data1, data0;
5   input select;
6
7   assign mux_out = select ? data1 : data0;
8 endmodule

```

select

data0

data1

Mux\_2\_32

mux\_out

wave - default

data1	data0	select	mux_out
00008123	00008a41	0	00008123
00008a41	000085c1	1	00008a41

Thiết kế Vi mạch số dùng HDL      ©2018, Trần Ngọc Thịnh      23

## Trễ truyền lan và gán liên tục

- Kết hợp trễ truyền lan với phép gán liên tục để mô phỏng đúng tính năng và đặc tính thời gian như ở mức cổng
- Công cụ tổng hợp tự động tạo ra mạch thật sự dựa trên phép gán

```

input x_in1, x_in2, x_in3;
output y_out;
wire #1 y_1 = ~(x_in & x_in2);
wire #1 y_out = ~(y_1|x_in3);

```


Thiết kế Vi mạch số dùng HDL      ©2018, Trần Ngọc Thịnh      24



## Latch và mạch tích cực

- Tập hợp các phát biểu gán liên tục có thể hồi tiếp (feedback) tín hiệu
 


```
assign q = set ~& qbar;
assign qbar = rst ~& q;
```
- Công cụ tổng hợp chỉ hỗ trợ hồi tiếp bằng phép gán liên tục với toán tử điều kiện



Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 25

## Ví dụ - Latch với tín hiệu reset



⇒ Mạch phức tạp khó hiện thực bằng hàm boolean

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 26

## Nội dung chính

- Mô hình hành vi
- Mô hình hành vi dựa trên phương trình boole
- Mô hình hành vi vòng**
- Mô hình hành vi cho các khối cơ bản

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 27

## Mô hình hành vi vòng

- Khái quát mô hình hành vi vòng
- Mô hình hành vi vòng cho mạch phát hiện cạnh
- So sánh các loại mô hình hành vi
  - Mô hình phép gán liên tục
  - Mô hình dòng dữ liệu
  - Mô hình dựa trên thuật toán

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 28

## Mô hình hành vi vòng – khái quát

- Mô hình hành vi gắn liền tục không hiện thực được mạch kích cạnh (edge-sensitive)
- Thực thi những phát biểu thủ tục (procedure)
- Mô hình hành vi vòng
  - Các phát biểu được thực thi tuần tự và quay lại khi thực thi xong phát biểu cuối cùng
  - Thực thi không điều kiện dưới sự điều khiển của một biểu thức

**always @ (<event\_expression>)**

**begin**

**procedural statements**

**end**

- Sử dụng trong cả kích cạnh (đồng bộ) và kích mức

Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 29


## Ví dụ - D Flip-Flop

```

1  module df_behav (q, qbar, data, set, reset, clk);
2      input data, set, reset, clk;
3      output q, qbar;
4      reg q;
5
6      assign qbar = ~q;
7      always @ (posedge clk)
8      begin
9          if (reset == 0) q <= 0;
10         else if (set == 0) q <= 1;
11         else q <= data;
12     end
13 endmodule
  
```

Non-blocking/concurrent assignment

Cạnh lên xung clock



Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 30

## Phát hiện cạnh

- Các phát biểu thủ tục trong hành vi vòng sẽ được thực thi khi sự kiện điều khiển xảy ra
- posedge** và **negedge** dùng phát hiện cạnh lên hay xuống của tín hiệu

```

1  module asynch_df_behav (q, q_bar, data, set, clk, reset);
2      input data, set, clk, reset;
3      output q, q_bar;
4      reg q;
5
6      assign q_bar = ~q;
7
8      always @ (negedge set or negedge reset or posedge clk)
9      begin
10         if (reset == 0) q <= 0;
11         else if (set == 0) q <= 1;
12         else q <= data;
13     end
14 endmodule
  
```


```

1  module tr_latch (q_out, enable, data);
2      output q_out;
3      input enable, data;
4      reg q_out;
5
6      always @ (enable or data)
7      begin
8          if (enable) q_out = data;
9      end
10 endmodule
  
```

Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 31

## Multiplexer 2-1



- Có bao nhiêu cách viết mux?

32




## Multiplexer Built From Primitives

```
module mux(f, a, b, sel);
output f;
input a, b, sel;

and    g1(f1, a, nsel),
      g2(f2, b, sel);
or     g3(f, f1, f2);
not    g4(nsel, sel);

endmodule
```



33


## Mux with Continuous Assignment

```
module mux(f, a, b, sel);
output f;
input a, b, sel;

assign f = sel ? a : b;

endmodule
```

LHS is always set to the value on the RHS  
Any change on the right causes reevaluation



34

## Multiplexer Built With Always


```
module mux(f, a, b, sel);
output f;
input a, b, sel;
reg f;

always @(a or b or sel)
  if (sel) f = a;
  else f = b;

endmodule
```

Modules may contain one or more *always* blocks

Sensitivity list contains signals whose change triggers the execution of the block



35


## Mux with User-Defined Primitive

```
primitive mux(f, a, b, sel);
output f;
input a, b, sel;

table
  1?0 : 1;
  0?0 : 0;
  ?11 : 1;
  ?01 : 0;
  11? : 1;
  00? : 0;
endtable
endprimitive
```

Behavior defined using a truth table that includes "don't cares"

This is a less pessimistic than others:  
when a & b match, sel is ignored  
(others produce X)



36

## So sánh giữa các loại mô hình hành vi

- Mô hình gán liên tục (Continuous-Assignment models)
- Dataflow/RTL models
- Mô hình dựa trên thuật toán (Algorithm-Based models)

## Mô hình gán liên tục

- Mô tả những hành vi nhạy mức (level-sensitive)
- Những biểu thức gán liên tục được thực hiện đồng thời

```

ln #
1 module compare_2 (A_lt_B, A_gt_B, A_eq_B, A, B);
2   input [1:0] A, B;
3   output A_lt_B, A_gt_B, A_eq_B;
4
5   assign A_lt_B = (A<B);
6   assign A_gt_B = (A>B);
7   assign A_eq_B = (A==B);
8 endmodule
ln #
1 module compare_32 (A_lt_B, A_gt_B, A_eq_B, A, B);
2   parameter world_size = 32;
3   input [world_size-1:0] A, B;
4   output A_lt_B, A_gt_B, A_eq_B;
5
6   assign A_lt_B = (A<B);
7   assign A_gt_B = (A>B);
8   assign A_eq_B = (A==B);
9 endmodule
ln #
1 module compare_2 (A_lt_B, A_gt_B, A_eq_B, A, B);
2   input [1:0] A, B;
3   output A_lt_B, A_gt_B, A_eq_B;
4   assign A_lt_B = (~A[1]&B[1])|(~A[0]&B[0])|(~A[0]&B[1]&B[0]);
5   assign A_gt_B = A[1]&(~B[1])|A[0]&(~B[1])|A[1]&A[0]&(~B[0]);
6   assign A_eq_B = (~A[1]&~A[0])&(~B[1])&(~B[0])|
7     (~A[1])&A[0]&(~B[1])&B[0]|A[1]&A[0]&B[1]&B[0]|A[1]&~A[0]&B[1]&(~B[0]);
8 endmodule

```

## Mô hình Dataflow/RTL (1)

- Mô hình dòng dữ liệu của mạch tổ hợp mô tả những hoạt động đồng thời trên các tín hiệu
- Trong máy trạng thái đồng bộ các tính toán được thực hiện khi có cạnh tích cực của xung clock và được lưu trữ vào thanh ghi ở chu kỳ tiếp theo
- Mô hình dòng dữ liệu cho máy trạng thái đồng bộ được gọi là mô hình RTL (register transfer level)
- Mô hình RTL chỉ ra kiến trúc các thanh ghi đường dữ liệu và các hoạt động của máy
- Mô hình hành vi của mạch tổ hợp có thể được mô tả bằng tập hợp các phát biểu gán liên tục hoặc bằng một hành vi vòng

## Assignments (overview)

- Continuous assignments – fixed connection
  - **assign** f1 = a && b;
  - **assign** f2 = ~ f1;
- Blocking assignments – evaluate in order
  - **=** in **always** block
    - **begin**

```
Q1 = D; // new Q1 will be used in evaluating all subsequent statements in this block
Q2 = Q1; // new Q1 goes to Q2, so Q2 is equal to D.
```
    - **end**
- Non-blocking assignments – evaluate in parallel
  - **<=** in **always** block
    - **begin**

```
Q1<= D;
Q2<= Q1; // old Q1 goes to Q2
```
    - **end**
  - The order of statements doesn't matter

## Blocking and Nonblocking Assignments

- Fundamental problem:
  - In a synchronous system, all flip-flops sample simultaneously
  - In Verilog, always @(posedge clk) blocks run in some undefined sequence

Blocking: assignments are evaluated in some order, but we do not know in what

Nonblocking: RHS evaluated when assignment runs

```
reg d1, d2, d3, d4;

always @(posedge clk) d2 = d1;
always @(posedge clk) d3 = d2;
always @(posedge clk) d4 = d3;
```

```
reg d1, d2, d3, d4;

always @(posedge clk) d2 <= d1;
always @(posedge clk) d3 <= d2;
always @(posedge clk) d4 <= d3;
```

LHS updated only after all events for the current instant have run

41

## Blocking and Nonblocking Assignments

- A sequence of nonblocking assignments don't communicate

```
a = 1;
b = a;
c = b;
```

```
a <= 1;
b <= a;
c <= b;
```

Blocking assignment:  
a = b = c = 1


Nonblocking assignment:  
a = 1  
b = old value of a  
c = old value of b

42

## Blocking assign

```
module example7_3 (D, Clock, Q1, Q2);
  input D, Clock;
  output Q1, Q2;
  reg Q1, Q2;

  always @(posedge Clock)
  begin
    Q1 = D;
    Q2 = Q1;
  end
endmodule
```




## Two cascaded flip-flops

### Non-blocking assignments

```
module example7_4 (D, Clock, Q1, Q2);
  input D, Clock;
  output Q1, Q2;
  reg Q1, Q2;

  always @(posedge Clock)
  begin
    Q1 <= D;
    Q2 <= Q1;
  end
endmodule
```



## Mô hình Dataflow/RTL (2)

```

1 module shiftreg_5 (E, A, clk, rst);
2   output E;
3   input A, clk, rst;
4   reg B, C, D, E;
5
6   always @(posedge clk or posedge rst) begin
7     if (rst) begin
8       B = 0; C = 0; D = 0; E = 0;
9     end
10    else begin
11      E = D;
12      D = C;
13      C = B;
14      B = A;
15    end
16  end
17 endmodule

```

```

1 module shiftreg_5 (E, A, clk, rst);
2   output E;
3   input A, clk, rst;
4   reg B, C, D, E;
5
6   always @(posedge clk or posedge rst) begin
7     if (rst) begin
8       B = 0; C = 0; D = 0; E = 0;
9     end
10    else begin
11      B = A;
12      C = B;
13      D = C;
14      E = D;
15    end
16  end
17 endmodule

```

Blocked assignment

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 45

## Non-blocking vs. Blocking

- Non-blocking
  - Toán tử <=
  - Các phát biểu thực thi đồng thời (song song)
  - Thứ tự các phát biểu không ảnh hưởng đến kết quả cuối cùng
  - Khi thực hiện hành vi vòng bộ mô phỏng tính giá trị biểu thức bên vế phải trước khi gán cho vế trái
- Blocking
  - Toán tử =
  - Các phát biểu thực thi tuần tự
  - Thứ tự các phát biểu có thể ảnh hưởng đến kết quả cuối cùng
  - Khi thực hiện hành vi vòng bộ mô phỏng chỉ tính giá trị biểu thức bên phải ngay sau khi phát biểu trước đó hoàn tất

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 46

## Mô phỏng trong mô hình hành vi

- Sự kiện xảy ra ở những tín hiệu nhập hay trong vế phải kích hoạt bộ mô phỏng tính toán giá trị ngõ xuất
- Khi hành vi vòng được kích hoạt, bộ mô phỏng thực thi những phát biểu cho đến
  - Toán tử điều khiển trễ (#)
  - Toán tử điều khiển sự kiện (@)
  - Cấu trúc đợi (wait)
  - Phát biểu cuối cùng của hành vi vòng
- Nếu có nhiều hành vi vòng được kích hoạt cùng lúc thì thứ tự thực thi không xác định được

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 47

## Nội dung chính

- Mô hình hành vi
- Mô hình hành vi dựa trên phương trình boole
- Mô hình hành vi vòng
- Mô hình hành vi cho các khối cơ bản**

Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 48

## Mô hình hành vi cho các khối cơ bản


- Phân kênh (multiplexer)
- Mã hóa (encoder)
- Giải mã (decoder)
- Thanh ghi dịch hồi tiếp tuyến tính

Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 49

## Bộ phân kênh (1)


- Cấu trúc **case** tương tự như switch trong C, tìm các giá trị từ trên xuống, và thực hiện giá trị trùng đầu tiên.
- Giá trị **default** nền có trong tất cả các cấu trúc case



Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 50


## Bộ phân kênh (2)



Thiết kế Vi mạch số dùng HDL

endmodule

## Bộ mã hóa – encoder



Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 52



## Mã hóa ưu tiên – priority encoder

- Cấu trúc **casex** cho phép tín hiệu x trong phép so sánh

```

h D:/Teaching/Verilog/priority.v
ln #
1 module priority (Code, Data);
2   output [2:0] Code;
3   input [7:0] Data;
4   reg [2:0] Code;
5
6   always @(Data)
7     casex (Data)
8       8'b1xxxxxxx: Code = 7;
9       8'b01xxxxxx: Code = 6;
10      8'b001xxxxx: Code = 5;
11      8'b0001xxxx: Code = 4;
12      8'b00001xxx: Code = 3;
13      8'b000001xx: Code = 2;
14      8'b0000001x: Code = 1;
15      8'b00000001: Code = 0;
16      default : Code = 3'bxx;
17    endcase
18  endmodule
  
```


Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 53

## Bộ giải mã - decoder

```

h D:/Teaching/Verilog/decoder.v
ln #
1 module decoder (Data, Code);
2   output [7:0] Data;
3   input [2:0] Code;
4   reg [7:0] Data;
5
6   always @(Data)
7     case (Code)
8       0: Data = 8'b00000001;
9       1: Data = 8'b00000010;
10      2: Data = 8'b00000100;
11      3: Data = 8'b00001000;
12      4: Data = 8'b00010000;
13      5: Data = 8'b00100000;
14      6: Data = 8'b01000000;
15      7: Data = 8'b10000000;
16      default: Data = 8'bxx;
17    endcase
18  endmodule
  
```




Thiết kế Vi mạch số dùng HDL

©2018, Trần Ngọc Thịnh 54

## Dangers of Verilog: Incomplete Specification

### Goal:



### Proposed Verilog Code:

```

module maybe_mux_3to1(a, b, c,
                      sel, out);
  input [1:0] sel;
  input a,b,c;
  output out;
  reg out;

  always @(a or b or c or sel)
  begin
    case (sel)
      2'b00: out = a;
      2'b01: out = b;
      2'b10: out = c;
    endcase
  end
endmodule
  
```

Is this a 3-to-1 multiplexer?

## Incomplete Specification Infers Latches


```

module maybe_mux_3to1(a, b, c,
                      sel, out);
  input [1:0] sel;
  input a,b,c;
  output out;
  reg out;

  always @(a or b or c or sel)
  begin
    case (sel)
      2'b00: out = a;
      2'b01: out = b;
      2'b10: out = c;
    endcase
  end
endmodule
  
```

if out is not assigned during any pass through the always block, then the previous value must be retained!

### Synthesized Result:



- Latch memory "latches" old data when G=0 (we will discuss latches later)
- In practice, we almost never intend this



## Avoiding Incomplete Specification

- Precede all conditionals with a default assignment for all signals assigned within them...

```
always @(a or b or c or sel)
begin
    out = 1'bx;
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        2'b10: out = c;
    endcase
end
endmodule
```

```
always @(a or b or c or sel)
begin
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        2'b10: out = c;
        default: out = 1'bx;
    endcase
end
endmodule
```

- ...or, fully specify all branches of conditionals and assign all signals from all branches

- For each if, include else
- For each case, include default




## The Sequential always Block

- Edge-triggered circuits are described using a sequential always block


### Combinational

```
module combinational(a, b, sel,
                    out);
    input a, b;
    input sel;
    output out;
    reg out;
    always @ (a or b or sel)
    begin
        if (sel) out = a;
        else out = b;
    end
endmodule
```



### Sequential

```
module sequential(a, b, sel,
                 clk, out);
    input a, b;
    input sel, clk;
    output out;
    reg out;
    always @ (posedge clk)
    begin
        if (sel) out <= a;
        else out <= b;
    end
endmodule
```




## Mô hình hóa máy số bằng các giải thuật lặp

- Cấu trúc lặp **for** (có thể tổng hợp)  
`for (initial_statement; control_expression; index_statement)  
 statement_for_expression;`
- Cấu trúc lặp **repeat**  
`repeat (num_of_loop)  
 statement_repeat_expression;`
- Cấu trúc lặp **while**  
`while (condition_expression)  
 statement_while_expression;`
- Cấu trúc lặp **forever**  
`forever statement_forever_expression;`



## Thanh ghi dịch - shift register

```
h D:/Teaching/Verilog/shift_reg4.v
ln #
1 module Shift_reg4 (Data_out, Data_in, clock, reset);
2     output Data_out;
3     input Data_in, clock, reset;
4     reg [3:0] Data_reg;
5
6     assign Data_out = Data_reg[0];
7     always @(negedge reset or posedge clock)
8     begin
9         if (reset == 1'b0) Data_reg <= 4'b0;
10        else Data_reg <= (Data_in, Data_reg[3:1]);
11    end
12 endmodule
```




## Thanh ghi chuyển dữ liệu song song – parallel load

```

1 module par_load_reg4 (data_out, data_in, load, clock, reset);
2   output [3:0] data_out;
3   input [3:0] data_in;
4   input clock, load, reset;
5
6   reg[3:0] data_out;
7
8   always @(posedge clock or posedge reset)
9   begin
10    if (reset == 1'b0) data_out <= 4'b0;
11    else if (load == 1'b1) data_out <= data_in;
12  end
13 endmodule

```




Thiết kế Vi mạch số dùng HDL

©2018, Tran Ngoc Thinh 61



## Tập thanh ghi

- Tập thanh ghi bao gồm một số lượng nhỏ các thanh ghi hỗ trợ đọc ghi thường được hiện thực bằng D Flip-Flop



```

1 module Register_File (data_out1, data_out2, data_in, read_add1,
2   read_add2, write_addr, write_enable, clock);
3   output [31:0] data_out1, data_out2;
4   input [31:0] data_in;
5   input [4:0] read_add1, read_add2, write_addr;
6   input write_enable, clock;
7   reg [31:0] reg_file [31:0]; // 32bit x 32 word
8
9   assign data_out1 = reg_file[read_add1];
10  assign data_out2 = reg_file[read_add2];
11
12  always @(posedge clock)
13  begin
14    if (write_enable) reg_file[write_addr] <= data_in;
15  end
16 endmodule

```

©2018, Tran Ngoc Thinh 62

