

# Mô hình hành vi · Khái quát mô hình hành vi • Kiểu dữ liệu cho mô hình hành vi · Các phép toán cho mô hình hành vi Thiết kế Vi mạch số dùng HDL

## Nội dung chính 1. Mô hình hành vi 2. Mô hình hành vi dựa trên phương trình boole 3. Mô hình hành vi vòng 4. Mô hình hành vi cho các khối cơ bản

Mô hình cấu trúc và mô hình hành vi trong HDLs · Cấu trúc (Structural) chỉ ra cấu trúc phần cứng

- thật sự của mạch
- Mức trừu tượng thấp
  - Các cổng cơ bản (ví du and, or, not)
  - · Cấu trúc phân cấp thông qua các module
- Tương tự lập trình hợp ngữ
- · Hành vi (Behavioral) chỉ ra hoạt động của mạch trên các bit
  - Mức trừu tương cao hơn
    - Biểu diễn bằng các biểu thức (ví dụ out = (a & b) | c)
- Không phải tất cả các đặc tả hành vi đều tổng hợp được
  - Không nên sử dụng: / %

Thiết kế Vi mạch số dùng HDL

## Mô hình hành vi – đặc điểm



- 🚦 Thiết kế các vi mạch lớn
- Mô tả chức năng (what) và cách xây dựng (how) phần cứng
- Không quan tâm đến trễ truyền lan (được quan tâm trong giai đoạn tổng hợp)
- Các bước thiết kế
  - Nhanh chóng đưa ra nguyên mẫu (prototype)
  - Kiểm tra chức năng
  - Dùng công cụ tổng hợp tối ưu và ánh xạ công nghệ

Thiết kế Vi mạch số dùng HDL

2018, Tran Ngọc Thinh

#### Các toán tử trong Verilog Toán tử Tên Nhóm Toán tử Nhóm Chon Dich trái Dich >> Dich phải Ngoặc Phủ định (đảo) Logical Lớn hơn Lớn hơn hay bằng Phủ định (not) Quan hê Nhỏ hơn Thu giảm AND Nhỏ hơn hay bằng Thu giảm OR Thu giảm NAND Thu giảm Bằng (logic) Thu giảm NOR Không bằng (logic) So sánh Thu giảm XOR bằng Bằng (case) Thu giảm XNOR Không bằng (case) Dấu dương (một ngôi) Số học bit-wise AND Dấu âm (một ngôi) Nối bit-wise XOR Nối Bit-wise bit-wise XNOR Nhân bản Nhân bản nhân bit-wise OR chia logical AND Chia lấy dư Số học Logic logical OR Cộng (hai ngôi) Điều kiện Điều kiện Trừ (hai ngôi) Thiết kế Vi mạch số dùng HDL


## Kiểu dữ liệu cho mô hình hành vi





- Biến trong Verilog biểu diễn một tín hiệu dạng nhị phân của mạch
- Tất cả các biến trong Verilog được định nghĩa kiểu trước khi sử dụng
  - net
  - register
- · Net hoạt động như dây nối vật lý
  - wire
- Register hoạt động giống như biến trong các ngôn ngữ lập trình cấp cao
  - reg
  - integer
- Kích thước mặc định của kiểu dữ liệu reg và wire là 1 bit

Thiết kế Vi mạch số dùng HDL


2018 Tran Ngọc Thinh











#### Toán tử bằng (==, ===, !=, !===) Bằng luận lý (== và !=) • Giá tri x và z tương tư như toán tử quan hê Kết quả có thể là x Case (=== và !==) So sánh từng bit x === x. z === z. x !== z Kết quả luôn xác định (0 hoặc 1) • Nếu kích thước 2 toán hạng không bằng nhau thì các bit 0 sẽ được thêm vào những bit trọng số cao của toán hạng có kích thước nhỏ Data = 4'b11x0;Addr = 4'b11x0; Data == Addr //xData === Addr //1 Thiết kế Vi mạch số dùng HDL

















| 60             | Ná      | ội dung chính   | BK<br>17 NOT |
|----------------|---------|---|--------------|
| <b>0</b> 26044 |         | Mô hình hành vi<br>Mô hình hành vi dựa trên phương<br>trình boole |              |
|                |         | Mô hình hành vi vòng<br>Mô hình hành vi cho các khối cơ bản       |              |
|                | Thiết k | ế Vi mạch số dùng HDL C2018, Tran Ngọc Ti                         | hinh 19      |


#### Operator Precedence (Độ ưu tiên toán tử Operator precedence Operator symbol Highest -! ~ (unary) \* / % + - (binary) < <= > >= == != === !== Dùng dấu ngoặc đơn () để tăng đô ưu tiên & ~& ^ ^~ ~^ && Ш ?: Thiết kế Vi mạch số dùng HDL














































### So sánh giữa các loại mô hình hành vi🥰

- Mô hình gán liên tục (Continuous-Assignment models)
- Dataflow/RTL models
- Mô hình dựa trên thuật toán (Algorithm-Based models)

Thiết kế Vi mạch số dùng HDL

049 Trop Nago Thinh

## Mô hình Dataflow/RTL (1)

- Mô hình dòng dữ liệu của mạch tổ hợp mô tả những hoạt động đồng thời trên các tín hiệu
- Trong máy trạng thái đồng bộ các tính toán được thực hiện khi có cạnh tích cực của xung clock và được lưu trữ vào thanh ghi ở chu kỳ tiếp theo
- Mô hình dòng dữ liệu cho máy trạng thái đồng bộ được gọi là mô hình RTL (register transfer level)
- Mô hình RTL chỉ ra kiến trúc các thanh ghi đường dữ liệu và các hoạt động của máy
- Mô hình hành vi của mạch tổ hợp có thể được mô tả bằng tập hợp các phát biểu gán liên tục hoặc bằng một hành vi vòng

Thiết kế Vi mạch số dùng HDL

2018, Tran Ngoc Thinh

## Mô hình gán liên tục

- Mô tả những hành vi nhạy mức (level-sensitive)
- Những biểu thức gán liên tục được thực hiện đồng thời


## Assignments (overview)





- Continuous assignments fixed connection
  - assign f1 = a && b;
  - assign f2 = ~ f1;
- Blocking assignments evaluate in order
  - in always block
    - begin
       Q1 = D; // new Q1 will be used in evaluating all subsequent statements in this block
    - Q2 = Q1; // new Q1 goes to Q2, so Q2 is equal to D end
- Non-blocking assignments evaluate in parallel
- in always block
  - begin
     Q1<= D;
     Q2<= Q1; // old Q1 goes to Q2</li>
- The order of statements doesn't matter


Thiết kế Vi mạch số dùng HDL


2018, Tran Ngọc Thinh















#### Non-blocking vs. Blocking Non-blocking Blocking ■ Toán tử <= ■ Toán tử = Các phát biểu thực thi Các phát biểu thực thi tuần tư đồng thời (song song) ■ Thứ tự các phát biểu Thứ tự các phát biểu có thể ảnh hưởng đến không ảnh hưởng đến kết quả cuối cùng kết quả cuối cùng Khi thực hiện hành vi Khi thực hiện hành vi vòng bộ mô phỏng vòng bộ mô phỏng chỉ tính giá tri biểu thức tính giá tri biểu thức bên vế phải trước khi bên phải ngay sau khi phát biểu trước đó gán cho vế trái hoán tất Thiết kế Vi mach số dùng HDL







```
Bộ phân kênh (1)
· Cấu trúc case tương tự như switch trong C, tìm các giá
   trị từ trên xuống, và thực hiện giá trị trùng đầu tiên.
• Giá tri default nên có trong tất cả các cấu trúc case
    module Mux_4_32_Case (mux_out, data_3, data_2, data_1,
                        data_0, select, enable);
        output [31:0] mux_out;
       input [31:0] data_3, data_2, data_1, data_0;
input [1:0] select;
        input enable;
        reg [31:0] mux_buff;
        assign mux_out = enable?mux_buff:32'bz;
        always @(data_3 or data_2 or data_1 or data_0 or select)
        case (select)
   2'b00: mux_buff = data_0;
           2'b01: mux_buff = data_1;
2'b10: mux_buff = data_2;
                                                                            enable
           2'b11: mux_buff = data_3;
           default: mux_buff = 32 bx;
    endmodule
Thiết kế Vi mạch số dùng HDL
```

