

8/14/2026

Proyecto 5

Organización de computadores 2026-2

Mateo Botero Vera, Ana Isabella Gómez García
EAFIT

1. Contenido

2. Propósito
3. Interfaz
4. Arquitectura
5. Chips del proyecto — Memory.hdl, CPU.hdl, Computer.hdl
6. Conclusiones

2. Propósito

El Proyecto 5 tiene como objetivo diseñar, a partir de los chips combinacionales y secuenciales construidos en proyectos anteriores (incluida la ALU extendida del Proyecto 1), la arquitectura completa de la plataforma Hack: un computador capaz de ejecutar programas en lenguaje máquina, integrando memoria de datos, memoria de video, teclado, unidad central de procesamiento (CPU) y memoria de instrucciones en un único chip Computer.

3. Interfaz

Memory.hdl

- Entradas: in[16], load, address[15]
- Salidas: out[16]

CPU.hdl

- Entradas: inM[16], instruction[16], reset
- Salidas: outM[16], writeM, addressM[15], pc[15]

Computer.hdl

- Entradas: reset
- Salidas: ninguna visible al exterior; el resultado se observa en la memoria (RAM/Screen) simulada

4. Arquitectura

La ALU original (extendida en el Proyecto 1) sigue siendo el núcleo de cálculo de la CPU. Sobre ella se construyen los registros A y D, la lógica de decisión de salto y el contador de programa (PC), que en conjunto forman la CPU. La CPU se conecta a un espacio de memoria unificado (Memory) que enruta cada acceso hacia RAM16K, Screen o Keyboard según el rango de la dirección, y a una memoria de solo lectura (ROM32K) que contiene el programa. El chip Computer integra estas tres piezas.

5. Chips del proyecto

Memory.hdl

Comportamiento

Memory expone un único espacio de direcciones de 15 bits (0 a 32767) que en realidad enruta el acceso hacia tres dispositivos distintos: RAM16K (direcciones 0–16383) para datos de propósito general, Screen (16384–24575) como mapa de bits de video, y Keyboard (24576) como registro de solo lectura del estado del teclado.

Diseño

- Los dos bits más significativos de address (bits 14 y 13) determinan el dispositivo destino: 0x → RAM16K, 10 → Screen, 11 → Keyboard
- Un DMux4Way(load) distribuye la señal load únicamente al dispositivo seleccionado, evitando escrituras accidentales en los demás
- Un Mux4Way16, controlado por los mismos bits de address, selecciona cuál salida (RAM16K, Screen o Keyboard) se entrega como out

Componentes reutilizados

- RAM16K
- Screen

- Keyboard
- DMux4Way
- Mux4Way16

CPU.hdl

Comportamiento

La CPU ejecuta una instrucción de 16 bits por ciclo de reloj. Si el bit más significativo de instruction es 0, se trata de una instrucción tipo A, que carga un valor constante en el registro A. Si es 1, se trata de una instrucción tipo C, que indica a la ALU qué calcular, en qué registro(s) almacenar el resultado (A, D y/o memoria) y bajo qué condición saltar.

Diseño

- Un multiplexor decide si la entrada del registro A proviene de la instrucción completa (tipo A) o de la salida de la ALU (tipo C con destino A)
- La ALU (la misma ALU extendida documentada en el Proyecto 1) recibe como operandos el registro D y, según el bit a de la instrucción, el registro A o la entrada de memoria inM
- Los bits de control zx, nx, zy, ny, f, no de la instrucción se conectan directamente a las entradas homónimas de la ALU
- El registro D se actualiza solo cuando el bit de destino d2 está activo
- addressM y writeM se derivan de la salida de la ALU y del bit de destino d3 (escritura en memoria)
- La lógica de salto compara los bits j1, j2, j3 de la instrucción contra las banderas ng y zr producidas por la ALU, para decidir si el PC se carga con el valor de A o simplemente se incrementa
- El PC se reinicia a 0 cuando reset está activo

Componentes reutilizados

- ALU (ALUExtendida, Proyecto 1)
- Register (para A y D)
- PC
- Mux16, Mux, DMux
- And, Or, Not

Computer.hdl

Comportamiento

Computer integra las piezas anteriores en una máquina Hack completa: en cada ciclo, la ROM32K entrega la instrucción ubicada en la dirección indicada por el PC de la CPU; la CPU ejecuta esa instrucción y produce, cuando corresponde, una escritura en Memory.

Diseño

- La salida pc de la CPU se conecta a la entrada address de la ROM32K, cerrando el ciclo de búsqueda-ejecución de instrucciones
- La salida instruction de la ROM32K se conecta a la entrada instruction de la CPU
- Las salidas outM, writeM y addressM de la CPU se conectan a las entradas in, load y address de Memory
- La salida out de Memory se realimenta como inM hacia la CPU, permitiendo instrucciones que leen de memoria
- La entrada reset del Computer se propaga directamente a la entrada reset de la CPU

Componentes reutilizados

- ROM32K
- CPU

- Memory

6. Conclusiones

La documentación presentada describe el diseño arquitectónico del Proyecto 5: partiendo de la ALU extendida construida en el Proyecto 1, se ensambla una CPU completa capaz de decodificar y ejecutar instrucciones tipo A y tipo C, un subsistema de memoria unificado que enruta transparentemente entre RAM, pantalla y teclado, y finalmente un chip Computer que conecta estas piezas con la memoria de instrucciones para conformar una máquina Hack funcional, sin modificar el comportamiento de ninguno de los chips reutilizados de proyectos anteriores.