

نيمسال دوم ٩٩-٩٨

موعد تحویل: ۹۹/۴/۱۰


دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران)

تمرین سری هشتم


طراحی سیستم های VLSI

دانشکده مهندسی برق

۱- در شکل زیر یک گیت پویا مشاهده می شود، شکل موج نقاط X, y, Z را برای ورودی های داده شده رسم کنید. دامنه ولتاژ ها دقیق مشخص شود اما در حوزه زمان می توانید بصورت تقریبی رسم کنید. ولتاژ اَستانه ۰٫۰ ولت فرض شود و از اثر بدنه صرفنظر کنید.



۲= در شکل زیر یک رجیستر پالسی مشاهده می شود که کلاک آن ایده ال بوده و دارای duty cycle می باشد.



الف) شکل موج گره های Clkd و Clkd و X و Q را برای دو سیکل رسم نمایید. در یک سیکل D=0 و در سیکل دیگر D=1 در نظر گرفته شود.

ب) مقادیر تقریبی زمان آمادگی و زمان نگهداری را در این مدار مشخص نمایید.


ج) اگر احتمال تغییر وضعیت D در یک سیکل کلاک α باشد و احتمال ۱ بودن و صفر بودن آن برابر باشد. مقدار توان مصرفی مدار با صرفنظر کردن از تلفات خط کلاک در فرکانس fclk=100 MHz چقدر است؟

۳- مدار زیر یک فلیپ فلاپ می باشد. مقدار اولیه Q=1 و وارون آن صفر است.

الف) شكل موج را كامل نماييد.

ب) مقدار تاخیر انتشار کلاک تا خروجی را در بدترین حالت بر حسب تاخیر گیت ها مشخص کنید.


ج) مقدار زمان آمادگی را بر حسب تاخیر گیت ها مشخص کنید.




VDD-Vtn=1.8V برابر X برابر X برابر X برابر X برابر کلاک از ۱ به X تغییر وضعیت دهید. حداقل زمان لازم برای اینکه ولتاژ X به نصف مقدار اولیه خود برسد باشد و ورودی قبل از لبه کلاک از ۱ به X تغییر وضعیت دهید. حداقل زمان لازم برای اینکه ولتاژ X به نصف مقدار اولیه خود برسد چقدر است؟ (فرض کنید ترانزیستور NMOS در X باشیاع سرعت است.

 $Vp/Wn=2\mu m/1\mu m$ و طول کانال همه ترانزیستور ها هم حداقل در نظر گرفته شود.

خازن درین بدنه را $0.6fF/\mu m$ در نظر بگیرید و خازن بر واحد طول گیت را هم $0.6fF/\mu m$ از خازنهای همپوشانی هم صرفنظر کنید.



 Δ در مدار زیر یک تابع با منطق دومینو نشان داده شده است.



الف گره های F و G چه تابع منطقی را نشان می دهند.

ب) اگر A = A1A0 و B = B1B0 نشانگر اعداد دو بیتی باشند B = B1B0 چه عملیاتی روی A = A1A0 انجام می دهد؟

ج) بازای چه ترکیب هایی از ورودی ها در دو سیکل کلاک پدیده نشتی بار می تواند اتفاق بیفتد. با توجه به ترتیب و ابعاد ترانزیستور ها تحلیل نمایید کدام ترکیب از ورودی ها از دیدگاه نشتی بار بحرانی تر است.